KR19990045580A - 표시용 마이크로 컴퓨터 - Google Patents

표시용 마이크로 컴퓨터 Download PDF

Info

Publication number
KR19990045580A
KR19990045580A KR1019980050782A KR19980050782A KR19990045580A KR 19990045580 A KR19990045580 A KR 19990045580A KR 1019980050782 A KR1019980050782 A KR 1019980050782A KR 19980050782 A KR19980050782 A KR 19980050782A KR 19990045580 A KR19990045580 A KR 19990045580A
Authority
KR
South Korea
Prior art keywords
display
latch circuit
ram
liquid crystal
latch
Prior art date
Application number
KR1019980050782A
Other languages
English (en)
Other versions
KR100328897B1 (ko
Inventor
히로시 오사와
Original Assignee
다카노 야스아키
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다카노 야스아키, 산요 덴키 가부시키가이샤 filed Critical 다카노 야스아키
Publication of KR19990045580A publication Critical patent/KR19990045580A/ko
Application granted granted Critical
Publication of KR100328897B1 publication Critical patent/KR100328897B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/24—Generation of individual character patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

소비 전류를 저감시킬 수 있음과 동시에 표시 화면의 변동을 확실하게 방지할 수 있는 표시용 마이크로 컴퓨터를 제공한다.
표시용 RAM(2)을 짝수 어드레스 영역 및 홀수 어드레스 영역으로 분할하고, 액정 표시를 행할 때에는, 표시용 RAM(2) 중의 대응하는 2개의 짝수 어드레스 및 홀수 어드레스로부터 도트 데이타가 동시에 출력되고, 래치 회로(12)에 래치된다. 래치 회로(12)의 래치 데이타는 16비트 단위로 래치 회로(13)에 순차 래치된다. 래치 회로(13)의 래치 데이타는 래치 회로(14)에 래치된다. 구동 회로(15)는 래치 회로(14)의 래치 데이타를 점등 또는 소등의 구동 신호로 변환하고, 액정 패널(1)에 캐릭터 표시를 행한다.

Description

표시용 마이크로 컴퓨터
본 발명은, 표시 패널(액정 패널 등)에 캐릭터(문자, 숫자, 도안 등)을 표시시키는데 적절한 표시용 마이크로 컴퓨터에 관한 것이다.
도 3은 종래의 표시용 마이크로 컴퓨터를 나타낸 블럭도이다.
도 3에 있어서, 참조 번호(101)는 액정 패널이고, m개의 공통 전극과 n개의 세그먼트 전극을 매트릭스 배치하고, 공통 전극 및 세그먼트 전극의 교점의 도트를 점등 또는 소등시켜 소정 캐릭터를 표시하는 것이다. 참조 번호(102)는 표시용 RAM이고, 액정 패널(101)의 1화면분의 캐릭터를 구성하는 도트 데이타가 액정 패널(101)의 표시 위치에 1대1로 대응하는 어드레스에 기록되는 것이다. 표시용 RAM(102)에 기록됨과 동시에 판독되는 도트 데이타는, 논리치「1」일 때에 점등을 지시하고 또한 논리치「0」일 때에 소등을 지시하고, 액정 패널(101)의 1화면마다 표시하여야 할 내용으로 재기록된다. 또한, 표시용 RAM(102)으로부터의 도트 데이타의 판독 속도는, 액정 패널(101)의 1화면분의 액정 표시가 완료할 때까지의 주파수가 미리 정해진 교번 주파수가 되도록 설정되어 있다. 참조 번호(103)는 병렬 직렬 변환 회로이고, 표시용 RAM(102)으로부터 판독되는 워드 단위의 도트 데이타를 병렬 상태로부터 직렬 상태로 변환하는 것이다. 참조 번호(104)는 n비트의 시프트 레지스터이고, 병렬 직렬 변환 회로(103)로부터 출력되는 워드 단위의 직렬 데이타를 도트 클럭 DCLK에 동기하여 순차 시프트하고, 액정 패널(101)의 1행분의 도트 데이타를 보유하는 것이다. 참조 번호(105)는 n비트의 래치 회로이고, 시프트 레지스터(104)에 보유된 n비트의 도트 데이타를 래치 클럭 LCLK에 동기하여 래치하는 것이다. 참조 번호(106)는 구동 회로이고, 액정 패널(101)의 1행 단위로 공통 전극을 순차 선택함과 동시에 래치 회로(105)의 래치 데이타에 따라서 세그먼트 전극을 선택하는 것이다. 즉, 구동 회로(106)는 선택된 공통 전극 및 세그먼트 전극의 교차 위치를 점등시킨다. 이 동작을 m회 반복하면, 액정 패널(101)의 1화면분의 캐릭터 표시가 완료한다.
그런데, 액정 패널(101)의 공통 전극 및 세그먼트 전극의 교차점은 용량 결합된 상태로 되어 있다. 도 4는, 공통 전극 및 세그먼트 전극의 교차점에서의 전압의 변화 상태를 나타내고 있다. 도 4의 특성도의 횡축 t는 시간, 종축 V는 공통 전극및 세그먼트 전극의 교차점의 전압의 절대치를 나타내고, 사선 영역은 액정 패널(101)의 액정 표시가 변동되는 전압 범위를 나타내며, 주기 T는 액정 패널(101)의 1화면 표시에 요하는 시간(교번 주파수의 역수)를 나타내고 있다. 액정 패널(101)의 공통 전극 및 세그먼트 전극의 교차점은, 공통 전극 및 세그먼트 전극 간에 소정 듀티 또한 소정 바이어스에 설정된 전압을 인가함으로써 점등한다. 그러나, 액정 패널(101)의 공통 전극 및 세그먼트 전극 간은 용량 결합되어 있기 때문에, 공통 전극 및 세그먼트 전극 간에 점등 전압을 1번 인가한 것만으로는, 공통 전극 및 세그먼트 전극 간의 전압의 절대치는 용량 결합에 기초하는 시상수에 따라서 파선과 같이 서서히 하강하여, 사선 영역에 들어 가면 액정 패널(101)을 변동시키는 원인이 된다. 그래서, 액정 패널(101)의 공통 전극 및 세그먼트 전극 간에 점등 전압을 주기 T에서 반복하여 인가하고, 공통 전극 및 세그먼트 전극 간의 전압이 사선 영역까지 하강하는 것을 방지하고, 즉, 액정 패널(101)이 변동되는 것을 방지하고 있다.
[문제점 1]
예를 들면, 액정 패널(101)이 세로 32도트 × 가로 80도트, 표시용 RAM(102)의 1워드가 8비트, 시프트 레지스터(104) 및 래치 회로(105)가 각각 80비트로 구성된 액정 표시 장치에 있어서, 교번 주파수를 75㎐로 설정한 경우(교번 주파수 75㎐는 액정 표시가 변동되지 않은 주파수), 액정 패널(101)의 1도트 표시를 위한 이상적인 주파수는 192㎑(=32×80×75㎐)가 된다. 실제는, 표시용 RAM(102)의 판독 시간, 병렬 직렬 변환 회로(103)의 변환 시간, 시프트 레지스터(104)의 시프트 시간, 래치 회로(105)의 래치 타이밍 시간 등이 걸리기 때문에, 액정 패널(101)의 1도트 표시를 위한 실제 주파수는 이상적인 주파수의 2배인 384㎑ 정도가 된다. 그러나, 액정 패널(101)의 1도트 표시에 요하는 주파수가 상기한 값까지 상승하면, 표시용 마이크로 컴퓨터의 소비 전류가 커지는 문제가 있었다.
[문제점 2]
병렬 직렬 변환 회로(103) 및 시프트 레지스터(104)를 삭제하고, 표시용 RAM(102)의 판독 데이타를 1워드 단위로 순차 래치하는 래치 회로를 추가하면, 액정 패널(101)의 1도트 표시에 요하는 주파수는 48㎑(=384㎑÷8)로 되고, 표시용 마이크로 컴퓨터의 소비 전류를 [문제점 1]보다 작게 할 수 있다. 그런데, 마이크로 컴퓨터의 동작 발진원으로서는, RC/세라믹/수정 발진기 중 어느 하나가 사용된다. 예를 들면, RC/세라믹 발진기를 사용하는 경우, RC/세라믹 발진기의 발진 주파수를 표시 주파수(48㎑)까지 분주하면 좋지만, RC/세라믹 발진기는 그 자체의 소비 전류가 크기 때문에, 액정 표시용으로는 알맞지 않은 문제가 있었다. 한편, 수정 발진기는 그 자체의 소비 전류가 작지만, 발진 주파수(32㎑)를 표시 주파수(48㎑)로 체배(遞倍)할 수 없는 문제가 있었다. 특히, 수정 발진기의 발진 주파수로 도트 표시를 실행하면, 교번 주파수가 50㎐(=32㎑÷2÷10÷32)로 되고, 즉, 액정 패널(101)의 공통 전극 및 세그먼트 전극의 교차점의 전압이 도 4의 사선 영역까지 하강하여, 액정 패널(101)의 캐릭터 표시가 변동되는 문제가 있었다.
그래서, 본 발명은, 소비 전류가 작고 또한 표시 패널에 있어서의 캐릭터 표시가 변동되지 않는 표시용 마이크로 컴퓨터를 제공하는 것을 목적으로 한다.
본 발명은, 상기 문제점을 해결하기 위해 이루어진 것으로, 표시 패널에 소정 캐릭터를 표시시키기 위한 캐릭터 데이타가 상기 표시 패널의 표시 위치에 1대1로 대응하는 어드레스에 기록되는 표시용 RAM과, 상기 표시용 RAM으로부터 판독된 캐릭터 데이타를 래치하는 제1 래치 회로와, 상기 제1 래치 회로의 래치 데이타에 대응하는 캐릭터를 상기 표시 패널에 표시시키는 구동 회로를 갖는 표시용 마이크로 컴퓨터에 있어서, 상기 표시용 RAM의 출력과 상기 제1 래치 회로의 입력 간에, 상기 표시용 RAM으로부터 판독된 캐릭터 데이타를 복수 워드 단위로 래치하는 제2 래치 회로를 설치한 것을 특징으로 한다.
또한, 표시 패널에 소정 캐릭터를 표시시키기 위한 캐릭터 데이타가 상기 표시 패널의 표시 위치에 1대1로 대응하는 어드레스에 기록되는 표시용 RAM과, 상기 표시용 RAM으로부터 판독된 캐릭터 데이타를 복수 비트 단위로 순차 래치하는 초단 래치 회로와, 상기 초단 래치 회로의 래치 데이타를 일괄로 래치하는 다음단 래치 회로와, 상기 다음단 래치 회로의 래치 데이타에 대응하는 캐릭터를 상기 표시 패널에 표시시키는 구동 회로를 구비하며, 상기 표시용 RAM은 복수 분할된 어드레스 영역과, 복수 분할된 어드레스 영역 중의 각 어드레스에 저장된 캐릭터 데이타를 동시 에 출력할 수 있는 만큼의 출력 비트수를 갖는 것을 특징으로 한다. 특히, 상기 표시 패널에 소정 캐릭터를 표시시킬 때, 상기 표시용 RAM의 복수 분할된 어드레스영역 중의 대응된 각 어드레스를 동시에 어드레스 지정하는 어드레스 회로를 설치한 것을 특징으로 한다.
도 1은 본 발명의 표시용 마이크로 컴퓨터를 설명하기 위한 회로 블럭도.
도 2는 표시용 마이크로 컴퓨터의 1머신 사이클을 나타낸 파형도.
도 3은 종래의 표시용 마이크로 컴퓨터를 설명하기 위한 회로 블럭도.
도 4는 액정 패널의 충방전 상태를 나타내는 특성도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 액정 패널
2 : 표시용 RAM
3, 4, 6, 7, 9, 10 : AND 게이트
5, 8, 11 : OR 게이트
12, 13 : 래치 회로
본 발명의 상세를 도면에 따라서 구체적으로 설명한다.
도 1은 본 발명의 표시용 마이크로 컴퓨터를 설명하기 위한 회로 블럭도이다. 도 1에 있어서, 참조 번호(1)는 액정 패널(표시 패널)이고, m개의 공통 전극과 n개의 세그먼트 전극을 매트릭스 배치하고, 공통 전극 및 세그먼트 전극의 교점을 점등 또는 소등시켜 도트 표시를 행하는 것이다.
참조 번호(2)는 표시용 RAM이고, 액정 패널(1)의 1화면분의 캐릭터를 구성하는 도트 데이타가 액정 패널(1)의 표시 위치에 1대1로 대응하는 어드레스에 기록되는 것이다. 표시용 RAM(2)에 기록됨과 같이 판독되는 도트 데이타는, 논리치「1」일 때에 점등을 지시하고 또한 논리치「0」일 때에 소등을 지시하여, 액정 패널(1)의 1화면마다 표시하여야 할 내용으로 재기록된다. 또한, 표시용 RAM(2)으로부터의 도트 데이타의 판독 속도는, 액정 패널(1)의 1화면분의 액정 표시가 완료할 때까지의 주파수가 미리 정해진 교번 주파수가 되도록 설정되어 있다.
표시용 RAM(2)은 어드레스 데이타의 최하위 비트 A0이 논리치「0」의 짝수 어드레스 영역, 및, 어드레스 데이타의 최하위 비트 A0이 논리치「1」의 홀수 어드레스 영역으로 2분할되고, 짝수 어드레스 영역 및 홀수 어드레스 영역의 도트 데이타를 판독하는 독립된 출력 단자를 갖고 있다. 즉, CPU의 프로그램으로 표시용RAM(2)을 어드레스 지정할 때에는, 종래대로 1개의 어드레스를 순차 지정하여, 액정 표시를 위한 어드레스 카운터로 표시용 RAM(2)을 어드레스 지정할 때에는, 어드레스 데이타의 하위 2비트째 A1 이후에서 정해지는 2개의 짝수 어드레스 및 홀수 어드레스를 동시에 지정한다. 그런데, 표시용 마이크로 컴퓨터의 프로그램 명령을 실행하기 위한 1머신 사이클은, 도 2에 도시한 바와 같이, S1∼S6의 6스테이트로 이루어진다. 1머신 사이클을 구성하는 S1, S3, S5는 CPU의 프로그램 카운터에 의한 표시용 RAM(2)의 어드레스 지정에 사용되고, S2, S4, S6(S1, S3, S5의 반전)은 액정 표시를 위한 어드레스 카운터에 의한 표시용 RAM(2)의 어드레스 지정에 사용된다. 즉, 표시용 RAM(2)의 어드레스 지정은 싱글 포트로 끝나고, 표시용 RAM(2)의 구성이 복잡해지는 것을 방지할 수 있다.
AND 게이트(3, 4) 및 OR 게이트(5)로 이루어지는 전환 회로는, 1머신 사이클을 구성하는 S1, S3, S5의 논리합(S1+S3+S5)이 하이 레벨일 때, CPU에 의한 표시용 RAM(2)의 어드레스 지정 시에는, 어드레스 레지스터의 값 중 짝수 어드레스의 최하위 비트 A0(= 논리치「0」)을 표시용 RAM(2)의 어드레스 입력에 공급하고, 또한, 1머신 사이클을 구성하는 S2, S4, S6의 논리합(S2+S4+S6)이 하이 레벨일 때, 액정 표시를 위한 어드레스 카운터의 값과는 달리 고정된 최하위 비트 A0(= 논리치「0」)를 표시용 RAM(2)의 어드레스 입력으로 전환하여 공급하는 것이다. 한편, AND 게이트(6, 7) 및 OR 게이트(8)로 이루어지는 전환 회로는, 1머신 사이클을 구성하는 S1, S3, S5의 논리합(S1+S3+S5)이 하이 레벨일 때, CPU에 의한 표시용 RAM(2)의 어드레스 지정 시에는, 어드레스 레지스터의 값 중 홀수 어드레스의 최하위 비트 A0(= 논리치「1」)를 표시용 RAM(2)의 어드레스 입력으로 공급하고, 또한, 1머신 사이클을 구성하는 S2, S4, S6의 논리합(S2+S4+S6)이 하이 레벨일 때, 액정 표시를 위한 어드레스 카운터의 값과는 달리 고정된 최하위 비트 A0(= 논리치「1」)를 표시용 RAM(2)의 어드레스 입력으로 전환하여 공급하는 것이다. 또한, CPU에 의한 표시용 RAM(2)의 어드레스 지정 시에는, 최하위 비트 A0는 1회의 어드레스 지정일 때에 논리치「1」 또는「0」중 어느 한쪽으로 밖에 되지 않으므로, 표시용 RAM(2)의 짝수 및 홀수의 양쪽 어드레스 영역의 최하위 비트 A0가 동시에 확정되는 일은 없다. 따라서, CPU 측에서 표시용 RAM(2)을 어드레스 지정하는 경우에는, 짝수 또는 홀수 어드레스 중 어느 한쪽부터 판독이 행해진다. 이것에 대해, 액정 표시를 위한 어드레스 카운터의 값 중 최하위 비트 A0은, 표시용 RAM(2)의 짝수 및 홀수 어드레스 영역에서 각각 논리치「0」 및「1」에 항상 고정되어 있다. 따라서, 액정 표시측에서 표시용 RAM(2)을 어드레스 지정하는 경우에는, 1회의 어드레스 지정일 때마다 최하위 비트 A0를 제외한 어드레스 카운터의 값 An∼A1에 따라서 2개의 짝수 및 홀수 어드레스로부터 동시에 판독이 행해진다. AND 게이트(9, 10) 및 OR 게이트(11)로 이루어지는 전환 회로는, 1머신 사이클을 구성하는 S1, S3, S5의 논리합(S1+S3+S5)이 하이 레벨일 때, CPU에 의한 표시용 RAM(2)의 어드레스 지정 시에는, 최하위 비트 A0을 제외한 An∼A1을 표시용 RAM(2)의 어드레스 입력으로 공급하고, 또한, 1머신 사이클을 구성하는 S2, S4, S6의 논리합(S2+S4+S6)이 하이 레벨일 때, 액정 표시를 위한 어드레스 카운터의 값 중 최하위 비트 A0을 제외한 An∼A1을 표시용 RAM(2)의 어드레스 입력으로 전환하여 공급하는 것이다. 이상 3개의 전환 회로를 설치함으로써, 1머신 사이클을 구성하는 S1∼S6의 타이밍에 따라서, CPU측에서 표시용 RAM(2)을 어드레스 지정하는 경우에는 표시용 RAM(2)의 짝수 또는 홀수 어드레스 중 어느 한쪽을 어드레스 지정하여 기록 또는 판독을 행하고, 액정 표시측에서 표시용 RAM(2)을 어드레스 지정하는 경우에는 표시용 RAM(2)의 1대1로 대응하는 2개의 짝수 및 홀수 어드레스 양쪽으로부터 판독을 행할 수 있다.
그런데, CPU측에서의 표시용 RAM(2)의 어드레스 지정 시에 있어서의 판독 데이타는, 표시용 RAM(2)의 1워드분의 데이타 버스(도시하지 않음)를 통해 주변 회로(도시하지 않음)로 전송된다. 그러나, 표시용 RAM(2)의 짝수 및 홀수 어드레스 양쪽의 기록 데이타를 주변 회로로 전송할 수 있도록, 표시용 RAM(2)의 2워드분의 출력 단자를 1워드분의 데이타 버스와 접속하고, 즉, 표시용 RAM(2)의 2워드의 출력 단자를 전환하여 1워드분의 데이타 버스로 전송해야만 한다. 여기서, 표시용 RAM(2)는 프리차지형의 스태틱 RAM이고, 선택되어 있지 않은 짝수 또는 홀수 어드레스 중 어느 한쪽의 판독 데이타는 전 비트가 논리치「1」인 상태 그대로 변화하지 않아, 어드레스 지정되어 있지 않은 것이라고 판단되기 때문에, 표시용 RAM(2)의 2워드분의 출력 단자에 대해 1워드분의 데이타 버스를 겸용하더라도 아무런 지장은 없다.
참조 번호(12)는 2워드분의 래치 회로이고, 액정 표시일 때, 표시용 RAM(2)의 2개의 짝수 및 홀수 어드레스로부터 동시 출력되는 2워드분의 도트 데이타를 클럭 LCLK1에 동기하여 래치하는 것이다. 참조 번호(13)는 n비트의 래치 회로이고, 2워드의 비트수를 단위로 하는 분할 블럭으로 이루어지며, 각 분할 블럭은 클럭 LCLK1의 발생 후 순차 발생하는 클럭 T1, T2, T3 …의 공급을 받는다. 즉, 래치 회로(13)는 래치 회로(12)의 래치 데이타를 단위로서 클럭 T1, T2, T3 …에 동기하여 순차 래치하는 것이다. 참조 번호(14)는 n비트의 래치 회로이고, 래치 회로(13)의 래치 데이타를 클럭 LCLK2에 동기하여 래치하는 것이다. 참조 번호(15)는 구동 회로이고, 액정 패널(1)의 1행 단위로 공통 전극을 순차 선택함과 동시에 래치 회로(14)의 래치 데이타에 따라서 세그먼트 전극을 선택하는 것이다. 즉, 구동 회로(15)는 선택된 공통 전극 및 세그먼트 전극의 교차 위치를 점등시킨다. 이 동작을 m 회 반복하면, 액정 패널(101)의 1화면분의 캐릭터 표시가 완료한다.
예를 들면, 액정 패널(1)이 세로 32도트 × 가로 80도트, 표시용 RAM(2)의 1워드가 8비트, 래치 회로(12)가 16비트, 래치 회로(13, 14)가 각각 80비트로 구성된 액정 표시 장치에 있어서, 교번 주파수의 최저 주파수를 75㎐로 설정한 경우(교번 주파수 75㎐는 액정 표시가 변동되지 않은 최저 보증 주파수로 한다)를 생각한다. 이 경우, 액정 패널(1)의 1도트 당 표시 주파수는 24㎑(=384㎑÷16)로 되고, 수정 발진기의 발진 주파수(32㎑)를 분주하여 얻을 수 있다. 또한, 수정 발진기를 사용하면, 교번 주파수는 100㎐(=32㎑÷2÷32÷5)로 되어 최저 주파수를 상회하기 때문에, 액정 표시가 변동되는 일은 없다.
이상에 의해, 종래와 마찬가지의 액정 표시를 행하는 경우, 소비 전류를 저감시킬 수 있고, 또한 액정 표시의 변동을 확실하게 방지할 수 있다.
또, 본 발명의 실시예에 있어서는, 표시용 RAM(2)을 짝수 및 홀수 어드레스 영역으로 2분할하였지만, 어드레스 데이타의 하위 2비트째 이상을 사용하여 2↑2(↑는 누승) 이상으로 분할하더라도 좋다.
본 발명에 따르면, 종래와 마찬가지의 표시 조건으로 표시 패널에 캐릭터 표시를 행하는 경우, 소비 전류를 저감시킬 수 있고, 또한, 표시 패널의 변동을 확실하게 방지할 수 있는 이점이 얻어진다.

Claims (3)

  1. 표시 패널에 소정 캐릭터를 표시시키기 위한 캐릭터 데이타가 상기 표시 패널의 표시 위치에 1대1로 대응하는 어드레스에 기록되는 표시용 RAM과, 상기 표시용 RAM으로부터 판독된 캐릭터 데이타를 래치하는 제1 래치 회로와, 상기 제1 래치 회로의 래치 데이타에 대응하는 캐릭터를 상기 표시 패널에 표시시키는 구동 회로를 갖는 표시용 마이크로 컴퓨터에 있어서,
    상기 표시용 RAM의 출력과 상기 제1 래치 회로의 입력 간에, 상기 표시용 RAM으로부터 판독된 캐릭터 데이타를 복수 워드 단위로 래치하는 제2 래치 회로를 설치한 것을 특징으로 하는 표시용 마이크로 컴퓨터.
  2. 표시 패널에 소정 캐릭터를 표시시키기 위한 캐릭터 데이타가 상기 표시 패널의 표시 위치에 1대1로 대응하는 어드레스에 기록되는 표시용 RAM과,
    상기 표시용 RAM으로부터 판독된 캐릭터 데이타를 복수 비트 단위로 순차 래치하는 초단 래치 회로와,
    상기 초단 래치 회로의 래치 데이타를 일괄적으로 래치하는 다음단 래치 회로와,
    상기 다음단 래치 회로의 래치 데이타에 대응하는 캐릭터를 상기 표시 패널에 표시시키는 구동 회로를 구비하고,
    상기 표시용 RAM은, 복수 분할된 어드레스 영역과, 복수 분할된 어드레스 영역 중 각 어드레스에 저장된 캐릭터 데이타를 동시에 출력할 수 있는 만큼의 출력 비트수를 갖는 것을 특징으로 하는 표시용 마이크로 컴퓨터.
  3. 제2항에 있어서,
    상기 표시 패널에 소정 캐릭터를 표시시킬 때, 상기 표시용 RAM의 복수 분할된 어드레스 영역 중 대응된 각 어드레스를 동시에 어드레스 지정하는 어드레스 회로를 구비하는 것을 특징으로 하는 표시용 마이크로 컴퓨터.
KR1019980050782A 1997-11-26 1998-11-25 표시용마이크로컴퓨터 KR100328897B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32454797A JP3263645B2 (ja) 1997-11-26 1997-11-26 表示用マイクロコンピュータ
JP97-324547 1997-11-26

Publications (2)

Publication Number Publication Date
KR19990045580A true KR19990045580A (ko) 1999-06-25
KR100328897B1 KR100328897B1 (ko) 2002-05-09

Family

ID=18167035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980050782A KR100328897B1 (ko) 1997-11-26 1998-11-25 표시용마이크로컴퓨터

Country Status (3)

Country Link
JP (1) JP3263645B2 (ko)
KR (1) KR100328897B1 (ko)
TW (1) TW403878B (ko)

Also Published As

Publication number Publication date
JPH11161234A (ja) 1999-06-18
JP3263645B2 (ja) 2002-03-04
KR100328897B1 (ko) 2002-05-09
TW403878B (en) 2000-09-01

Similar Documents

Publication Publication Date Title
KR100431235B1 (ko) 액정 구동 회로 및 액정 표시 장치
KR960004650B1 (ko) 액정 표시기의 구동 장치 및 구동 방법
US6222518B1 (en) Liquid crystal display with liquid crystal driver having display memory
KR100573640B1 (ko) 액정표시제어장치
JPH06130910A (ja) マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
US7138973B2 (en) Cholesteric liquid crystal display device and display driver
US4518959A (en) Electronic analog display device
JP2002023705A (ja) 液晶表示装置
US5673061A (en) Driving circuit for display apparatus
US5633659A (en) Display unit having a coordinate input mechanism
US7084866B2 (en) Display driver apparatus, and electro-optical device and electronic equipment using the same
KR20000035273A (ko) 표시용 콘트롤러 드라이버와 표시부의 구동 방법
KR100328897B1 (ko) 표시용마이크로컴퓨터
US6246388B1 (en) Display driving circuit for displaying character on display panel
JPH07152339A (ja) 表示制御装置
JP3523938B2 (ja) 表示制御装置
KR20020074403A (ko) 액정 표시 소자의 구동 방법, 전자기기, 액정 표시 장치,액정 표시 장치의 구동 방법 및 액정 표시 장치의 구동 회로
JP3539385B2 (ja) 表示装置および電子機器
JPH1145073A (ja) 半導体集積回路及び液晶表示システム
JPH06167947A (ja) 液晶素子等の駆動方法とその駆動回路及び表示装置
JP3539386B2 (ja) 表示装置および電子機器
JP3020228B2 (ja) 液晶表示装置
JP3539387B2 (ja) 表示装置、表示装置の駆動方法および電子機器
KR100594197B1 (ko) 문자형 액정구동장치
JP3409927B2 (ja) 液晶ドライバの階調制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090225

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee