KR19990041771A - Locos Type Device Separator Formation Method - Google Patents
Locos Type Device Separator Formation Method Download PDFInfo
- Publication number
- KR19990041771A KR19990041771A KR1019970062425A KR19970062425A KR19990041771A KR 19990041771 A KR19990041771 A KR 19990041771A KR 1019970062425 A KR1019970062425 A KR 1019970062425A KR 19970062425 A KR19970062425 A KR 19970062425A KR 19990041771 A KR19990041771 A KR 19990041771A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating
- layer
- semiconductor substrate
- nitride film
- Prior art date
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 로코스형 소자분리막 형성방법에 관해 개시한다. 본 발명에 따르면, 반도체 기판 상에 패드산화막과 질화막을 순차적으로 형성한 다음 상기 질화막을 패터닝하여 반도체 기판의 필드영역에 대응하는 질화막을 제거한다. 이후, 질화막이 제거된 부분의 패드산화막을 제거하는 과정에서 남아있는 질화막 아래에 언더 컷을 형성한다. 이러한 결과물 전면에 후속 산화공정에서 산화막으로 바뀔 수 있을 정도의 얇은 질화막을 형성한다. 이후, 상기 남은 질화막의 측면에 상기 얇은 질화막을 사이에 두고 폴리 실리콘 스페이서를 형성한다. 이러한 결과물을 산화하여 상기 반도체 기판의 필드영역에 로코스형 필드산화막을 형성한다. 이 과정에서 상기 활성영역으로의 버즈 비크 형성은 상기 얇은 질화막에 의해 막을 수 있으므로 상기 버즈 비크에 의한 활성영역의 감소를 방지할 수 있다.The present invention discloses a method for forming a LOCOS type device isolation film. According to the present invention, the pad oxide film and the nitride film are sequentially formed on the semiconductor substrate, and then the nitride film is patterned to remove the nitride film corresponding to the field region of the semiconductor substrate. Subsequently, an undercut is formed under the remaining nitride film in the process of removing the pad oxide film of the portion where the nitride film is removed. A thin nitride film is formed on the entire surface of the resultant film that can be turned into an oxide film in a subsequent oxidation process. Thereafter, a polysilicon spacer is formed on the side of the nitride film with the thin nitride film interposed therebetween. This result is oxidized to form a locos type field oxide film in the field region of the semiconductor substrate. In this process, the formation of the buzz beak into the active area can be prevented by the thin nitride film, thereby preventing the reduction of the active area by the buzz beak.
Description
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 로코스형 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a LOCOS device isolation film.
소자분리막에 의해 반도체 기판은 반도체 소자들이 형성되는 활성영역과 필드영역으로 나누어진다.The semiconductor substrate is divided into an active region and a field region in which semiconductor elements are formed by the device isolation layer.
소자분리막은 형성방법에 따라 로코스(LOCOS)형 소자분리막과 트랜치형 소자분리막으로 크게 구분할 수 있다.The device isolation layer may be broadly classified into a LOCOS type isolation layer and a trench type isolation layer according to the formation method.
로코스형 소자분리막은 반도체 기판의 국소 부분을 산화시키는 방법으로 형성되는 소자분리막이다.The LOCOS device is a device isolation film formed by oxidizing a local portion of a semiconductor substrate.
반면, 트랜치형 소자분리막은 반도체 기판의 국소부분에 소정의 깊이로 트랜치를 형성한 후 트랜치에 절연물질을 채워서 형성되는 소자분리막이다.On the other hand, a trench type isolation layer is a device isolation layer formed by forming a trench in a local portion of a semiconductor substrate to a predetermined depth and then filling an insulating material in the trench.
트랜치형 소자분리막은 고집적 반도체장치에 적합한 형태의 소자분리막이다. 하지만, 반도체 기판을 직접 에칭해야하는 등 공정이 로코스형 소자분리막에 비해 복잡하다.The trench isolation device is a device isolation film of a type suitable for a highly integrated semiconductor device. However, the process is complicated compared to the LOCOS device isolation film, such as the need to directly etch the semiconductor substrate.
반면, 로코스형 소자분리막은 트랜치형 소자분리막에 비해 공정은 복잡하지 않으나 소자분리막의 가장자리에 활성영역을 침범하는 버즈 비크(bird's beak)가 형성되어 활성영역이 좁아진다. 따라서, 고 집적 반도체 장치에 적용하기가 어렵다.On the other hand, the process of the LOCOS isolation layer is not complicated compared to the trench isolation layer, but a bird's beak is formed on the edge of the isolation layer to narrow the active region. Therefore, it is difficult to apply to high integrated semiconductor devices.
그러나 근래에 로코스형 소자분리막의 문제점인 버즈 비크를 줄일 수 있는 다양한 방법들이 제시되고 있다.Recently, various methods for reducing the buzz beak, which is a problem of the LOCOS isolation layer, have been proposed.
예를 들면, 로코스형 소자분리막을 형성하는 과정에서 쉽게 산화막으로 바뀔 수 있을 정도로 얇은 두께의 질화막을 활성영역의 마스킹층으로 사용하는 질화막의 측면에 형성하는 로코스형 소자분리막 형성방법이 미국에 특허출원(No.4,923,563, 1990)된 바 있다.For example, there is a patent application in the United States of the invention for a method for forming a LOCOS device isolation film in which a nitride film having a thickness thin enough to be easily converted into an oxide film in the process of forming a LOCOS device isolation film is formed on the side of the nitride film using the masking layer of the active region. (No. 4,923,563, 1990).
또한, 활성영역을 한정하는 마스킹층인 질화막과 반도체 기판 사이의 패드 산화막층 사이에 소자분리막 형성시 의도적으로 보이드(void)를 형성하여 버즈 비크에 의한 활성영역의 감소를 방지하는 로코스형 소자분리막 형성방법이 본 출원인에 의해 미국에 특허출원(No. 5,641,705, 1997)된 바 있다.In addition, when forming an isolation layer between a nitride film, which is a masking layer defining an active region, and a pad oxide layer between a semiconductor substrate, a void is intentionally formed to prevent a decrease in the active region by a buzz beak, thereby forming a LOCOS type isolation layer. The method has been patented in the United States (No. 5,641,705, 1997) by the applicant.
본 발명이 이루고자 하는 기술적 과제는 버즈 비크(bird's beak)에 의한 활성영역의 감소를 최소화하여 반도체 장치의 고집적화에 적용할 수 있는 종래 기술과 다른 로코스형 소자분리막 형성방법을 제공함에 있다.An object of the present invention is to provide a method for forming a LOCOS type isolation layer, which is different from the prior art, which can be applied to high integration of a semiconductor device by minimizing the reduction of an active area caused by a bird's beak.
도 1 내지 도 7은 본 발명의 실시예에 의한 로코스형 소자분리막 형성방법을 단계별로 나타낸 단면도들이다.1 to 7 are cross-sectional views illustrating a method of forming a LOCOS type device isolation layer according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호설명** Description of Signs of Major Parts of Drawings *
40:반도체 기판. 42, 48:제1 및 제2 패드 산화막.40: semiconductor substrate. 42, 48: First and second pad oxide films.
44, 50:제1 및 제2 절연막. 46:언더 컷.44, 50: First and second insulating films. 46: Undercut.
52:스페이서. 54:필드 산화막.52: Spacer. 54: field oxide film.
상기 기술적 과제를 달성하기 위하여, 본 발명에 의한 로코스형 소자분리막 형성방법은 다음과 같이 진행한다.In order to achieve the above technical problem, the method for forming a LOCOS device isolation layer according to the present invention proceeds as follows.
(a) 반도체 기판 상에 제1 패드 산화막과 제1 절연막을 순차적으로 형성한다. (b) 상기 제1 절연막을 패터닝한다. (c) 상기 패터닝된 제1 절연막 아래에 언더 컷을 형성한다. (d) 상기 패터닝된 제1 절연막 사이의 반도체 기판 상에 상기 제1 패드 산화막보다 얇은 두께로 제2 패드 산화막을 형성한다. (e) 상기 결과물 전면에 상기 제1 절연막보다 얇은 두께로 제2 절연막을 형성한다. (f) 상기 제2 절연막의 측면에 스페이서를 형성함과 아울러 상기 스페이서 사이의 제2 절연막을 제거한다. (g) 상기 패터닝된 제1 절연막 사이의 반도체 기판에 필드산화막을 형성한다. (h) 상기 패터닝된 제1 절연막을 제거한다.(a) A first pad oxide film and a first insulating film are sequentially formed on the semiconductor substrate. (b) The first insulating film is patterned. (c) an undercut is formed under the patterned first insulating layer. (d) A second pad oxide film is formed on the semiconductor substrate between the patterned first insulating films with a thickness thinner than that of the first pad oxide film. (e) A second insulating film is formed on the entire surface of the resultant to have a thickness thinner than that of the first insulating film. (f) A spacer is formed on the side surface of the second insulating film and the second insulating film between the spacers is removed. (g) A field oxide film is formed on the semiconductor substrate between the patterned first insulating films. (h) The patterned first insulating film is removed.
상기 제2 절연막은 5Å∼100Å정도의 두께로 형성하는 것이 바람직하다.It is preferable that the second insulating film is formed to a thickness of about 5 kPa to about 100 kPa.
상기 제1 및 제2 절연막은 질화막(SiN)으로 형성한다.The first and second insulating layers are formed of a nitride film (SiN).
상기 스페이서는 폴리 실리콘막으로 형성한다.The spacer is formed of a polysilicon film.
상기 언더 컷은 상기 제1 절연막을 패터닝한 후 노출되는 상기 제1 패드 산화막을 습식식각하여 형성한다.The undercut is formed by wet etching the first pad oxide layer exposed after patterning the first insulating layer.
또한, 상기 언더 컷은 상기 제1 절연막을 패터닝한 후 노출되는 상기 제1 패드 산화막을 상기 반도체 기판의 계면이 노출될 때 까지 이방성식각한 후 그 결과물을 습식식각하여 형성할 수도 있다.In addition, the undercut may be formed by anisotropically etching the first pad oxide layer exposed after patterning the first insulating layer until the interface of the semiconductor substrate is exposed, and then wet etching the resultant.
본 발명은 반도체 기판 상에 패드산화막과 질화막을 순차적으로 형성한 다음 상기 질화막을 패터닝하여 반도체 기판의 필드영역에 대응하는 질화막을 제거한다. 이후, 질화막이 제거된 부분의 패드산화막을 제거하는 과정에서 남아있는 질화막 아래에 언더 컷을 형성한다. 이러한 결과물 전면에 후속 산화공정에서 산화막으로 바뀔 수 있을 정도의 얇은 질화막을 형성한다. 이후, 상기 남은 질화막의 측면에 상기 얇은 질화막을 사이에 두고 폴리 실리콘 스페이서를 형성한다. 이러한 결과물을 산화하여 상기 반도체 기판의 필드영역에 로코스형 필드산화막을 형성한다. 이 과정에서 상기 활성영역으로의 버즈 비크 형성은 상기 얇은 질화막에 의해 막을 수 있으므로 상기 버즈 비크에 의한 활성영역의 감소를 방지할 수 있다.According to the present invention, a pad oxide film and a nitride film are sequentially formed on a semiconductor substrate, and the nitride film is patterned to remove the nitride film corresponding to the field region of the semiconductor substrate. Subsequently, an undercut is formed under the remaining nitride film in the process of removing the pad oxide film of the portion where the nitride film is removed. A thin nitride film is formed on the entire surface of the resultant film that can be turned into an oxide film in a subsequent oxidation process. Thereafter, a polysilicon spacer is formed on the side of the nitride film with the thin nitride film interposed therebetween. This result is oxidized to form a locos type field oxide film in the field region of the semiconductor substrate. In this process, the formation of the buzz beak into the active area can be prevented by the thin nitride film, thereby preventing the reduction of the active area by the buzz beak.
이하, 본 발명의 실시예에 의한 로코스형 소자분리막 형성방법을 첨부된 도면들을 참조하여 상세하게 설명한다.Hereinafter, a method of forming a LOCOS device isolation layer according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 명확성을 위해 과정되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고 그 사이에 제 3의 층이 개재되어 질 수도 있다.However, embodiments of the present invention can be modified in many different forms, the scope of the invention should not be construed as limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the thicknesses of layers or regions are prepared for clarity of specification. In the drawings like reference numerals refer to like elements. In addition, where a layer is described as being "top" of another layer or substrate, the layer may be directly on top of the other layer or substrate, with a third layer intervening therebetween.
첨부된 도면들중, 도 1 내지 도 7은 본 발명의 실시예에 의한 로코스형 소자분리막 형성방법을 단계별로 나타낸 단면도들이다.1 to 7 are cross-sectional views showing step-by-step method for forming a LOCOS type device isolation film according to an embodiment of the present invention.
도 1을 참조하면, 반도체 기판(40) 상에 제1 패드 산화막(pad oxidation layer)(42), 제1 절연막(44)을 형성한다. 상기 제1 절연막(44)에 의해 상기 반도체 기판(40)이 활성영역과 필드영역으로 한정되고 후속 소자분리막 형성공정에서 상기 활성영역이 보호된다. 상기 제1 절연막(44)은 질화막(SiN)으로 형성한다. 상기 제1 패드 산화막(42)은 상기 반도체 기판(40)과 제1 절연막(44) 사이의 열 팽창계수 차에 의한 상기 두 막(40, 44)간의 열 스트레스를 완화시키는 역할을 하는 막이다.Referring to FIG. 1, a first pad oxidation layer 42 and a first insulating layer 44 are formed on a semiconductor substrate 40. The semiconductor substrate 40 is defined as an active region and a field region by the first insulating layer 44, and the active region is protected in a subsequent device isolation layer forming process. The first insulating layer 44 is formed of a nitride film SiN. The first pad oxide layer 42 serves to relieve thermal stress between the two layers 40 and 44 due to a difference in thermal expansion coefficient between the semiconductor substrate 40 and the first insulating layer 44.
도 2는 상기 반도체 기판(40)을 활성영역과 필드영역으로 구분하기 위한 상기 제1 절연막(44)을 패터닝하는 단계를 나타낸 도면이다.2 is a view illustrating a step of patterning the first insulating film 44 for dividing the semiconductor substrate 40 into an active region and a field region.
구체적으로, 상기 제1 절연막(44)의 전면에 감광막, 예컨대 포토레지스트 막(도시하지 않음)을 도포한다. 상기 포토레지스트 막을 패터닝하여 상기 제1 절연막(44)중 제거할 영역을 노출시킨다. 상기 제1 절연막(44)의 노출된 영역은 상기 반도체 기판(40)중 필드영역으로 사용될 영역에 대응하는 영역이다. 상기 패터닝된 포토레지스트막을 마스크로 사용하여 상기 제1 절연막(44)을 이방성식각한다. 상기 이방성식각은 상기 제1 패드 산화막(42)의 계면이 노출될 때 까지 실시한다. 상기 이방성식각 종료후 상기 패터닝된 포토레지스트막을 제거한다. 이 결과, 상기 제1 패드 산화막(42) 상에 반도체 기판(40)의 활성영역을 한정하는 제1 절연막 패턴(44a)이 형성된다.Specifically, a photosensitive film, such as a photoresist film (not shown), is applied to the entire surface of the first insulating film 44. The photoresist film is patterned to expose a region to be removed in the first insulating film 44. An exposed region of the first insulating layer 44 corresponds to a region of the semiconductor substrate 40 to be used as a field region. The first insulating film 44 is anisotropically etched using the patterned photoresist film as a mask. The anisotropic etching is performed until the interface of the first pad oxide layer 42 is exposed. After the anisotropic etching is finished, the patterned photoresist layer is removed. As a result, a first insulating layer pattern 44a defining an active region of the semiconductor substrate 40 is formed on the first pad oxide layer 42.
도 3은 상기 제1 절연막 패턴(44a) 아래에 언더 컷(46)을 형성하는 단계를 나타낸 도면이다.3 is a view illustrating a step of forming an undercut 46 under the first insulating layer pattern 44a.
구체적으로, 상기 제1 패드 산화막(42)의 노출된 부분을 습식식각하여 상기 제1 패드 산화막(42)의 노출된 부분을 제거함과 동시에 상기 제1 절연막 패턴(44a) 아래의 패드 산화막도 일부 제거하여 상기 제1 절연막 패턴(44a) 아래에 언더 컷(46)을 형성한다.Specifically, the exposed portions of the first pad oxide layer 42 are wet-etched to remove the exposed portions of the first pad oxide layer 42 and to partially remove the pad oxide layer under the first insulating layer pattern 44a. The undercut 46 is formed under the first insulating layer pattern 44a.
상기 언더 컷(46)을 형성하기 위한 다른 방법으로, 상기 제1 패드 산화막(42)의 노출된 부분을 상기 반도체 기판(40)의 계면이 노출된 때 까지 이방성식각한 다음 상기 제1 패드 산화막(42)과 반도체 기판(40)에 대한 식각선택비가 높은 에쳔트를 사용하여 그 결과물을 습식식각한다. 이 결과, 상기 제1 절연막 패턴(44a) 아래에 원하는 언더 컷(46)이 형성된다.As another method for forming the undercut 46, the exposed portion of the first pad oxide film 42 is anisotropically etched until the interface of the semiconductor substrate 40 is exposed, and then the first pad oxide film ( 42) and the resultant is wet etched using an etchant having a high etching selectivity with respect to the semiconductor substrate 40. As a result, a desired undercut 46 is formed under the first insulating film pattern 44a.
도 4는 상기 제1 절연막 패턴(44a)의 전면에 제2 절연막(50)을 형성하는 단계를 나타낸 도면이다.4 is a view illustrating a step of forming a second insulating film 50 on the entire surface of the first insulating film pattern 44a.
구체적으로, 상기 언더 컷(46)을 형성한 후, 상기 반도체 기판(40)의 상기 제1 패드 산화막(42)이 제거된 영역의 전면에 제2 패드 산화막(48)을 형성한다. 상기 제2 패드 산화막(48)은 후속 소자분리막 형성공정에서 버즈 비크가 활성영역으로 형성되는 것을 제어하기 위한 산화막(Bird's Beak Control Oxide)으로서, 상기 제1 패드 산화막(42)보다 얇게 형성한다. 계속해서, 상기 제2 패드 산화막(48)이 형성된 결과물 전면에 제2 절연막(50)을 형성한다. 상기 제2 절연막(50)은 질화막(SiN)으로 형성하되, 상기 제1 절연막(44)보다 얇은 두께로 형성한다. 특히 후속 산화공정에서 산화막으로 바뀌수 있을 정도의 두께로 형성한다. 예를 들면, 상기 제2 절연막(50)은 5Å∼100Å정도의 두께로 형성하는 것이 바람직하다. 상기 제2 절연막(50)은 후속 소자분리막 형성을 위한 산화공정에서 활성영역으로 버즈비크가 형성되는 것을 방지하는 역할을 한다.Specifically, after the undercut 46 is formed, the second pad oxide film 48 is formed on the entire surface of the region where the first pad oxide film 42 of the semiconductor substrate 40 is removed. The second pad oxide layer 48 is an oxide layer for controlling the formation of the buzz beak as an active region in a subsequent device isolation layer forming process, and is formed thinner than the first pad oxide layer 42. Subsequently, a second insulating film 50 is formed on the entire surface of the resultant product on which the second pad oxide film 48 is formed. The second insulating film 50 is formed of a nitride film SiN, but is formed to a thickness thinner than that of the first insulating film 44. In particular, it is formed to a thickness that can be changed to an oxide film in a subsequent oxidation process. For example, the second insulating film 50 is preferably formed to a thickness of about 5 kPa to about 100 kPa. The second insulating layer 50 prevents the formation of a buzz beak in the active region in an oxidation process for forming a subsequent isolation layer.
도 5는 상기 제2 절연막(50)을 사이에 두고 상기 제1 절연막 패턴(44a)의 측면에 스페이서(spacer)(52)를 형성하는 단계를 나타낸 도면이다.FIG. 5 is a diagram illustrating a step of forming a spacer 52 on a side of the first insulating layer pattern 44a with the second insulating layer 50 interposed therebetween.
구체적으로, 상기 제2 절연막(50)의 전면에 폴리 실리콘층(도시하지 않음)을 형성한다. 상기 폴리실리콘층의 전면을 상기 이방성식각한다. 상기 이방성식각은 상기 제2 패드 산화막(48)의 계면이 노출될 때 까지 실시한다. 이 결과, 상기 이방성식각의 특성상 상기 폴리실리콘층이 형성된 결과물에서 평평한 부분에 형성된 폴리실리콘층은 제거되고, 단차진 부분에 형성된 폴리 실리콘층만이 남게 되어 도면에 도시한 바와 같이, 상기 제2 절연막(50)을 사이에 두고 상기 제1 절연막 패턴(44a)의 측면에 폴리 실리콘층의 스페이서(52)가 형성된다. 상기 스페이서(52) 형성 과정에서 상기 반도체 기판(40)의 필드영역에 형성된 제2 절연막도 함께 식각한다. 따라서, 상기 반도체 기판(40)의 필드영역에 대응하는 영역에 형성된 제2 패드 산화막(48)은 상기 스페이서(52)가 형성된 부분을 제외한 전면이 노출된다.Specifically, a polysilicon layer (not shown) is formed on the entire surface of the second insulating film 50. The entire surface of the polysilicon layer is anisotropically etched. The anisotropic etching is performed until the interface of the second pad oxide layer 48 is exposed. As a result, due to the characteristics of the anisotropic etching, the polysilicon layer formed on the flat portion of the resulting polysilicon layer is removed, and only the polysilicon layer formed on the stepped portion remains, so that the second insulating film ( The spacer 52 of the polysilicon layer is formed on the side surface of the first insulating layer pattern 44a with a gap between 50. During the formation of the spacer 52, the second insulating layer formed on the field region of the semiconductor substrate 40 is also etched. Accordingly, the entire surface of the second pad oxide layer 48 formed in the region corresponding to the field region of the semiconductor substrate 40 is exposed except for the portion where the spacer 52 is formed.
도 6은 반도체 기판(40)의 필드영역에 필드 산화막(54)을 형성하는 단계를 나타낸 도면이다.FIG. 6 is a diagram illustrating a step of forming a field oxide film 54 in the field region of the semiconductor substrate 40.
구체적으로, 도 5의 결과물을 산소분위기하에서 산화시킨다. 이 결과, 스페이서(52)와 상기 반도체 기판(40)의 필드영역이 산화되면서, 상기 필드영역에 로코스형 필드산화막(54)이 형성된다. 이때, 상기 필드산화막(54)의 가장자리에 버즈 비크가 형성될 수 있으나, 상술한 바와 같이, 상기 제1 절연막 패턴(44a)과 스페이서(52) 사이에 형성된 상기 제2 절연막(50)에 의해 상기 버즈 비크의 상기 활성영역 침범은 방지될 수 있다.Specifically, the resultant product of FIG. 5 is oxidized under an oxygen atmosphere. As a result, as the spacer 52 and the field region of the semiconductor substrate 40 are oxidized, a locos type field oxide film 54 is formed in the field region. In this case, a buzz beak may be formed at an edge of the field oxide film 54, but as described above, the second insulating film 50 may be formed between the first insulating film pattern 44a and the spacer 52. Invasion of the active area of the buzz beak can be prevented.
한편, 상기 산화과정에서 상기 제2 절연막(50)이 산화되어 상기 필드산화막(54)과 하나가 되므로 상기 필드산화막(54)에서 따로 도시되지 않는다.On the other hand, since the second insulating film 50 is oxidized in the oxidation process to become one with the field oxide film 54, it is not shown separately in the field oxide film 54.
도 7은 로코스형 소자분리막(54a)을 완성하는 단계를 나타낸 도면이다.FIG. 7 is a diagram illustrating a step of completing the LOCOS device isolation layer 54a.
구체적으로, 도 6의 결과물에서 상기 제1 절연막 패턴(44a)을 스트립한다. 이어서, 통상적인 방법으로 상기 결과물 전면에 희생산화막을 형성한 다음 스트립하여 상기 반도체 기판(40)의 필드영역에 로코스형 소자분리막(54a)을 완성한다. 도 7에서 볼 수 있듯이, 상기 소자분리막(54a)의 가장자리에 버즈 비크가 거의 형성되어 있지 않음을 알 수 있다.Specifically, the first insulating film pattern 44a is stripped from the resultant product of FIG. 6. Subsequently, a sacrificial oxide film is formed on the entire surface of the product in a conventional manner and then stripped to complete the LOCOS device isolation film 54a in the field region of the semiconductor substrate 40. As can be seen in Figure 7, it can be seen that almost no buzz beak is formed on the edge of the device isolation film 54a.
이와 같이, 본 발명은 반도체 기판 상에 패드산화막과 질화막을 순차적으로 형성한 다음 상기 질화막을 패터닝하여 반도체 기판의 필드영역에 대응하는 질화막을 제거한다. 이후, 질화막이 제거된 부분의 패드산화막을 제거하는 과정에서 남아있는 질화막 아래에 언더 컷을 형성한다. 이러한 결과물 전면에 후속 산화공정에서 산화막으로 바뀔 수 있을 정도의 얇은 질화막을 형성한다. 이후, 상기 남은 질화막의 측면에 상기 얇은 질화막을 사이에 두고 폴리 실리콘 스페이서를 형성한다. 이러한 결과물을 산화하여 상기 반도체 기판의 필드영역에 로코스형 필드산화막을 형성한다. 이 과정에서 상기 활성영역으로의 버즈 비크 형성은 상기 얇은 질화막에 의해 막을 수 있으므로 상기 버즈 비크에 의한 활성영역의 감소를 방지할 수 있다.As described above, in the present invention, the pad oxide film and the nitride film are sequentially formed on the semiconductor substrate, and then the nitride film is patterned to remove the nitride film corresponding to the field region of the semiconductor substrate. Subsequently, an undercut is formed under the remaining nitride film in the process of removing the pad oxide film of the portion where the nitride film is removed. A thin nitride film is formed on the entire surface of the resultant film that can be turned into an oxide film in a subsequent oxidation process. Thereafter, a polysilicon spacer is formed on the side of the nitride film with the thin nitride film interposed therebetween. This result is oxidized to form a locos type field oxide film in the field region of the semiconductor substrate. In this process, the formation of the buzz beak into the active area can be prevented by the thin nitride film, thereby preventing the reduction of the active area by the buzz beak.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical idea of the present invention.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970062425A KR19990041771A (en) | 1997-11-24 | 1997-11-24 | Locos Type Device Separator Formation Method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970062425A KR19990041771A (en) | 1997-11-24 | 1997-11-24 | Locos Type Device Separator Formation Method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990041771A true KR19990041771A (en) | 1999-06-15 |
Family
ID=66094055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970062425A KR19990041771A (en) | 1997-11-24 | 1997-11-24 | Locos Type Device Separator Formation Method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990041771A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440266B1 (en) * | 1997-12-31 | 2004-09-18 | 주식회사 하이닉스반도체 | Method for forming field oxide layer of semiconductor device to improve characteristic of gate electrode and reduce leakage current |
-
1997
- 1997-11-24 KR KR1019970062425A patent/KR19990041771A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440266B1 (en) * | 1997-12-31 | 2004-09-18 | 주식회사 하이닉스반도체 | Method for forming field oxide layer of semiconductor device to improve characteristic of gate electrode and reduce leakage current |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5393692A (en) | Recessed side-wall poly plugged local oxidation | |
| KR100187678B1 (en) | Method of forming an element isolation film in a semiconductor device | |
| KR100289660B1 (en) | Trench Formation Method for Semiconductor Devices | |
| KR19990041771A (en) | Locos Type Device Separator Formation Method | |
| JP2722518B2 (en) | Method for manufacturing semiconductor device | |
| JPH07111288A (en) | Forming method for element separation | |
| JPH09232304A (en) | Locos isolation method of semiconductor device | |
| US6905943B2 (en) | Forming a trench to define one or more isolation regions in a semiconductor structure | |
| KR0183718B1 (en) | Method of manufacturing semiconductor device | |
| KR0168148B1 (en) | Method of forming field oxide film in a semiconductor device | |
| KR0176198B1 (en) | Method for forming isolation film semiconductor device | |
| KR100335776B1 (en) | Method for fabricating field oxide layer of semiconductor device | |
| KR0165488B1 (en) | Method for forming space n a semiconductor | |
| KR19980053393A (en) | Manufacturing Method of Semiconductor Device | |
| KR0180782B1 (en) | Method for isolating semiconductor device | |
| KR100240271B1 (en) | Manufacturing method of semiconductor device | |
| US5641705A (en) | Device isolation method of semiconductor device | |
| KR100408863B1 (en) | Method of forming a gate oxide in a semiconductor device | |
| KR0144911B1 (en) | Method of isolating the elements of the semiconductor device | |
| KR100241518B1 (en) | Method of manufacturing field oxide film in semiconductor device | |
| KR0166489B1 (en) | Method of element isolation on a semiconductor device | |
| KR100361763B1 (en) | Method for manufacturing isolation layer of semiconductor device | |
| KR100364124B1 (en) | Method for manufacturing isolation layer in semiconductor device | |
| KR0141106B1 (en) | Semiconductor device and making method thereof | |
| KR0146526B1 (en) | Method of forming insulating film for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |