KR19990039504A

KR19990039504A - How to mount the surface mount package

Info

Publication number: KR19990039504A
Application number: KR1019970059628A
Authority: KR
Inventors: 권진오; 권용안
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-11-13
Filing date: 1997-11-13
Publication date: 1999-06-05

Abstract

표면실장형 패키지의 아웃터 리드를 저온에서 용융되는 고전도성 플라스틱에 의하여 인쇄회로기판(PCB)에 실장함으로써 표면실장형 패키지에 발생하는 열응력을 최소화시키는 표면실장형 패키지의 실장방법이 개시되고 있다.A method of mounting a surface mount package is disclosed in which an outer lead of a surface mount package is mounted on a printed circuit board (PCB) by high conductivity plastic melted at a low temperature to minimize thermal stress generated in the surface mount package.

본 발명에 의하면 인쇄회로 기판상에 반도체 패키지를 표면실장하는 방법에 있어서, 인쇄회로 기판상에 반도체 패키지의 리드의 패턴에 대응하여 전도성 플라스틱을 도팅하는 도팅 단계와, 도팅된 전도성 플라스틱에 상기 반도체 패키지를 위치시키는 얼라인먼트 단계와, 반도체 패키지가 전도성 플라스틱에 올려진 상태로 전도성 플라스틱을 용융시켜 인쇄회로기판에 반도체 패키지를 융착 단계를 포함하는 것을 특징으로 한다.According to the present invention, in the method of surface-mounting a semiconductor package on a printed circuit board, a doping step of doping the conductive plastic corresponding to the pattern of the lead of the semiconductor package on the printed circuit board, and the semiconductor package on the doped conductive plastic And an alignment step of placing the semiconductor package and fusion bonding the semiconductor package to the printed circuit board by melting the conductive plastic in a state in which the semiconductor package is placed on the conductive plastic.

Description

How to mount the surface mount package

본 발명은 표면실장형 패키지의 실장방법에 관한 것으로, 더욱 상세하게는 표면실장형 패키지의 아웃터 리드를 저온에서 용융되는 고전도성 플라스틱에 의하여 인쇄회로기판(PCB)에 실장함으로써 표면실장형 패키지에 발생하는 열응력을 최소화시키는 표면실장형 패키지의 실장방법에 관한 것이다.The present invention relates to a method of mounting a surface mount package, and more particularly, the outer lead of the surface mount package is mounted on a printed circuit board (PCB) by high conductivity plastic melted at a low temperature. It relates to a method of mounting a surface-mount package to minimize thermal stress.

최근들어 빠르게 개발되는 반도체 제조 기술에 힘입어 점차 소형화, 고집적화되는 반도체 집적소자가 속속 출현하고 있으며, 이 반도체 제조 기술과 더불어 강성이 취약한 반도체 집적소자를 보호하는 반도체 패키지 기술 또한 빠르게 개발되고 있다.Recently, due to the rapidly developed semiconductor manufacturing technology, semiconductor integrated devices that are gradually becoming smaller and more highly integrated are appearing one after another, and semiconductor package technology for protecting the semiconductor integrated devices, which are weak in rigidity, is also rapidly being developed.

최근에는 반도체 패키지로부터 돌출된 아웃터 리드들을 인쇄회로기판(PCB)의 리드 삽입홀에 삽입된 상태로 솔더링하지 않고 인쇄회로기판(PCB)에 얹혀진 상태에서 곧바로 반도체 패키지를 솔더링하여 실장하는 표면실장형 패키지(SMD; Surface Mount Device)까지 개발된 바 있다.Recently, the surface mount package which solders and mounts the semiconductor package immediately in the state where the outer leads protruding from the semiconductor package are mounted on the printed circuit board (PCB) without being soldered in the state of being inserted into the lead insertion hole of the printed circuit board (PCB). Surface Mount Device (SMD) has been developed.

이와 같은 종래 표면실장형 패키지를 인쇄회로기판에 실장하는 방법을 일례로 이를 첨부된 도면을 참조하여 설명하면 다음과 같다.A method of mounting such a conventional surface mount package on a printed circuit board will be described with reference to the accompanying drawings as an example.

도 1은 종래 표면실장형 패키지를 인쇄하는 방법을 도시한 도면으로, 완성된 표면실장용 패키지를 인쇄회로기판에 실장하기 위하여 도1a에 도시된 바와 같이, 인쇄회로기판(10)의 일정 부분에 납땜용 페이스트(paste;20)를 스크린 인쇄등의 방법으로 형성하고, 도 1b에 도시된 바와 같이 납땜용 페이스트(20)의 상면에 표면실장형 패키지(30)를 정위치 시킨다.1 is a view illustrating a method of printing a conventional surface mount package, and as shown in FIG. 1A to mount a completed surface mount package on a printed circuit board, a predetermined portion of the printed circuit board 10 is shown. A solder paste 20 is formed by screen printing or the like, and the surface mount package 30 is placed on the upper surface of the solder paste 20 as shown in FIG. 1B.

이후, 납땜용 페이스트(20)에 얹혀진 표면실장형 패키지(30)를 납땜용 페이스트(20)가 녹을 정도의 온도인 약 250℃의 고온 분위기가 형성되어 있는 고온 챔버(40)를 통과시켜 고온에 의해 납땜용 페이스트(20)가 인쇄회로기판(10)상에서 용융되도록 하여 표면실장형 패키지(30)가 용융된 납땜용 페이스트(20)에 의하여 인쇄회로기판(10)과 도전된 상태로 피착되는 과정을 거치도록 한다.Subsequently, the surface mount package 30 mounted on the solder paste 20 is passed through a high temperature chamber 40 in which a high temperature atmosphere of about 250 ° C., which is a temperature at which the solder paste 20 melts, is formed. The solder paste 20 is melted on the printed circuit board 10 so that the surface mount package 30 is deposited with the molten solder paste 20 in a conductive state with the printed circuit board 10. Let go through.

그러나, 이와 같은 종래 표면실장형 패키지를 인쇄회로기판에 납땜용 페이스트에 의하여 어탯치할 경우 다음과 같은 문제점이 발생하였다.However, when the conventional surface mount package is attached to the printed circuit board by soldering paste, the following problems occur.

납땜용 페이스트(20)의 용융 온도는 약 250℃로 이 온도에서는 표면실장용 패키지(30)에 열응력이 발생하게 되는 바, 이와 같이 표면실장용 패키지(30)에 열응력이 발생하는 이유로는 표면실장형 패키지(30)를 구성하고 있는 다양한 구성부재들의 열팽창 계수가 각기 상이하기 때문이다.The melting temperature of the soldering paste 20 is about 250 ° C. At this temperature, thermal stress is generated in the surface mount package 30. Thus, the thermal stress is generated in the surface mount package 30. This is because the thermal expansion coefficients of the various components constituting the surface mount package 30 are different.

이에 더하여, 대부분의 표면실장용 패키지(30)의 몰딩 재료가 플라스틱 계열이기 때문에 몰딩 재료에 흡습된 수분이 과도한 열에 의하여 팽창하여 표면실장용 패키지(30)에 크랙 또는 박리가 발생하는 등의 문제점이 표면실장용 패키지(30)를 납땜용 패이스트(20)에 의하여 인쇄회로기판(10)에 실장할 때 발생한다.In addition, since most of the molding material of the surface mounting package 30 is plastic, problems such as cracking or peeling of the surface mounting package 30 occur due to expansion of moisture absorbed by the molding material due to excessive heat. This occurs when the surface mount package 30 is mounted on the printed circuit board 10 by the solder paste 20.

따라서, 본 발명은 이와 같은 종래의 문제점을 감안하여 안출된 것으로써, 본 발명의 목적은 표면실장용 패키지를 인쇄회로기판에 실장할 때, 표면실장용 패키지와 인쇄회로기판을 상호 도전성으로 피착하는 페이스트를 납(solder)보다는 저온에서 용융되며, 납보다 우수한 전도성을 갖는 고전도성 플라스틱계열로 사용하여 표면실장용 패키지를 실장할 때 발생하는 열응력에 의한 표면실장형 패키지의 손상을 최소화하는 표면실장형 패키지의 실장방법을 제공함에 있다.Accordingly, the present invention has been made in view of such a conventional problem, and an object of the present invention is to provide a surface conductive package and a printed circuit board with mutual conductivity when a surface mounting package is mounted on a printed circuit board. Surface paste that melts at a lower temperature than solder and is used as a highly conductive plastic series with better conductivity than lead, minimizing damage to the surface mount package due to thermal stress generated when mounting the surface mount package. It provides a method of mounting a package.

도 1a 내지 도 1c는 종래 표면실장형 패키지의 실장방법을 도시한 설명도.1A to 1C are explanatory views showing a method of mounting a conventional surface mount package.

도 2a 내지 도 2c는 본 발명에 의한 표면실장형 패키지의 실장방법을 도시한 설명도.2A to 2C are explanatory views showing a method for mounting a surface mount package according to the present invention.

이와 같은 본 발명의 목적을 달성하기 위한 표면실장형 패키지의 실장방법은인쇄회로 기판상에 반도체 패키지를 표면실장하는 방법에 있어서;Such a method of mounting a surface mount package for achieving the object of the present invention includes a method for surface mounting a semiconductor package on a printed circuit board;

상기 인쇄회로 기판상에 상기 반도체 패키지의 리드의 패턴에 대응하여 전도성 플라스틱을 도팅하는 도팅 단계와,Dotting a conductive plastic on the printed circuit board in response to a pattern of a lead of the semiconductor package;

상기 도팅된 전도성 플라스틱에 상기 반도체 패키지를 위치시키는 얼라인먼트 단계와;An alignment step of positioning the semiconductor package on the doped conductive plastic;

상기 반도체 패키지가 상기 전도성 플라스틱에 올려진 상태로 상기 전도성 플라스틱을 용융시켜 상기 인쇄회로기판에 상기 반도체 패키지를 융착 단계를 포함하는 것을 특징으로 한다.And melting the conductive plastic in a state in which the semiconductor package is placed on the conductive plastic and fusion bonding the semiconductor package to the printed circuit board.

바람직하게, 전도성 플라스틱은 납(pb)보다 낮은 용융온도를 갖는 것을 특징으로 한다.Preferably, the conductive plastic is characterized by having a melting temperature lower than lead (pb).

바람직하게, 전도성 플라스틱의 용융 온도는 약 130℃ - 150℃ 사이에서 용융되는 것을 특징으로 한다.Preferably, the melting temperature of the conductive plastic is characterized by melting between about 130 ° C-150 ° C.

바람직하게, 전도성 플라스틱은 납(pb)보다 높은 전기 도전성을 갖는 것을 특징으로 한다.Preferably, the conductive plastic is characterized by having a higher electrical conductivity than lead (pb).

이하, 본 발명 표면실장형 패키지의 실장방법을 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, a method of mounting the surface mount package of the present invention will be described with reference to the accompanying drawings.

본 발명에 의한 표면실장형 패키지의 실장방법은 바람직하게 세 가지 단계를 포함하고 있는 바, 각각의 단계는 인쇄회로기판에 전도성 플라스틱을 도팅하는 도팅 단계와, 도팅된 도전성 플라스틱에 표면실장형 패키지를 위치시키는 얼라인먼트 단계와, 얼라인먼트된 표면실장형 패키지의 저면에 형성되어 있는 도전성 플라스틱을 용융하여 표면실장형 패키지와 인쇄회로기판을 융착하는 융착단계를 포함한다.The method for mounting a surface mount package according to the present invention preferably includes three steps, each step comprising a doping step of doping a conductive plastic on a printed circuit board, and a surface mount package on a doped conductive plastic. And an fusion step of fusion bonding the surface mount package and the printed circuit board by melting the conductive plastic formed on the bottom surface of the aligned surface mount package.

이들 각각의 단계를 보다 상세하게 설명하기로 한다.Each of these steps will be described in more detail.

먼저, 도 2a를 참조하면, 도팅 단계에서는 표면실장형 패키지가 위치할 인쇄회로기판(PCB;10)에 고전도성 페이스트(100)를 도팅(dotting)한다.First, referring to FIG. 2A, in the dotting step, the highly conductive paste 100 is doped onto a printed circuit board (PCB) 10 on which a surface mount package is to be located.

고전도성 페이스트(100)는 납땜용 페이스트(sn/pb의 합금,solder)보다 낮은 온도에서 용융되고, 납땜용 페이스트보다 더 우수한 전도성을 갖는 전도성 플라스틱으로 종래 사용된 납땜용 페이스트와, 고전도성 페이스트(100)의 물성을 <표 1>에서 비교하기로 한다.Highly conductive paste 100 is a conductive plastic that is melted at a lower temperature than solder paste (sn / pb alloy, solder) and has a higher conductivity than solder paste, and a high conductivity paste ( Properties of 100) will be compared in <Table 1>.

금속재Metal material 고전도 플라스틱ⅠHigh Conductivity PlasticⅠ 고전도 플라스틱ⅡHigh Conductivity PlasticsⅡ 종류Kinds soldersolder polyphenylenevinylene 계열polyphenylenevinylene series polyaniline 계열polyaniline series 전도도(s/cm)Conductivity (s / cm) 1,0001,000 27,00027,000 200200 용융점(℃)Melting Point (℃) 210210 150150 130130

<표 1>에는 바람직하게 표면실장용 패키지와 인쇄회로기판을 상호 어탯치하는 종래의 납땜용 페이스트(solder paste)과, 본 발명에 의한 고전도성 플라스틱 2 종류가 상호 물성 비교되어 있다.Table 1 preferably compares the conventional solder paste for attaching the surface mounting package and the printed circuit board to each other and the two kinds of highly conductive plastics according to the present invention.

종래 납땜용 페이스트의 전도도를 기준으로 하였을 때, 고전도 플라스틱Ⅰ은 납에 비하여 약 27배 정도 전도도가 좋으나, 고전도 플라스틱Ⅱ는 납에 비하여 1/5밖에 되지 않았다. 또한, 용융점을 기준으로 하였을 때에도 종래 납에 비하여 고전도 플라스틱Ⅰ,Ⅱ 가 탁월하게 용융 온도가 낮았다.On the basis of the conductivity of the conventional solder paste, the high conductivity plastic I had about 27 times higher conductivity than the lead, but the high conductivity plastic II was only 1/5 the lead. Also, even on the basis of the melting point, the high-conductivity plastics I and II were excellently lower in melting temperature than the conventional lead.

이와 같은 고전도성 페이스트(100)을 인쇄회로기판(10)에 도팅하는 도팅 단계 후, 도 2b에 도시된 바와 같이 완성된 표면실장형 패키지(30)의 아웃터 리드(35)를 도팅된 고전도성 페이스트(100)에 정렬하여 올려 놓는 얼라인먼트 단계를 진행한다.After the doping step of doping the highly conductive paste 100 to the printed circuit board 10, the highly conductive paste doped the outer lead 35 of the completed surface-mount package 30 as shown in Figure 2b Proceed with the alignment step to align and put on (100).

이어서, 도 2c에 도시된 바와 같이 얼라인먼트 단계가 종료된 상태에서 얼라인먼트된 표면실장형 패키지(30)와 인쇄회로기판(10)을 가열 히터(45)가 설치되어 있는 가열 챔버(40)내로 인쇄회로기판(10)을 이동시킨다.Next, as shown in FIG. 2C, the aligned surface-mount package 30 and the printed circuit board 10 are aligned into the heating chamber 40 in which the heating heater 45 is installed in the state where the alignment step is completed. The substrate 10 is moved.

이후, 표면실장형 패키지(30)와 인쇄회로기판(10)은 고전도성 페이스트(100)에 의하여 융착되는 융착 단계가 진행된다.Thereafter, a fusion step in which the surface mount package 30 and the printed circuit board 10 are fused by the highly conductive paste 100 is performed.

융착 단계는 가열 챔버(40)의 가열 히터(45)에 의하여 약 150℃ 정도 가열된 기체에 의하여 고전도성 페이스트(100)가 용융되는 단계로, 이로 인하여 표면실장형 패키지(30)와 인쇄회로기판(10)은 상호 도전된 상태로 융착됨으로써, 표면실장형 패키지(30)는 종래 납땜용 페이스트에 의하여 실장될때보다 적은 열응력을 받게 된다.The fusion step is a step in which the highly conductive paste 100 is melted by a gas heated by about 150 ° C. by the heating heater 45 of the heating chamber 40. As a result, the surface mount package 30 and the printed circuit board are melted. 10 is fused in a mutually conductive state, so that the surface mount package 30 receives less thermal stress than when it is mounted by a conventional solder paste.

이상에서 상세하게 살펴본 바와 같이, 표면실장형 패키지의 실장방법은 인쇄회로 기판과 표면실장형 패키지를 납보다 낮은 온도에서 용융 및 전기 전도성이 납보다 뛰어난 고전도성 플라스틱에 의하여 상호 도전된 상태로 융착함으로써 표면실장형 패키지가 고온의 열에 의한 열응력을 받아 손상되는 것을 최소화시키는 효과가 있다.As described in detail above, the method of mounting the surface mount package is performed by fusing the printed circuit board and the surface mount package in a state in which they are mutually conductive by high conductivity plastics having higher melting and electrical conductivity than lead at a lower temperature than lead. The surface mount package is effective in minimizing damage due to thermal stress caused by high temperature heat.

Claims

A method of surface mounting a semiconductor package on a printed circuit board;

Dotting a conductive plastic on the printed circuit board in response to a pattern of a lead of the semiconductor package;

An alignment step of positioning the semiconductor package on the doped conductive plastic;

And melting the conductive plastic in a state in which the semiconductor package is placed on the conductive plastic, and fusion bonding the semiconductor package to the printed circuit board.

The method of claim 1, wherein the conductive plastic has a melting temperature lower than that of lead (pb).

The method of claim 2, wherein the melting temperature of the conductive plastic is melted between about 130 ° C. and 150 ° C. 4.

The method of claim 1, wherein the conductive plastic has a higher electrical conductivity than lead (pb).