KR19990034732A - Flip chip connection method using metal particles - Google Patents
Flip chip connection method using metal particles Download PDFInfo
- Publication number
- KR19990034732A KR19990034732A KR1019970056405A KR19970056405A KR19990034732A KR 19990034732 A KR19990034732 A KR 19990034732A KR 1019970056405 A KR1019970056405 A KR 1019970056405A KR 19970056405 A KR19970056405 A KR 19970056405A KR 19990034732 A KR19990034732 A KR 19990034732A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- metal particles
- printed circuit
- circuit board
- solder
- Prior art date
Links
Landscapes
- Wire Bonding (AREA)
Abstract
본 발명은 금속 입자를 이용한 플립칩 접속 방법에 관한 것으로서, 플립칩에 있어서 반도체 칩, 인쇄 회로 기판 및 솔더 범프 각각의 열 팽창계수가 다름에 따라서 생기는 솔더 범프의 피로 파괴를 방지하기 위해서, 열응력의 완충작용을 하는 폴리머 입자위에 도전 역할을 하는 Ni과 Au를 각각 플래팅하여 금속 입자를 준비하고, 금속 입자를 반도체 칩과 인쇄 회로 기판의 각 패드에 전기적, 기계적으로 연결시키며, 봉지재로 반도체 칩과 인쇄 회로 기판 사이에 충진시켜주어 플립칩를 제조함으로써, 반도체 칩과 인쇄 회로 기판의 열팽창 계수의 차이에 의한 열응력을 완화시킬 수 있다. 그러므로 플립칩의 수율과 함께 신뢰성을 증가시킬 수 있는 이점이 있다.The present invention relates to a flip chip connection method using a metal particle, in order to prevent the fatigue failure of the solder bump caused by the thermal expansion coefficient of each of the semiconductor chip, printed circuit board and solder bump in the flip chip, Metal particles are prepared by plating Ni and Au, each of which plays a role on the buffering polymer particles, and electrically and mechanically connects the metal particles to each pad of the semiconductor chip and the printed circuit board. By filling a chip between the chip and the printed circuit board to produce a flip chip, thermal stress due to a difference in thermal expansion coefficient between the semiconductor chip and the printed circuit board can be alleviated. Therefore, there is an advantage that can increase the reliability with the yield of flip chip.
Description
본 발명은 금속 입자를 이용한 플립칩 접속 방법에 관한 것으로서, 더욱 상세하게는 플립칩에 있어서, 반도체 칩, 인쇄 회로 기판 및 솔더 범프 각각의 열 팽창계수가 다름에 따라서 생기는 솔더 범프의 피로 파괴를 방지하기 위해서 열응력을 흡수하고 완화할 수 있는 금속 입자를 솔더 범프 대신 사용하여 플립칩을 제조해준 것에 관한 것이다.The present invention relates to a flip chip connection method using metal particles, and more particularly, to a flip chip, in which a semiconductor chip, a printed circuit board, and solder bumps are prevented from fatigue failure of solder bumps caused by different thermal expansion coefficients. To fabricate flip chips using metal particles instead of solder bumps to absorb and mitigate thermal stress.
일반적으로 전자 기기의 소형화 및 대용량화의 추세에 따라 반도체 칩의 크기가 커지고, 반도체 칩의 입출력 본딩 패드의 수가 많아지고 있는 반면에 반도체 칩 패키지의 크기가 작아지고, 본딩 패드에 연결되는 리드 프레임의 리드들 사이의 간격이 더욱 좁아지고 있고 있기 때문에, 본딩 패드와 리드를 금속 와이어로 전기적으로 연결하는 와이어 본딩에 의한 접속 방법에 한계가 있다.In general, as the size of electronic devices becomes smaller and larger, the size of a semiconductor chip increases and the number of input / output bonding pads of a semiconductor chip increases, while the size of a semiconductor chip package decreases and leads of a lead frame connected to the bonding pads. Since the space | interval between these is becoming narrower, the connection method by the wire bonding which electrically connects a bonding pad and a lead with a metal wire has a limit.
따라서, 반도체 칩의 입출력수가 증가함에 따라서 보다 접합 밀도를 증가시키고 반도체 칩의 특성을 개선시키기 위한 패키지 기술이 개발되고 있으며, 플립칩(filp chip) 기술이 대표적이다.Therefore, as the input / output number of the semiconductor chip increases, a package technology for increasing the bonding density and improving the characteristics of the semiconductor chip has been developed, and a flip chip technology is typical.
플립칩 방법은 리드 프레임을 사용하지 않고, 반도체 칩의 본딩 패드에 솔더 범퍼를 형성시킨 후 인쇄 회로 기판의 전도성 패턴과 전기적으로 연결된 전극 패드에 접합시키는 것이다. 솔더 범프의 제조방법에는 전해도금을 이용하는 방법, 비전해 도금을 이용하는 방법 및 스크린 프린팅을 이용하는 방법 등이 있다.In the flip chip method, a solder bumper is formed on a bonding pad of a semiconductor chip without using a lead frame, and then bonded to an electrode pad electrically connected to a conductive pattern of a printed circuit board. Methods of manufacturing solder bumps include a method using electroplating, a method using electroless plating, and a method using screen printing.
도 1은 반도체 칩의 본딩 패드에 솔더 범프가 형성된 상태를 보여주는 단면도이다.1 is a cross-sectional view illustrating a state in which solder bumps are formed on a bonding pad of a semiconductor chip.
도 1을 참조하면, 반도체 칩(10)의 활성면에 외부와 전기적 연결을 위한 본딩 패드(12)가 형성되어 있고, 본딩 패드(12)를 제외한 활성면의 표면은 보호층(14)으로 보호되어 있다. 그리고 본딩 패드(12)의 상면에는 솔더 범프(18)와 본딩 패드(12)와의 접착력을 향상시키고, 확산을 방지하기 위한 확산 방지막(16 ; diffusion barrier 또는 under barrier metal)이 위치하며, 확산 방지막의 상부에는 솔더 범프(18)가 형성되어 있다.Referring to FIG. 1, a bonding pad 12 is formed on the active surface of the semiconductor chip 10 for electrical connection with the outside. The surface of the active surface except for the bonding pad 12 is protected by a protective layer 14. It is. In addition, a diffusion barrier (16; diffusion barrier or under barrier metal) is disposed on the upper surface of the bonding pad 12 to improve adhesion between the solder bumps 18 and the bonding pad 12 and prevent diffusion. The solder bump 18 is formed in the upper part.
도 2는 솔더 범프가 형성된 반도체 칩을 인쇄 회로 기판에 연결시키는 단계의 단면도이고, 도 3은 솔더 범프가 형성된 반도체 칩을 인쇄 회로 기판에 연결하고, 봉지한 단계의 단면도이다.FIG. 2 is a cross-sectional view of a step of connecting a semiconductor chip on which solder bumps are formed to a printed circuit board, and FIG. 3 is a cross-sectional view of a step of connecting and encapsulating a semiconductor chip on which solder bumps are formed on a printed circuit board.
도 2와 도 3을 참조하면, 인쇄 회로 기판(20)의 전극 패드(22)위에 솔더(24)가 형성되어 있다. 이 솔더(24)는 반도체 칩(10)에 형성된 솔더 범프(18)가 인쇄 회로 기판(20)의 전극 패드(22)에 가압되어 접착될 때, 솔더 리플로우에 의해서 용융되어 반도체 칩(10)의 솔더 범프(18)를 감싸주고 기계적, 전기적으로 연결시켜 준다. 이렇게 반도체 칩(10)과 인쇄 회로 기판(20)이 전기적으로 연결되면, 폴리머 종류의 봉지재(26)를 이용하여 반도체 칩(10)과 인쇄 회로 기판(20) 사이에 충전시켜 준다. 이러한 공정을 언더필(underfill)이라 하며, 언더필에 의해서 반도체 칩(10)과 인쇄 회로 기판(20)의 전기적 연결부분이 보호되고, 기계적 강도가 유지된다. 또한 서로 열팽창계수가 틀린 반도체 칩(10), 솔더 범프(18) 및 인쇄 회로 기판(20) 사이에서 발생되는 열응력을 완화 시키게 된다.2 and 3, a solder 24 is formed on the electrode pad 22 of the printed circuit board 20. The solder 24 is melted by solder reflow when the solder bumps 18 formed on the semiconductor chip 10 are pressed to and adhered to the electrode pads 22 of the printed circuit board 20. It wraps around the solder bumps 18 and connects them mechanically and electrically. When the semiconductor chip 10 and the printed circuit board 20 are electrically connected as described above, the semiconductor chip 10 and the printed circuit board 20 are filled between the semiconductor chip 10 and the printed circuit board 20 using a polymer type encapsulant 26. This process is called underfill, and the electrical connection between the semiconductor chip 10 and the printed circuit board 20 is protected by the underfill, and mechanical strength is maintained. In addition, the thermal stress generated between the semiconductor chip 10, the solder bumps 18, and the printed circuit board 20 having different thermal expansion coefficients may be alleviated.
그러나 이 방법으로도 열응력을 완전히 해소하기는 어렵기 때문에, 열응력에 의해서 솔더 범프가 피로 파괴를 일으키며, 이로 인해서 플립칩의 신뢰성이 떨어지는 문제점이 발생하게 된다.However, even with this method, since it is difficult to completely solve the thermal stress, the solder bumps cause fatigue failure due to the thermal stress, which causes a problem that the reliability of the flip chip is deteriorated.
따라서, 본 발명의 목적은 플립칩에서 반도체 칩, 인쇄 회로 기판 및 솔더 범프 각각의 열 팽창계수가 다름에 따라서 생기는 솔더 범프의 피로 파괴를 방지하기 위해서 열응력을 흡수하고 완화할 수 있는 물질로 솔더 범프를 대체함으로써, 플립칩의 신뢰성을 향상시키는 데 있다.Accordingly, an object of the present invention is to provide a solder material that can absorb and relieve thermal stress in order to prevent fatigue failure of solder bumps caused by different thermal expansion coefficients of semiconductor chips, printed circuit boards, and solder bumps in flip chips. The replacement of the bumps is to improve the reliability of the flip chip.
도 1은 반도체 칩의 본딩 패드에 솔더 범프가 형성된 상태를 보여주는 단면도,1 is a cross-sectional view illustrating a state in which solder bumps are formed on a bonding pad of a semiconductor chip;
도 2는 솔더 범프가 형성된 반도체 칩을 인쇄 회로 기판에 연결시키는 단계의 단면도,2 is a cross-sectional view of a step of connecting a semiconductor chip having a solder bump formed thereon with a printed circuit board;
도 3은 솔더 범프가 형성된 반도체 칩을 인쇄 회로 기판에 연결하고, 봉지한 단계의 단면도,3 is a cross-sectional view of a step of connecting and encapsulating a semiconductor chip in which solder bumps are formed on a printed circuit board,
도 4는 본 발명의 일실시예인 금속 입자의 단면도,4 is a cross-sectional view of a metal particle which is an embodiment of the present invention;
도 5a는 본 발명의 일실시예의 금속 입자를 반도체 칩에 연결시키는 단계의 단면도,5A is a cross-sectional view of a step of connecting metal particles of an embodiment of the present invention to a semiconductor chip;
도 5b는 금속 입자가 연결된 반도체 칩을 인쇄 회로 기판의 전극 패드에 연결시키는 단계의 단면도,5B is a cross-sectional view of a step of connecting a semiconductor chip to which metal particles are connected to an electrode pad of a printed circuit board,
도 5c는 금속 입자로 연결된 반도체 칩과 인쇄 회로 기판 사이를 봉지한 단계의 단면도,5C is a cross-sectional view of a step of encapsulating a semiconductor chip and a printed circuit board connected with metal particles;
도 6은 본 발명의 다른 실시예인 금속 입자의 단면도,6 is a cross-sectional view of a metal particle which is another embodiment of the present invention;
도 7은 본 발명의 다른 실시예의 금속 입자를 이용하여 반도체 칩과 인쇄 회로 기판을 연결시킨 단면도이다.7 is a cross-sectional view of a semiconductor chip and a printed circuit board connected using metal particles according to another embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
10, 50, 80 : 반도체 칩 18 : 솔더 범프10, 50, 80: semiconductor chip 18: solder bump
20, 60, 90 : 인쇄 회로 기판 26, 66, 96 : 봉지재20, 60, 90: printed circuit board 26, 66, 96: sealing material
30, 70 : 금속 입자 32, 72 : 폴리머30, 70: metal particles 32, 72: polymer
34, 74 : Ni 36 : Au34, 74: Ni 36: Au
76 : 솔더76: solder
상기 목적을 달성하기 위하여, 본 발명은 열응력의 완충작용을 하는 폴리머 입자위에 도전 역할을 하는 Ni과 Au를 각각 플래팅하여 금속 입자를 준비하고, 이 금속 입자를 반도체 칩과 인쇄 회로 기판의 각 패드에 전기적, 기계적으로 연결시키며, 봉지제로 반도체 칩과 인쇄 회로 기판 사이에 충진시켜주는 것을 특징으로 하는 금속 입자를 이용한 플립칩 제조방법을 제공한다.In order to achieve the above object, the present invention is to prepare a metal particle by plating Ni and Au, each of which serves as a conductive on the polymer particles that buffer the thermal stress, and the metal particles are prepared in each of the semiconductor chip and the printed circuit board The present invention provides a flip chip manufacturing method using metal particles, which is electrically and mechanically connected to a pad and is filled between a semiconductor chip and a printed circuit board with an encapsulant.
또한 상기 목적을 달성하기 위하여, 본 발명은 열응력의 완충작용을 하는 폴리머 입자위에 도전 역할을 하는 Ni과 저용융 솔더를 각각 플래팅하여 금속 입자를 준비하고, 이 금속 입자를 반도체 칩과 인쇄 회로 기판의 각 패드에 전기적, 기계적으로 연결시키며, 봉지제로 반도체 칩과 인쇄 회로 기판 사이에 충진시켜주는 것을 특징으로 하는 금속 입자를 이용한 플립칩 제조방법을 제공한다.In addition, in order to achieve the above object, the present invention is to prepare a metal particle by plating Ni and a low melting solder, each of which serves as a conductive on the polymer particles that buffer the thermal stress, and the metal particles are a semiconductor chip and a printed circuit The present invention provides a flip chip manufacturing method using metal particles, which is electrically and mechanically connected to each pad of a substrate and is filled between a semiconductor chip and a printed circuit board with an encapsulant.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 4는 본 발명의 일실시예인 금속 입자의 단면도이다.4 is a cross-sectional view of a metal particle which is an embodiment of the present invention.
도 4를 참조하면, 본 발명의 일실시예의 금속 입자(30)는 폴리머 입자(32) 위에 Ni(34)과 Au(36)가 각각 플레팅(plating)되어 있는 구조로써, 폴리머 입자(32)는 반도체 칩(50)과 인쇄 회로 기판(60)이 금속 입자(30)에 의해 연결될 때, 각각의 열팽창 계수 차이에 의한 열응력을 완화시켜주는 역할을 하게 된다.Referring to FIG. 4, the metal particles 30 according to the exemplary embodiment of the present invention have a structure in which Ni 34 and Au 36 are plated on the polymer particles 32, respectively. When the semiconductor chip 50 and the printed circuit board 60 is connected by the metal particles 30, the semiconductor chip 50 serves to relieve thermal stress due to the difference in thermal expansion coefficient.
도 5a는 본 발명의 일실시예의 금속 입자를 반도체 칩에 연결시키는 단계의 단면도이고, 도 5b는 금속 입자가 연결된 반도체 칩을 인쇄 회로 기판에 연결시키는 단계의 단면도이며, 도 5c는 금속 입자로 연결된 반도체 칩과 인쇄 회로 기판 사이를 봉지한 단계의 단면도이다.FIG. 5A is a cross-sectional view of the step of connecting the metal particles of the embodiment of the present invention to the semiconductor chip, FIG. 5B is a cross-sectional view of the step of connecting the semiconductor chip to which the metal particles are connected to the printed circuit board, and FIG. 5C is connected to the metal particle. It is sectional drawing of the step which enclosed between a semiconductor chip and a printed circuit board.
도 5a 내지 도 5c를 참조하면, 본 발명의 일실시예인 금속 입자로 반도체 칩과 인쇄 회로 기판을 연결시키는 방법은 다음과 같다. 먼저 금속 입자(30)는 반도체 칩(50)의 본딩 패드(52)에 해당되는 부분의 개구부를 갖는 금속마스크(59)에 의해서 반도체 칩(50)의 본딩 패드(52)에 위치하게 되고, 반도체 칩(50)의 본딩 패드(52)에 가압된다.5A to 5C, a method of connecting a semiconductor chip and a printed circuit board with metal particles according to an embodiment of the present invention is as follows. First, the metal particles 30 are positioned on the bonding pads 52 of the semiconductor chip 50 by the metal mask 59 having the openings of the portions corresponding to the bonding pads 52 of the semiconductor chip 50. It is pressed against the bonding pads 52 of the chip 50.
여기서 반도체 칩(50)의 활성면에는 외부와 전기적 연결을 위한 본딩 패드(52)가 형성되어 있고, 본딩 패드(52)를 제외한 활성면의 표면은 보호층(54)으로 보호되어 있다. 그리고 본딩 패드(52)의 상면에는 확산 방지막(56)이 위치하며, 확산 방지막(56)의 상부에는 솔더(58)가 형성되어 있다. 이 솔더(58)는 솔더 리플로우에 의해서 용융되어 금속 입자(30)와 반도체 칩(50)의 본딩 패드(52)를 전기적, 기계적으로 연결시킨다.Herein, a bonding pad 52 is formed on the active surface of the semiconductor chip 50 for electrical connection with the outside, and the surface of the active surface except for the bonding pad 52 is protected by the protective layer 54. A diffusion barrier 56 is positioned on an upper surface of the bonding pad 52, and a solder 58 is formed on the diffusion barrier 56. The solder 58 is melted by solder reflow to electrically and mechanically connect the metal particles 30 and the bonding pads 52 of the semiconductor chip 50.
그리고 금속 입자(30)가 연결된 반도체 칩(50)을 인쇄 회로 기판(60)의 전극 패드(62)에 가압시키고, 인쇄 회로 기판(60)의 전극 패드(62) 상면에 형성된 솔더(64)를 솔더 리플로우로 용융시켜 반도체 칩(50)과 인쇄 회로 기판(60)을 연결시킨다. 이렇게 반도체 칩(50)과 인쇄 회로 기판(60)이 연결되면, 폴리머 종류의 봉지재(66)를 이용하여 반도체 칩(50)과 인쇄 회로 기판(60) 사이에 충전시켜 준다.The semiconductor chip 50 to which the metal particles 30 are connected is pressed against the electrode pad 62 of the printed circuit board 60, and the solder 64 formed on the upper surface of the electrode pad 62 of the printed circuit board 60 is pressed. Melting by solder reflow connects the semiconductor chip 50 and the printed circuit board 60. When the semiconductor chip 50 and the printed circuit board 60 are connected as described above, the semiconductor chip 50 is filled between the semiconductor chip 50 and the printed circuit board 60 using a polymer-type encapsulant 66.
도 6은 본 발명의 다른 실시예인 금속 입자의 단면도이다.6 is a cross-sectional view of a metal particle according to another embodiment of the present invention.
도 6을 참조하면, 본 발명의 다른 실시예의 금속 입자(70)는 폴리머 입자(72) 위에 Ni(74)과 솔더(76)가 각각 플레팅(plating)되어 있는 구조이다. 여기서의 폴리머 입자(72)는 상술했던것과 같이 열응력을 완화시켜주는 역할을 하게 된다.Referring to FIG. 6, the metal particles 70 according to another embodiment of the present invention have a structure in which Ni 74 and solder 76 are plated on the polymer particles 72, respectively. As described above, the polymer particles 72 serve to relieve thermal stress.
도 7은 본 발명의 다른 실시예의 금속 입자를 이용하여 반도체 칩과 인쇄 회로 기판을 연결시킨 단면도이다.7 is a cross-sectional view of a semiconductor chip and a printed circuit board connected using metal particles according to another embodiment of the present invention.
도 7을 참조하면, 본 발명의 다른 실시예인 금속 입자로 반도체 칩과 인쇄 회로 기판을 연결시키는 방법은 상술했던것과 같이 금속 입자를 반도체 칩(80)의 본딩 패드(82)에 위치시키고, 솔더 리플로우시켜 금속 입자의 솔더를 용융시켜 반도체 칩의 본딩 패드에 금속 입자를 연결시킨 후, 인쇄 회로 기판의 전극 패드에 금속 입자가 연결된 반도체 칩을 가압하며 솔더 리플로우시켜 반도체 칩과 인쇄 회로 기판을 연결시킨다.Referring to FIG. 7, a method of connecting a semiconductor chip and a printed circuit board with metal particles according to another embodiment of the present invention is to place the metal particles on the bonding pads 82 of the semiconductor chip 80 and solder ripple as described above. The metal particles are connected to the bonding pads of the semiconductor chip by melting the solder of the metal particles. Then, the semiconductor chip connected to the electrode pads of the printed circuit board is pressed and solder reflowed to connect the semiconductor chips and the printed circuit board. Let's do it.
본 발명의 다른 실시예에서는 금속 입자(70) 자체가 솔더(74)를 포함하는 구조이기 때문에, 솔더 리플로우에 의해서 금속 입자(70)의 솔더(74)를 용융시켜 반도체 칩(80)과 인쇄 회로 기판(90)을 연결시킨다.In another embodiment of the present invention, since the metal particle 70 itself includes a solder 74, the solder 74 of the metal particle 70 is melted by solder reflow to print the semiconductor chip 80 and the semiconductor chip 80. The circuit board 90 is connected.
반도체 칩(80)의 본딩 패드(82)와 인쇄 회로 기판(90)의 전극 패드(92) 구조를 살펴보면, 반도체 칩(80)의 활성면에는 외부와 전기적 연결을 위한 본딩 패드(82)가 형성되어 있고, 본딩 패드(82)를 제외한 활성면의 표면은 보호층(84)으로 보호되어 있다. 그리고 본딩 패드(82)의 상면에는 확산 방지막(86)과 Au(88)가 차례로 형성되어 있다. 그리고 인쇄 회로 기판(90)의 상면에는 전극 패드(92)가 형성되어 있고, 전극 패드(92) 상면에는 Au(94)가 형성되어 있다.Looking at the structure of the bonding pad 82 of the semiconductor chip 80 and the electrode pad 92 of the printed circuit board 90, a bonding pad 82 is formed on the active surface of the semiconductor chip 80 for electrical connection with the outside. The surface of the active surface except for the bonding pad 82 is protected by the protective layer 84. The diffusion barrier film 86 and Au 88 are sequentially formed on the upper surface of the bonding pad 82. The electrode pad 92 is formed on the upper surface of the printed circuit board 90, and Au 94 is formed on the upper surface of the electrode pad 92.
표 1은 저용융 솔더와 폴리머의 일정 온도 변화에 따른 응력과 변형률 값을 보여주고 있다. 저용융 솔더의 열팽창계수는 약 24.6 ppm/℃이고, 폴리머는 약 70 ppm/℃ 이다. 표 1에서 나타난 것과 같이 저용융 솔더보다 폴리머의 경우가 응력과 변형율 값이 낮은 것을 알 수 있다.Table 1 shows the stress and strain values with constant temperature changes for low melt solders and polymers. The coefficient of thermal expansion of the low melt solder is about 24.6 ppm / ° C., and the polymer is about 70 ppm / ° C. As shown in Table 1, polymers exhibited lower stress and strain values than low melt solders.
이와 같이 본 발명에서는 폴리머를 포함하는 금속 입자가 열응력을 완화시킬 수 있기 때문에, 금속 입자를 이용한 플립칩의 신뢰성을 증가시켜 줄 수 있게 된다.As described above, in the present invention, since the metal particles containing the polymer can alleviate the thermal stress, the reliability of the flip chip using the metal particles can be increased.
따라서, 본 발명과 같은 폴리머를 포함하는 금속 입자를 사용함으로써, 반도체 칩과 인쇄 회로 기판의 열팽창 계수의 차이에 의한 열응력을 완화시킬 수 있기 때문에, 플립칩의 수율과 함께 신뢰성을 증가시킬 수 있는 이점이 있다.Therefore, by using the metal particles containing the polymer as in the present invention, the thermal stress due to the difference in the thermal expansion coefficient of the semiconductor chip and the printed circuit board can be alleviated, so that the reliability with the yield of the flip chip can be increased. There is an advantage.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970056405A KR19990034732A (en) | 1997-10-30 | 1997-10-30 | Flip chip connection method using metal particles |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970056405A KR19990034732A (en) | 1997-10-30 | 1997-10-30 | Flip chip connection method using metal particles |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990034732A true KR19990034732A (en) | 1999-05-15 |
Family
ID=66048766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970056405A KR19990034732A (en) | 1997-10-30 | 1997-10-30 | Flip chip connection method using metal particles |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990034732A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7074060B2 (en) | 2001-06-28 | 2006-07-11 | Sung-Doo Lee | Power plug |
| KR100659527B1 (en) * | 2003-10-22 | 2006-12-20 | 삼성전자주식회사 | Semiconductor chip having three dimension type ubm for flip chip bonding and mounting structure thereof |
| KR100764668B1 (en) * | 2006-11-02 | 2007-10-08 | 삼성전기주식회사 | Substrate for mounting flip chip and the manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62252143A (en) * | 1986-04-24 | 1987-11-02 | Omron Tateisi Electronics Co | Manufacture of hybrid integrated circuit device |
| JPH09134933A (en) * | 1995-11-07 | 1997-05-20 | Matsushita Electric Ind Co Ltd | Mounting structure of land grid array type of package |
| JPH09270444A (en) * | 1996-03-29 | 1997-10-14 | Sumitomo Kinzoku Electro Device:Kk | Inter-board connection structure |
| JPH10173006A (en) * | 1996-12-09 | 1998-06-26 | Hitachi Ltd | Semiconductor device and its manufacturing method |
| KR0139870B1 (en) * | 1993-05-28 | 1998-08-17 | 사토 후미오 | Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes |
-
1997
- 1997-10-30 KR KR1019970056405A patent/KR19990034732A/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62252143A (en) * | 1986-04-24 | 1987-11-02 | Omron Tateisi Electronics Co | Manufacture of hybrid integrated circuit device |
| KR0139870B1 (en) * | 1993-05-28 | 1998-08-17 | 사토 후미오 | Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes |
| JPH09134933A (en) * | 1995-11-07 | 1997-05-20 | Matsushita Electric Ind Co Ltd | Mounting structure of land grid array type of package |
| JPH09270444A (en) * | 1996-03-29 | 1997-10-14 | Sumitomo Kinzoku Electro Device:Kk | Inter-board connection structure |
| JPH10173006A (en) * | 1996-12-09 | 1998-06-26 | Hitachi Ltd | Semiconductor device and its manufacturing method |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7074060B2 (en) | 2001-06-28 | 2006-07-11 | Sung-Doo Lee | Power plug |
| KR100659527B1 (en) * | 2003-10-22 | 2006-12-20 | 삼성전자주식회사 | Semiconductor chip having three dimension type ubm for flip chip bonding and mounting structure thereof |
| KR100764668B1 (en) * | 2006-11-02 | 2007-10-08 | 삼성전기주식회사 | Substrate for mounting flip chip and the manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8653655B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100294958B1 (en) | Mounting structure for one or more semiconductor devices | |
| US7026188B2 (en) | Electronic device and method for manufacturing the same | |
| US7005320B2 (en) | Method for manufacturing flip chip package devices with a heat spreader | |
| JP5649805B2 (en) | Manufacturing method of semiconductor device | |
| US7482200B2 (en) | Process for fabricating chip package structure | |
| KR20030078854A (en) | Semiconductor device | |
| US20070023910A1 (en) | Dual BGA alloy structure for improved board-level reliability performance | |
| US7126211B2 (en) | Circuit carrier | |
| CN110459521B (en) | Flip chip package substrate and electronic package | |
| KR101421907B1 (en) | Electronic-component mounted body, electronic component, and circuit board | |
| JP3847602B2 (en) | Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device | |
| JP3857574B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100376044B1 (en) | Solder of semiconductor package and semiconductor package utilizing thereof | |
| KR19990034732A (en) | Flip chip connection method using metal particles | |
| JP2002026073A (en) | Semiconductor device and its manufacturing method | |
| KR20050033606A (en) | Negative volume expansion lead-free electrical connection | |
| JP2008071792A (en) | Method of manufacturing semiconductor device | |
| JPH05136216A (en) | Semiconductor mounting device | |
| KR100790454B1 (en) | Flip chip package | |
| JP4963890B2 (en) | Resin-sealed circuit device | |
| KR100716869B1 (en) | Conductive bump structure of semiconductor chip and its forming method | |
| JPH09252025A (en) | Semiconductor device and manufacturing method and mounting structure of it | |
| JP2003243572A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |