JPH09252025A - Semiconductor device and manufacturing method and mounting structure of it - Google Patents

Semiconductor device and manufacturing method and mounting structure of it

Info

Publication number
JPH09252025A
JPH09252025A JP5903196A JP5903196A JPH09252025A JP H09252025 A JPH09252025 A JP H09252025A JP 5903196 A JP5903196 A JP 5903196A JP 5903196 A JP5903196 A JP 5903196A JP H09252025 A JPH09252025 A JP H09252025A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
electrode
protective sheet
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5903196A
Other languages
Japanese (ja)
Inventor
Ryuichi Sawara
隆一 佐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP5903196A priority Critical patent/JPH09252025A/en
Publication of JPH09252025A publication Critical patent/JPH09252025A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

PROBLEM TO BE SOLVED: To protect a semiconductor element and, at the same time, to relax a stress applied to an electrical junction area caused by the difference of coefficient of linear expansion between a semiconductor element and an outer device. SOLUTION: A solder ball 12 is arranged on a barrier metal layer 11 on an electrode pad formed over the whole surface of a semiconductor element 10, and the surface of the semiconductor element 10 among every solder ball 12 is covered by a protective resin sheet 13. Arranging the protective resin sheet 13 over the surface of the semiconductor element 10 makes it possible to protect the surface of the semiconductor 10 without conventional sealing resin. Moreover, the protective resin sheet 13 acts as a buffer and, when the semiconductor device is connected to an outer circuit substrate and so on, makes it possible to relax the stress applied to an electrical junction area caused by the difference of coefficient of linear expansion between the semiconductor element and the circuit substrate, and to improve a heat fatigue life time.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体の集積回路
部を保護し、かつ外部装置と半導体素子の電気的接合を
確保し、さらに高密度な実装を可能とした半導体装置お
よびその製造方法ならびにその半導体装置の実装構造に
関するものである。本発明の半導体装置により、情報通
信機器、事務用電子機器等の小型化を容易にするもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which protects an integrated circuit portion of a semiconductor, ensures electrical connection between an external device and a semiconductor element, and enables high-density mounting, and a method of manufacturing the same. The present invention relates to a mounting structure of the semiconductor device. The semiconductor device of the present invention facilitates miniaturization of information communication equipment, office electronic equipment, and the like.

【0002】[0002]

【従来の技術】近年、半導体装置は電子機器の小型化に
伴い、小型化、高密度化を要求されるようになり、狭リ
ードピッチのクワッド・フラット・パッケージ(QF
P)、チップサイズパッケージ(CSP)の開発、ある
いは直接半導体素子を回路基板に実装するフリップチッ
プボンディング技術の開発がされている。
2. Description of the Related Art In recent years, semiconductor devices have been required to be miniaturized and have a higher density as electronic devices have been miniaturized, and a quad flat package (QF) having a narrow lead pitch has been demanded.
P), a chip size package (CSP), or a flip chip bonding technique for directly mounting a semiconductor element on a circuit board has been developed.

【0003】以下に従来のフリップチップボンディング
と呼ばれる半導体装置について説明する。
A conventional semiconductor device called flip chip bonding will be described below.

【0004】まず従来の半導体装置は、図10に示すよ
うな、電極パッド1をその表面全体に複数個形成した半
導体素子2を有した半導体装置である。次に従来の半導
体装置の構造について説明する。図11は従来の半導体
装置を示す平面図であり、図12はその底面図、図13
は図11のB−B1箇所の断面図である。
First, a conventional semiconductor device is a semiconductor device having a semiconductor element 2 having a plurality of electrode pads 1 formed on the entire surface thereof, as shown in FIG. Next, the structure of the conventional semiconductor device will be described. 11 is a plan view showing a conventional semiconductor device, FIG. 12 is a bottom view thereof, and FIG.
FIG. 12 is a sectional view taken along the line BB in FIG. 11.

【0005】図11〜図13に示すように、半導体素子
2の表面全体に形成された電極パッド(図示せず)上に
設けたバリアメタル層3上に半田を形成し、半円状の半
田バンプ4が設けられたものである。
As shown in FIGS. 11 to 13, solder is formed on the barrier metal layer 3 provided on the electrode pads (not shown) formed on the entire surface of the semiconductor element 2 to form a semicircular solder. The bumps 4 are provided.

【0006】次に従来の半導体装置の製造方法について
図14、図15を参照しながら説明する。
Next, a conventional method of manufacturing a semiconductor device will be described with reference to FIGS.

【0007】まず図14に示すように、半導体素子2表
面の電極パッド(図示せず)上にクロム/銅(Cr/C
u)等のバリアメタル層3を蒸着する。
First, as shown in FIG. 14, chromium / copper (Cr / C) is formed on an electrode pad (not shown) on the surface of the semiconductor element 2.
A barrier metal layer 3 such as u) is deposited.

【0008】次いで図15に示すように、バリアメタル
層3上に半田(鉛(Pb)95%/錫(Sn)5%等)
を蒸着し、加熱、溶融することで半田バンプ4を形成し
て半導体装置を構成するものである。
Next, as shown in FIG. 15, solder (lead (Pb) 95% / tin (Sn) 5%, etc.) is formed on the barrier metal layer 3.
Is vapor-deposited, and the solder bumps 4 are formed by heating and melting to form a semiconductor device.

【0009】次にその実装構造としては、図16に示す
ように、予めフラックスや半田ペーストにより形成した
回路基板などの外部装置5の導体部6に対して、図15
に示した半導体装置の半導体素子2に形成した半田バン
プ4を位置合わせし、図17に示すように、半田7によ
り半導体素子2の表面をフェースダウンで外部装置5上
に搭載する。そして加熱、溶融することで半導体素子2
の半田バンプ4と外部装置5上の導体部6とを電気的に
接合する。
As a mounting structure thereof, as shown in FIG. 16, a conductor portion 6 of an external device 5 such as a circuit board formed in advance with flux or solder paste is used as shown in FIG.
17, the solder bumps 4 formed on the semiconductor element 2 of the semiconductor device are aligned, and the surface of the semiconductor element 2 is mounted face down on the external device 5 with solder 7 as shown in FIG. Then, by heating and melting, the semiconductor element 2
The solder bumps 4 and the conductor portions 6 on the external device 5 are electrically joined.

【0010】さらに図18に示すように、半導体素子2
と外部装置5の間が空洞となるため、半導体素子2の表
面を保護する目的と、半導体素子2と外部装置5の線膨
脹係数のミスマッチによる電気的接合部へのストレスを
緩和し、熱疲労寿命を向上する目的として封止樹脂8を
注入して封止する。
Further, as shown in FIG. 18, the semiconductor device 2
Since a space is formed between the semiconductor device 2 and the external device 5, the purpose of protecting the surface of the semiconductor element 2 is to reduce the stress on the electrical junction due to the mismatch of the linear expansion coefficient of the semiconductor device 2 and the external device 5, and to reduce thermal fatigue. The sealing resin 8 is injected and sealed for the purpose of improving the life.

【0011】以上のような方法により半導体装置を外部
装置に対して実装していた。
The semiconductor device is mounted on an external device by the above method.

【0012】[0012]

【発明が解決しようとする課題】しかしながら従来の半
導体装置では、図18に示したように、半導体素子2を
外部装置5の導体部6と電気的接合後、間隙に封止樹脂
8を注入する必要があり、工程が複雑となるばかりか封
止樹脂8の注入前は、半導体素子2表面が保護されてい
ないので作業環境のクリーン度に十分な注意を要すると
いう課題を有していた。
However, in the conventional semiconductor device, as shown in FIG. 18, after the semiconductor element 2 is electrically connected to the conductor portion 6 of the external device 5, the sealing resin 8 is injected into the gap. However, the process is complicated and the surface of the semiconductor element 2 is not protected before the injection of the sealing resin 8. Therefore, the cleanliness of the working environment needs to be carefully considered.

【0013】本発明はこのような従来の課題を解決する
もので、半導体素子を保護し、なおかつ半導体素子と外
部装置の線膨脹係数のミスマッチによる電気的接合部へ
のストレスを緩和し熱疲労寿命を向上する半導体装置お
よびその製造方法ならびにその実装構造を提供すること
を目的とする。
The present invention solves such a conventional problem, and protects a semiconductor element and alleviates stress on an electrical junction due to a mismatch in the linear expansion coefficient between the semiconductor element and an external device to reduce thermal fatigue life. It is an object of the present invention to provide a semiconductor device, a manufacturing method thereof, and a mounting structure for improving the semiconductor device.

【0014】[0014]

【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、表面領域全体に電極パッドが
形成された半導体素子と、その半導体素子の電極パッド
上に設けられたバリアメタル層と、そのバリアメタル層
上に設けられたボール電極と、半導体装置を構成して回
路基板に接合した際に半導体素子とその回路基板との線
膨脹係数の違いにより発生するボール電極への応力を緩
和するためにボール電極以外の半導体素子表面に設けら
れた保護シートとよりなるものである。
In order to achieve this object, a semiconductor device according to the present invention comprises a semiconductor element having electrode pads formed on the entire surface region, and a barrier metal provided on the electrode pad of the semiconductor element. Layer, the ball electrode provided on the barrier metal layer, and the stress on the ball electrode generated by the difference in the coefficient of linear expansion between the semiconductor element and the circuit board when the semiconductor device is configured and bonded to the circuit board. The protective sheet is provided on the surface of the semiconductor element other than the ball electrode to alleviate the above.

【0015】またその製造方法は、表面領域全体に電極
パッドが形成された半導体素子の前記電極パッド上にバ
リアメタル層を形成する工程と、その半導体素子表面に
保護シートを形成する工程と、半導体素子表面の電極パ
ッド上のバリアメタル層上の保護シートを除去する工程
と、半導体素子表面のバリアメタル層上にボール電極を
搭載し、加熱溶融する工程とよりなるものである。
Further, the manufacturing method thereof includes a step of forming a barrier metal layer on the electrode pad of a semiconductor element having an electrode pad formed over the entire surface region, a step of forming a protective sheet on the surface of the semiconductor element, and a semiconductor It comprises a step of removing the protective sheet on the barrier metal layer on the electrode pad on the element surface, and a step of mounting a ball electrode on the barrier metal layer on the semiconductor element surface and heating and melting.

【0016】さらに半導体装置の実装構造は、表面領域
全体に電極パッドが形成された半導体素子と、その半導
体素子の電極パッド上に設けられたバリアメタル層と、
そのバリアメタル層上に設けられたボール電極と、ボー
ル電極以外の半導体素子表面に設けられた保護シートと
より構成された半導体装置を回路基板にフリップチップ
接合した半導体装置の実装構造であって、半導体装置の
ボール電極と回路基板の導体部とが接合され、半導体素
子表面の保護シートにより、半導体素子と回路基板との
線膨脹係数の違いにより発生するボール電極への応力を
緩和した構造である。
Further, in the mounting structure of the semiconductor device, a semiconductor element having an electrode pad formed over the entire surface region, a barrier metal layer provided on the electrode pad of the semiconductor element,
A mounting structure of a semiconductor device in which a ball electrode provided on the barrier metal layer and a semiconductor device including a protective sheet provided on the surface of a semiconductor element other than the ball electrode are flip-chip bonded to a circuit board, The ball electrode of the semiconductor device and the conductor portion of the circuit board are joined together, and the protective sheet on the surface of the semiconductor element relieves the stress on the ball electrode caused by the difference in linear expansion coefficient between the semiconductor element and the circuit board. .

【0017】[0017]

【発明の実施の形態】前記構成により、本発明の半導体
装置は、保護シートを半導体素子表面に設けることによ
り、従来のように封止樹脂なしでも半導体素子の表面は
保護され、なおかつ保護シートは緩衝材として作用する
ので、半導体装置を外部の回路基板等に接合した場合、
半導体素子と回路基板との線膨脹係数のミスマッチによ
る電気的接合部へのストレスを緩和し、熱疲労寿命を向
上することができる。
BEST MODE FOR CARRYING OUT THE INVENTION With the above structure, in the semiconductor device of the present invention, by providing the protective sheet on the surface of the semiconductor element, the surface of the semiconductor element is protected without the use of the sealing resin as in the conventional case, and the protective sheet is Since it acts as a cushioning material, when the semiconductor device is bonded to an external circuit board,
It is possible to relieve the stress on the electrical junction due to the mismatch of the linear expansion coefficient between the semiconductor element and the circuit board and improve the thermal fatigue life.

【0018】以下、本発明の一実施形態について、図面
を参照しながら説明する。まず本実施形態の半導体装置
は、図1に示すような、電極パッド9をその表面全体に
複数個形成した半導体素子10を有した半導体装置であ
る。ここで、この半導体素子10は、今後、配線数が増
加する傾向にある半導体素子動向に対して、チップ面積
の増大なく、配線を確保できる半導体素子10であり、
表面領域を利用して電極パッド9を多数形成したもので
ある。またこのような半導体素子10では、各電極パッ
ド9の下層には半導体素子本来の機能である能動領域が
形成されているものであり、もし電極パッド9に対して
ワイヤーボンドして配線した場合、そのワイヤーボンド
の衝撃で下層の能動領域が破壊されてしまう恐れがあ
る。そのために、このような半導体素子10に対して
は、ワイヤーボンド法を用いずに、電極パッド9上に半
田ボール等の突起電極を形成し、基板とフリップチップ
接合するのが好都合である。
An embodiment of the present invention will be described below with reference to the drawings. First, the semiconductor device of the present embodiment is a semiconductor device having a semiconductor element 10 having a plurality of electrode pads 9 formed on the entire surface thereof, as shown in FIG. Here, the semiconductor element 10 is a semiconductor element 10 that can secure wiring without increasing the chip area in response to the trend of semiconductor elements in which the number of wirings tends to increase in the future.
A large number of electrode pads 9 are formed using the surface area. Further, in such a semiconductor element 10, an active region having the original function of the semiconductor element is formed in the lower layer of each electrode pad 9, and if wire bonding is performed with respect to the electrode pad 9, The impact of the wire bond may destroy the lower active region. Therefore, for such a semiconductor element 10, it is convenient to form a protruding electrode such as a solder ball on the electrode pad 9 and perform flip-chip bonding to the substrate without using the wire bonding method.

【0019】次に本実施形態の半導体装置の構造につい
て説明する。図2は本実施形態における半導体装置の平
面図、図3はその底面図、図4は図2のA−A1箇所の
断面図である。
Next, the structure of the semiconductor device of this embodiment will be described. 2 is a plan view of the semiconductor device according to the present embodiment, FIG. 3 is a bottom view thereof, and FIG. 4 is a cross-sectional view taken along the line AA1 of FIG.

【0020】図2〜図4に示すように半導体素子10の
表面全体に形成された電極パッド(図示せす)上のバリ
アメタル層11上に半田ボール12が設けられたもので
あり、各半田ボール12間の半導体素子10の表面は樹
脂保護シート13で覆われているものである。この樹脂
保護シート13を半導体素子10表面に設けることによ
り、従来のように封止樹脂なしでも半導体素子10の表
面は保護され、なおかつ樹脂保護シート13は緩衝材と
して作用するので、本実施形態の半導体装置を外部の回
路基板等に接合した場合、半導体素子と回路基板との線
膨脹係数のミスマッチによる電気的接合部へのストレス
を緩和し、熱疲労寿命を向上することができる。
As shown in FIGS. 2 to 4, solder balls 12 are provided on a barrier metal layer 11 on an electrode pad (not shown) formed on the entire surface of the semiconductor element 10, and each solder is provided. The surface of the semiconductor element 10 between the balls 12 is covered with a resin protective sheet 13. By providing the resin protection sheet 13 on the surface of the semiconductor element 10, the surface of the semiconductor element 10 is protected without the use of the sealing resin as in the conventional case, and the resin protection sheet 13 acts as a cushioning material. When the semiconductor device is bonded to an external circuit board or the like, it is possible to relieve the stress on the electrical bonding portion due to the mismatch of the linear expansion coefficient between the semiconductor element and the circuit board, and improve the thermal fatigue life.

【0021】次に本実施形態の半導体装置の製造方法に
ついて説明する。図5〜図7は本実施形態の半導体装置
の製造方法を示す断面図である。
Next, a method of manufacturing the semiconductor device of this embodiment will be described. 5 to 7 are cross-sectional views showing the method for manufacturing the semiconductor device of this embodiment.

【0022】まず図5に示すように、半導体素子10上
の電極パッド(図示せず)上にバリアメタル層11とし
て、ニッケル/金合金層(Ni/Au)を形成し、さら
に半導体素子10表面全体に樹脂保護シート13を熱圧
着で形成する。なお、このバリアメタル層11の金属と
しては、他に銅(Cu)、クロミウム(Cr)、銀(A
g)、モリブデン(Mo)を用いてもよい。そしてバリ
アメタル層11の形成方法は、蒸着法でもメッキ法でも
よい。また電極パッドの組成と後工程で形成する半田ボ
ールの組成およびその接合方法によってはバリアメタル
層11の形成を省いても構わない。樹脂保護シート13
の材料としては、半導体素子10を保護できる材料であ
って、半導体装置を回路基板等の外部装置に接合した際
に、その外部装置との線膨脹係数のミスマッチによる電
気的接合部へのストレスを緩和できるものであればよ
く、例えばポリイミド樹脂、アラミド樹脂、エポキシ樹
脂のシートを用いる。またガラスクロスに樹脂を含浸さ
せたプリプレグを用いてもよく、樹脂保護シートの代わ
りに無機物保護シートを用いてもよい。さらに樹脂保護
シートを貼り付ける代わりに、ポリイミドなどの保護樹
脂を塗布(印刷、スピンコート等)し、硬化させてもよ
い。
First, as shown in FIG. 5, a nickel / gold alloy layer (Ni / Au) is formed as a barrier metal layer 11 on an electrode pad (not shown) on the semiconductor element 10, and the surface of the semiconductor element 10 is further formed. The resin protective sheet 13 is formed on the whole by thermocompression bonding. Other metals for the barrier metal layer 11 include copper (Cu), chromium (Cr), silver (A
g) and molybdenum (Mo) may be used. The barrier metal layer 11 may be formed by vapor deposition or plating. In addition, the formation of the barrier metal layer 11 may be omitted depending on the composition of the electrode pad, the composition of the solder ball formed in the subsequent step, and the joining method thereof. Resin protection sheet 13
The material for the above is a material capable of protecting the semiconductor element 10, and when the semiconductor device is bonded to an external device such as a circuit board, stress to the electrical bonding portion due to a mismatch of the coefficient of linear expansion with the external device is applied. Any sheet that can relax can be used, and for example, a sheet of polyimide resin, aramid resin, or epoxy resin is used. Further, a prepreg obtained by impregnating glass cloth with a resin may be used, and an inorganic protective sheet may be used instead of the resin protective sheet. Further, instead of attaching the resin protective sheet, a protective resin such as polyimide may be applied (printing, spin coating, etc.) and cured.

【0023】次に図6に示すように、炭酸ガス(C
2)レーザー、イットリウム−アルゴン(YAG)レ
ーザー、エキシマレーザー等のレーザー装置を用いて、
半導体素子10上の樹脂保護シート13側より半導体素
子10のバリアメタル層11に向かって、レーザービー
ムを照射することにより、樹脂保護シート13に貫通穴
を設け、開口部14を形成する。この開口部14の形成
方法は、前記したレーザー加工の他にエッチングプロセ
スによるものでもよい。また樹脂保護シートの半導体素
子の電極パッドに対応する箇所に予め貫通穴を形成して
おき、そのシートを半導体素子表面に貼り付けるように
すれば、レーザーによる開口部形成は不要になる。この
場合、シートをマスクとして、電極パッド上にバリアメ
タルを形成することができる。
Next, as shown in FIG. 6, carbon dioxide gas (C
O 2 ) laser, yttrium-argon (YAG) laser, excimer laser
By irradiating a laser beam from the resin protection sheet 13 side on the semiconductor element 10 toward the barrier metal layer 11 of the semiconductor element 10, a through hole is provided in the resin protection sheet 13 and an opening 14 is formed. The opening 14 may be formed by an etching process other than the laser processing described above. Further, if through holes are formed in advance on the resin protection sheet at positions corresponding to the electrode pads of the semiconductor element and the sheet is attached to the surface of the semiconductor element, the formation of openings by laser is not necessary. In this case, the barrier metal can be formed on the electrode pad using the sheet as a mask.

【0024】次に図7に示すように、半導体素子10の
バリアメタル層11上に半田メッキを行ない、フラック
スを塗布し、半田ボール12を搭載する。そして加熱、
溶融を行ない、半田ボール12と半導体素子10のバリ
アメタル層11(電極部)を電気的に接合することで半
導体装置を構成するものである。また半田ボール12を
半導体素子に搭載する代わりに、半田ペーストを開口部
に形成しておき、加熱、溶融して半田バンプを形成して
もよい。また半田ボールの代わりに、金、銅などの金属
材、または金属被覆した樹脂ボールを用いてもよい。
Next, as shown in FIG. 7, solder plating is performed on the barrier metal layer 11 of the semiconductor element 10, flux is applied, and solder balls 12 are mounted. And heating,
The semiconductor device is configured by melting and electrically bonding the solder ball 12 and the barrier metal layer 11 (electrode portion) of the semiconductor element 10. Instead of mounting the solder ball 12 on the semiconductor element, a solder paste may be formed in the opening and heated and melted to form the solder bump. Instead of the solder balls, a metal material such as gold or copper, or a metal-coated resin ball may be used.

【0025】なお、半田ボール12搭載前に、半田メッ
キする目的は、半田ボール12とバリアメタル層11と
の加熱、溶融接合時に濡れ性を向上させるためのもので
ある。また半田メッキは、図6で示した開口部14と図
7で示した半田ボール12の径とによって、また半田ボ
ール12以外の電極ボールの組成およびその接合方法に
よっては行なわなくてもよい。
The purpose of solder plating before mounting the solder balls 12 is to improve the wettability of the solder balls 12 and the barrier metal layer 11 during heating and fusion bonding. Further, the solder plating may not be performed depending on the opening 14 shown in FIG. 6 and the diameter of the solder ball 12 shown in FIG. 7, the composition of the electrode ball other than the solder ball 12, and the joining method thereof.

【0026】次に本実施形態の半導体装置の実装構造に
ついて説明する。図8、図9は本実施形態の半導体装置
の実装構造を示す断面図である。
Next, the mounting structure of the semiconductor device of this embodiment will be described. 8 and 9 are cross-sectional views showing the mounting structure of the semiconductor device of this embodiment.

【0027】まず図8に示すように、予めフラックスや
半田ペーストを供給した回路基板等の外部装置15の導
体部16に半導体装置の半田ボール12を位置合わせす
る。この場合、導体部16には、接合用半田17を予め
設けておく。
First, as shown in FIG. 8, the solder balls 12 of the semiconductor device are aligned with the conductor portion 16 of the external device 15 such as a circuit board to which flux or solder paste has been supplied in advance. In this case, the conductor portion 16 is provided with the joining solder 17 in advance.

【0028】次に図9に示すように、加熱、溶融するこ
とで半導体装置の半田ボール12と導体部16とを電気
的に接合する。
Next, as shown in FIG. 9, the solder balls 12 and the conductor portion 16 of the semiconductor device are electrically joined by heating and melting.

【0029】本実施形態のように樹脂保護シート13を
半導体素子10表面に設けることにより、半導体素子1
0の表面は保護され、なおかつ樹脂保護シート13は緩
衝材として作用するので、半導体素子10と外部装置1
5との線膨脹係数のミスマッチによる電気的接合部への
ストレスを緩和し、熱疲労寿命を向上することができ
る。
By providing the resin protective sheet 13 on the surface of the semiconductor element 10 as in this embodiment, the semiconductor element 1
0 is protected and the resin protection sheet 13 acts as a cushioning material, so that the semiconductor element 10 and the external device 1
The stress on the electrical joint due to the mismatch of the coefficient of linear expansion with No. 5 can be relaxed, and the thermal fatigue life can be improved.

【0030】[0030]

【発明の効果】以上のように本発明は、半導体素子に保
護シートを貼り付け後、その電極部に開口部を形成し、
半田ボールを接合することで、従来必要であった封止樹
脂の注入工程を削減しても半導体素子を保護できるばか
りか、その保護シートが緩衝材として作用することによ
り、回路基板等の外部装置と接合も半導体装置と外部装
置との線膨脹係数のミスマッチによる電気的接合部への
ストレスを緩和し、熱疲労寿命を向上することができる
優れた半導体装置およびその製造方法ならびに実装構造
を実現できるものである。
As described above, according to the present invention, after the protective sheet is attached to the semiconductor element, the opening is formed in the electrode portion,
By connecting the solder balls, not only can the semiconductor element be protected by the conventionally required process of injecting the sealing resin, but also the protective sheet acts as a cushioning material, so that external devices such as circuit boards can be protected. Also, it is possible to realize an excellent semiconductor device, a manufacturing method thereof, and a mounting structure capable of relieving the stress on the electrical junction due to the mismatch of the linear expansion coefficient between the semiconductor device and the external device and improving the thermal fatigue life. It is a thing.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態にかかる半導体素子の平面図FIG. 1 is a plan view of a semiconductor device according to an embodiment of the present invention.

【図2】本発明の実施形態にかかる半導体装置の平面図FIG. 2 is a plan view of a semiconductor device according to an embodiment of the present invention.

【図3】本発明の実施形態にかかる半導体装置の底面図FIG. 3 is a bottom view of the semiconductor device according to the embodiment of the present invention.

【図4】本発明の実施形態にかかる半導体装置の断面図FIG. 4 is a sectional view of a semiconductor device according to an embodiment of the present invention.

【図5】本発明の実施形態にかかる半導体装置の製造方
法を示す断面図
FIG. 5 is a sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図6】本発明の実施形態にかかる半導体装置の製造方
法を示す断面図
FIG. 6 is a sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

【図7】本発明の実施形態にかかる半導体装置の製造方
法を示す断面図
FIG. 7 is a sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図8】本発明の実施形態にかかる半導体装置の実装構
造を示す断面図
FIG. 8 is a sectional view showing a mounting structure of a semiconductor device according to an embodiment of the present invention.

【図9】本発明の実施形態にかかる半導体装置の実装構
造を示す断面図
FIG. 9 is a sectional view showing a mounting structure of a semiconductor device according to an embodiment of the present invention.

【図10】従来の半導体素子の平面図FIG. 10 is a plan view of a conventional semiconductor device.

【図11】従来の半導体装置の平面図FIG. 11 is a plan view of a conventional semiconductor device.

【図12】従来の半導体装置の底面図FIG. 12 is a bottom view of a conventional semiconductor device.

【図13】従来の半導体装置の断面図FIG. 13 is a sectional view of a conventional semiconductor device.

【図14】従来の半導体装置の製造方法を示す断面図FIG. 14 is a sectional view showing a conventional method for manufacturing a semiconductor device.

【図15】従来の半導体装置の製造方法を示す断面図FIG. 15 is a sectional view showing a conventional method for manufacturing a semiconductor device.

【図16】従来の半導体装置の実装構造を示す断面図FIG. 16 is a sectional view showing a mounting structure of a conventional semiconductor device.

【図17】従来の半導体装置の実装構造を示す断面図FIG. 17 is a sectional view showing a mounting structure of a conventional semiconductor device.

【図18】従来の半導体装置の実装構造を示す断面図FIG. 18 is a sectional view showing a mounting structure of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 電極パッド 2 半導体素子 3 バリアメタル層 4 半田バンプ 5 外部装置 6 導体部 7 半田 8 封止樹脂 9 電極パッド 10 半導体素子 11 バリアメタル層 12 半田ボール 13 樹脂保護シート 14 開口部 15 外部装置 16 導体部 17 接合用半田 1 Electrode Pad 2 Semiconductor Element 3 Barrier Metal Layer 4 Solder Bump 5 External Device 6 Conductor 7 Solder 8 Sealing Resin 9 Electrode Pad 10 Semiconductor Element 11 Barrier Metal Layer 12 Solder Ball 13 Resin Protective Sheet 14 Opening 15 External Device 16 Conductor Part 17 Bonding solder

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】半導体素子と、前記半導体素子の表面に形
成された電極パッド上に設けられたボール電極と、前記
ボール電極以外の半導体素子表面に設けられた保護シー
トとよりなることを特徴とする半導体装置。
1. A semiconductor element, a ball electrode provided on an electrode pad formed on the surface of the semiconductor element, and a protective sheet provided on the surface of the semiconductor element other than the ball electrode. Semiconductor device.
【請求項2】表面領域全体に電極パッドが形成された半
導体素子と、前記半導体素子の前記電極パッド上に設け
られたバリアメタル層と、前記バリアメタル層上に設け
られたボール電極と、半導体装置を構成して回路基板に
接合した際に前記半導体素子と前記回路基板との線膨脹
係数の違いにより発生する前記ボール電極への応力を緩
和するために前記ボール電極以外の半導体素子表面に設
けられた保護シートとよりなることを特徴とする半導体
装置。
2. A semiconductor element having an electrode pad formed over the entire surface region, a barrier metal layer provided on the electrode pad of the semiconductor element, a ball electrode provided on the barrier metal layer, and a semiconductor. Provided on the surface of the semiconductor element other than the ball electrode in order to relieve stress on the ball electrode caused by the difference in linear expansion coefficient between the semiconductor element and the circuit board when the device is configured and bonded to the circuit board. A semiconductor device comprising:
【請求項3】ボール電極は、半田ボール電極であること
を特徴とする請求項1または請求項2記載の半導体装
置。
3. The semiconductor device according to claim 1, wherein the ball electrode is a solder ball electrode.
【請求項4】ボール電極は、樹脂ボールに対して金属膜
を被覆したボール電極であることを特徴とする請求項1
または請求項2記載の半導体装置。
4. The ball electrode is a ball electrode in which a resin ball is covered with a metal film.
Alternatively, the semiconductor device according to claim 2.
【請求項5】半導体素子表面に保護シートを形成する工
程と、前記半導体素子表面の電極パッド上の保護シート
を除去する工程と、前記半導体素子表面の電極パッド上
にボール電極を搭載し、加熱溶融する工程とよりなるこ
とを特徴とする半導体装置の製造方法。
5. A step of forming a protective sheet on the surface of the semiconductor element, a step of removing the protective sheet on the electrode pad on the surface of the semiconductor element, a ball electrode mounted on the electrode pad on the surface of the semiconductor element, and heating. A method of manufacturing a semiconductor device, comprising the step of melting.
【請求項6】表面領域全体に電極パッドが形成された半
導体素子の前記電極パッド上にバリアメタル層を形成す
る工程と、前記半導体素子表面に保護シートを形成する
工程と、前記半導体素子表面の電極パッド上のバリアメ
タル層上の保護シートを除去する工程と、前記半導体素
子表面のバリアメタル層上にボール電極を搭載し、加熱
溶融する工程とよりなることを特徴とする半導体装置の
製造方法。
6. A step of forming a barrier metal layer on the electrode pad of a semiconductor element having an electrode pad formed over the entire surface region, a step of forming a protective sheet on the surface of the semiconductor element, and a step of forming a protective sheet on the surface of the semiconductor element. A method of manufacturing a semiconductor device, comprising: a step of removing a protective sheet on a barrier metal layer on an electrode pad; and a step of mounting a ball electrode on the barrier metal layer on the surface of the semiconductor element and heating and melting the ball electrode. .
【請求項7】保護シートを除去する工程は、レーザーを
用いて保護シートを除去する工程であることを特徴とす
る請求項5または請求項6記載の半導体装置の製造方
法。
7. The method of manufacturing a semiconductor device according to claim 5, wherein the step of removing the protective sheet is a step of removing the protective sheet using a laser.
【請求項8】半導体素子表面に保護シートを形成する工
程は、樹脂保護シートを熱圧着する工程であることを特
徴とする請求項5または請求項6記載の半導体装置の製
造方法。
8. The method of manufacturing a semiconductor device according to claim 5, wherein the step of forming the protective sheet on the surface of the semiconductor element is a step of thermocompression bonding a resin protective sheet.
【請求項9】半導体素子表面に保護シートを形成する工
程は、樹脂塗布により樹脂保護シートを形成する工程で
あることを特徴とする請求項5または請求項6記載の半
導体装置の製造方法。
9. The method of manufacturing a semiconductor device according to claim 5, wherein the step of forming the protective sheet on the surface of the semiconductor element is a step of forming the resin protective sheet by applying a resin.
【請求項10】ボール電極を搭載する工程は、半田ボー
ル電極を搭載する工程であることを特徴とする請求項5
または請求項6記載の半導体装置の製造方法。
10. The step of mounting a ball electrode is a step of mounting a solder ball electrode.
7. A method for manufacturing a semiconductor device according to claim 6.
【請求項11】ボール電極を搭載する工程は、樹脂ボー
ルに対して金属膜を被覆したボール電極を搭載する工程
であることを特徴とする請求項5または請求項6記載の
半導体装置の製造方法。
11. The method of manufacturing a semiconductor device according to claim 5, wherein the step of mounting the ball electrode is a step of mounting a ball electrode in which a resin film is coated with a metal film. .
【請求項12】表面領域全体に電極パッドが形成された
半導体素子と、前記半導体素子の前記電極パッド上に設
けられたバリアメタル層と、前記バリアメタル層上に設
けられたボール電極と、前記ボール電極以外の半導体素
子表面に設けられた保護シートとより構成された半導体
装置を回路基板にフリップチップ接合した半導体装置の
実装構造であって、前記半導体装置のボール電極と前記
回路基板の導体部とが接合され、前記半導体素子表面の
保護シートにより、半導体素子と回路基板との線膨脹係
数の違いにより発生する前記ボール電極への応力を緩和
した構造であることを特徴とする半導体装置の実装構
造。
12. A semiconductor element having electrode pads formed on the entire surface region, a barrier metal layer provided on the electrode pads of the semiconductor element, a ball electrode provided on the barrier metal layer, A mounting structure of a semiconductor device in which a semiconductor device including a protective sheet provided on the surface of a semiconductor element other than the ball electrode is flip-chip bonded to a circuit board, the ball electrode of the semiconductor device and a conductor portion of the circuit board. And a structure in which the stress applied to the ball electrode caused by the difference in linear expansion coefficient between the semiconductor element and the circuit board is relaxed by the protection sheet on the surface of the semiconductor element. Construction.
JP5903196A 1996-03-15 1996-03-15 Semiconductor device and manufacturing method and mounting structure of it Pending JPH09252025A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5903196A JPH09252025A (en) 1996-03-15 1996-03-15 Semiconductor device and manufacturing method and mounting structure of it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5903196A JPH09252025A (en) 1996-03-15 1996-03-15 Semiconductor device and manufacturing method and mounting structure of it

Publications (1)

Publication Number Publication Date
JPH09252025A true JPH09252025A (en) 1997-09-22

Family

ID=13101524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5903196A Pending JPH09252025A (en) 1996-03-15 1996-03-15 Semiconductor device and manufacturing method and mounting structure of it

Country Status (1)

Country Link
JP (1) JPH09252025A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620649B2 (en) 2001-04-24 2003-09-16 Oki Electric Industry Co., Ltd. Method for selectively providing adhesive on a semiconductor device
KR100708052B1 (en) * 2001-10-23 2007-04-16 앰코 테크놀로지 코리아 주식회사 Semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620649B2 (en) 2001-04-24 2003-09-16 Oki Electric Industry Co., Ltd. Method for selectively providing adhesive on a semiconductor device
KR100708052B1 (en) * 2001-10-23 2007-04-16 앰코 테크놀로지 코리아 주식회사 Semiconductor package

Similar Documents

Publication Publication Date Title
KR100344929B1 (en) A method of making semiconductor device
KR100724030B1 (en) Semiconductor module
EP0740340B1 (en) Structure and process for mounting semiconductor chip
JP3320979B2 (en) How to mount a device directly on a device carrier
JP3262497B2 (en) Chip mounted circuit card structure
JP3973340B2 (en) Semiconductor device, wiring board, and manufacturing method thereof
US5847456A (en) Semiconductor device
JP2595909B2 (en) Semiconductor device
JP4698125B2 (en) Flip chip for substrate assembly without bumps and polymer layers
JP5649805B2 (en) Manufacturing method of semiconductor device
JP3450238B2 (en) Semiconductor device and manufacturing method thereof
US7005320B2 (en) Method for manufacturing flip chip package devices with a heat spreader
JPH1064955A (en) Structure for mounting semiconductor chip
JP3787295B2 (en) Semiconductor device
JP3654116B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
US6707162B1 (en) Chip package structure
JP2001085470A (en) Semiconductor device and manufacturing method therefor
JP3243684B2 (en) Device mounting structure
JPH09252025A (en) Semiconductor device and manufacturing method and mounting structure of it
JP2002026073A (en) Semiconductor device and its manufacturing method
JP4172238B2 (en) Electronic component mounting structure
JPH10321750A (en) Semiconductor device and manufacture of wiring board having semiconductor chip mounted thereon
JPH09162240A (en) Semiconductor device
JP2000164786A (en) Semiconductor package and semiconductor device
JPH11204565A (en) Semiconductor device