KR100716869B1 - Conductive bump structure of semiconductor chip and its forming method - Google Patents

Conductive bump structure of semiconductor chip and its forming method Download PDF

Info

Publication number
KR100716869B1
KR100716869B1 KR1020000083054A KR20000083054A KR100716869B1 KR 100716869 B1 KR100716869 B1 KR 100716869B1 KR 1020000083054 A KR1020000083054 A KR 1020000083054A KR 20000083054 A KR20000083054 A KR 20000083054A KR 100716869 B1 KR100716869 B1 KR 100716869B1
Authority
KR
South Korea
Prior art keywords
conductive
semiconductor chip
conductive ball
ball
balls
Prior art date
Application number
KR1020000083054A
Other languages
Korean (ko)
Other versions
KR20020053422A (en
Inventor
신원선
박성수
이선구
김영호
이춘흥
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000083054A priority Critical patent/KR100716869B1/en
Publication of KR20020053422A publication Critical patent/KR20020053422A/en
Application granted granted Critical
Publication of KR100716869B1 publication Critical patent/KR100716869B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명은 반도체칩의 도전성범프 구조 및 그 형성 방법에 관한 것으로, 반도체칩의 표면에 형성된 도전성범프의 두께를 증가시킴으로써, 열팽창계수차에 의한 스트레스를 충분히 견딜 수 있도록, 반도체칩의 본딩패드에 접속된 도전성범프 구조에 있어서, 상기 반도체칩의 본딩패드에는 일정두께의 제1도전성볼이 융착되어 있고, 상기 제1도전성볼의 표면에는 일정두께의 제2도전성볼이 더 융착된 것을 특징으로 함.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a conductive bump structure of a semiconductor chip and a method for forming the semiconductor chip. The present invention relates to a bonding pad of a semiconductor chip so as to withstand the stress caused by thermal expansion coefficient aberration by increasing the thickness of the conductive bump formed on the surface of the semiconductor chip. In the conductive bump structure, the first conductive ball having a predetermined thickness is fused to the bonding pad of the semiconductor chip, and the second conductive ball having a predetermined thickness is fused to the surface of the first conductive ball.

Description

반도체칩의 도전성범프 구조 및 그 형성 방법{Conductive bump structure of semiconductor chip and its forming method}Conductive bump structure of semiconductor chip and its forming method

도1은 종래 반도체칩에 도전성범프가 형성되고, 섭스트레이트에 페이스 다운 본딩(Face Down Bonding)된 상태를 도시한 단면도이다.1 is a cross-sectional view illustrating a state in which conductive bumps are formed on a conventional semiconductor chip and face down bonded on a substrate.

도2는 본 발명에 의해 반도체칩에 도전성범프가 형성되고, 섭스트레이트에 페이스 다운 본딩된 상태를 도시한 단면도이다.2 is a cross-sectional view illustrating a conductive bump formed on a semiconductor chip and face down bonding on a substrate according to the present invention.

도3은 본 발명에 의한 반도체칩의 도전성범프 형성 방법을 도시한 순차 설명도이다.3 is a sequential explanatory diagram showing a method for forming a conductive bump of a semiconductor chip according to the present invention.

도4a 내지 도4e는 도3의 순차 설명도에 도시된 도전성범프 형성 방법의 일례를 도시한 것이다.4A to 4E show an example of the conductive bump forming method shown in the sequential explanatory drawing of FIG.

도5는 본 발명에 의한 다른 반도체칩의 도전성범프 형성 방법을 도시한 순차 설명도이다.5 is a sequential explanatory diagram showing a method for forming conductive bumps of another semiconductor chip according to the present invention.

도6a 내지 6c는 도5의 순차 설명도에 도시된 도전성범프 형성 방법의 일례를 도시한 것이다.6A to 6C show an example of the conductive bump forming method shown in the sequential explanatory drawing of FIG.

- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-

1; 반도체칩 2; 본딩패드(Bonding Pad)One; Semiconductor chip 2; Bonding Pad

3; 칩의 보호층 4; 도전성범프(Conductive Bump) 4a; 제1도전성볼 4b; 제2도전성볼3; A protective layer 4 of the chip; Conductive bump 4a; A first conductive ball 4b; 2nd conductive ball

5; 마스크(Mask) 5a; 홀(Hole)5; Mask 5a; Hall

6; 접착테이프 6a; 접착층6; Adhesive tape 6a; Adhesive layer

7; 평판 8; 리플로우용 보호층7; Reputation 8; Protective layer for reflow

9; 섭스트레이트(Substrate) 11; 배선패턴9; Substrate 11; Wiring pattern

본 발명은 반도체칩의 도전성범프 구조 및 그 형성 방법에 관한 것으로, 더욱 상세하게 설명하면 반도체칩의 표면에 형성된 도전성범프의 두께를 증가시킴으로써, 열팽창계수차에 의한 스트레스를 폭넓게 흡수할 수 있는 반도체칩의 도전성범프 구조 및 그 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a conductive bump structure of a semiconductor chip and a method of forming the semiconductor chip. More specifically, the semiconductor chip can absorb stress due to thermal expansion coefficient difference by increasing the thickness of the conductive bump formed on the surface of the semiconductor chip. It relates to a conductive bump structure and a method of forming the same.

반도체패키지 분야에서, 반도체칩과 섭스트레이트 또는 반도체칩 상호간은 연결될 필요가 있다. 이를 위해 여러 가지 방법들이 발명되었으며, 가장 통상적인 방법이 두 단자(Terminal) 사이를 도전성 와이어(Conductive Wire)로 접속하는 와이어 본딩(Wire Bonding) 방법이다.In the field of semiconductor packaging, semiconductor chips and substrates or semiconductor chips need to be connected to each other. Various methods have been invented for this purpose, and the most common method is a wire bonding method for connecting two terminals with a conductive wire.

그러나, 최근에는 반도체패키지의 크기를 더욱 박형화하는 동시에, 실장밀도를 높이고, 또한 우수한 전기적 성능을 갖도록 플립칩 기술(Filp Chip Technology)을 이용한 접속 방법이 연구 및 시도되고 있다.However, in recent years, a connection method using flip chip technology has been researched and attempted to further reduce the size of the semiconductor package, increase the mounting density, and have excellent electrical performance.

상기와 같은 플립칩 기술은 통상 반도체칩의 표면에 도전성범프를 형성하고, 이를 뒤집어서 섭스트레이트에 페이스 다운 본딩하는 기술을 지칭한다.Flip chip technology as described above generally refers to a technique for forming a conductive bump on the surface of the semiconductor chip, and flips it face down bonding on the substrate.

상기와 같이 반도체칩(1')에 도전성범프(4')가 형성된 채 섭스트레트에 페이스 다운 본딩된 상태가 도1에 도시되어 있다.As shown in FIG. 1, a face down bonding is formed on the substrates with the conductive bumps 4 ′ formed on the semiconductor chip 1 ′ as described above.

도시된 바와 같이 반도체칩(1')의 표면에는 다수의 본딩패드(2')가 형성되어 있으며, 상기 본딩패드(2')에는 배선패턴(11')이 형성되어 상기 반도체칩(1')의 비교적 공간이 넓은 영역까지 연장되어 있다. 또한 상기 연장된 배선패턴(11')의 표면에는 도전성범프(4')가 형성되어 있으며, 상기 도전성범프(4')는 인쇄회로기판, 써킷테이프, 써킷필름 또는 리드프레임과 같은 섭스트레이트(9')에 직접 융착되어 있다.As shown, a plurality of bonding pads 2 'are formed on the surface of the semiconductor chip 1', and a wiring pattern 11 'is formed on the bonding pads 2' to form the semiconductor chip 1 '. Extends to a relatively large area of. In addition, a conductive bump 4 'is formed on a surface of the extended wiring pattern 11', and the conductive bump 4 'is formed of a substrate such as a printed circuit board, a circuit tape, a circuit film, or a lead frame. Fused directly to ').

여기서, 상기 도전성범프(4')는 다수의 금속층을 통하여 상기 본딩패드(2')에 직접 형성될 수도 있으며, 또한 상기 도전성범프(4')는 통상 솔더를 이용한 것이다.Here, the conductive bumps 4 'may be formed directly on the bonding pads 2' through a plurality of metal layers, and the conductive bumps 4 'are usually made of solder.

도면중 미설명 부호 3'은 상기 반도체칩(1')의 표면 및 배선패턴(11') 등을 외부 환경으로부터 보호하기 위한 보호층이다.Reference numeral 3 'in the drawing denotes a protective layer for protecting the surface of the semiconductor chip 1', the wiring pattern 11 ', and the like from an external environment.

그러나 상기와 같은 종래의 도전성범프(4')는, 그 두께가 너무 작음으로써, 반도체칩(1')의 작동중 발생하는 열이나 외부로부터 가해지는 열에 의해 상기 도전성범프(4')가 스트레스를 받아서 크랙되거나 또는 섭스트레이트(9')로부터 쉽게 분리되는 단점이 있다. 즉, 상기 반도체칩(1'), 도전성범프(4') 및 섭스트레이트(9')의 각 열팽창계수차는 모두 상이하기 때문에, 상기 반도체칩(1')과 섭스트레이트(9')를 상호 접속시켜주는 도전성범프(4')에 많은 스트레스가 가해짐으로써, 결국 상기 도전성범프(4')가 균열되거나 또는 반도체칩(1')이나 섭스트레이트(9')로부터 분리되는 현상이 빈번히 발생한다.However, the conventional conductive bumps 4 'as described above are so small that the conductive bumps 4' are stressed by heat generated during operation of the semiconductor chip 1 'or heat applied from the outside. It has the disadvantage of being cracked or easily separated from the substrate 9 '. That is, since the thermal expansion coefficient aberrations of the semiconductor chip 1 ', the conductive bumps 4', and the substrate 9 'are all different, the semiconductor chip 1' and the substrate 9 'are interconnected. As a result of a lot of stress applied to the conductive bumps 4 ', the conductive bumps 4' are often cracked or separated from the semiconductor chip 1 'or the substrate 9'.

이를 방지하기 위해 상기 반도체칩(1')과 섭스트레이트(9') 사이에 언더필 물질(Under Fill Material)을 충진하기도 하지만, 결국 상기 도전성범프(4')의 작은 두께로 인해 상기와 같은 크랙, 균열 내지 분리 문제가 완벽하게 해결되지 못하고 있다.In order to prevent this, an underfill material may be filled between the semiconductor chip 1 'and the substrate 9', but as a result, such a crack, due to the small thickness of the conductive bump 4 ', The crack or separation problem is not completely solved.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체칩의 표면에 형성된 도전성범프의 두께를 증가시킴으로써, 열팽창계수차에 의한 스트레스를 폭넓게 흡수할 수 있는 반도체칩의 도전성범프 구조 및 그 형성 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-mentioned problems, and by increasing the thickness of the conductive bump formed on the surface of the semiconductor chip, the conductive bump structure of the semiconductor chip can absorb a wide range of stress due to thermal expansion coefficient aberration And a method for forming the same.

상기한 목적을 달성하기 위해 본 발명의 제1태양(態樣)은 반도체칩의 본딩패드에 접속된 도전성범프 구조에 있어서, 상기 반도체칩의 본딩패드에는 일정두께의 제1도전성볼이 융착되어 있고, 상기 제1도전성볼의 표면에는 일정두께의 제2도전성볼이 더 융착된 것을 특징으로 한다.In order to achieve the above object, a first aspect of the present invention provides a conductive bump structure connected to a bonding pad of a semiconductor chip, wherein a first conductive ball having a predetermined thickness is fused to the bonding pad of the semiconductor chip. The surface of the first conductive ball is characterized in that the second conductive ball of a certain thickness is more fused.

여기서, 상기 제1도전성볼과 제2도전성볼의 전체 두께는 어느 한 도전성볼의 직경보다 더 크게 되어 있다.Here, the total thickness of the first conductive ball and the second conductive ball is larger than the diameter of any one of the conductive balls.

또한, 상기 제1도전성볼과 제2도전성볼의 전체 형태는 대략 원통형으로서, 중간부분이 다른 부분에 비해 가늘게 형성될 수 있다.In addition, the overall shape of the first conductive ball and the second conductive ball is approximately cylindrical, the middle portion may be formed thinner than other portions.

또한, 상기 제1도전성볼과 제2도전성볼은 주석(Sn)과 납(Pb)의 합금인 솔더(Solder)가 이용될 수 있다.In addition, the first conductive ball and the second conductive ball may be a solder (Solder) is an alloy of tin (Sn) and lead (Pb).

상기 제1도전성볼은 납(Pb)의 중량비율이 상기 제2도전성볼보다 많을 수 있다.The first conductive ball may have a weight ratio of lead (Pb) higher than that of the second conductive ball.

또한, 상기 제2도전성볼은 납(Pb)의 중량비율이 상기 제1도전성볼보다 많을 수 있다.In addition, the second conductive ball may have a greater weight ratio of lead (Pb) than the first conductive ball.

더불어, 상기 제1도전성볼은 녹는점이 상기 제2도전성볼보다 더 낮을 수 있다.In addition, the melting point of the first conductive ball may be lower than that of the second conductive ball.

또한, 상기 제2도전성볼은 녹는점이 상기 제1도전성볼보다 더 낮을 수도 있다.In addition, the melting point of the second conductive ball may be lower than that of the first conductive ball.

계속해서, 상기한 본 발명의 목적을 달성하기 위해 본 발명의 제2태양(態樣)은 반도체칩의 본딩패드에 접속되는 도전성범프를 형성하는 방법에 있어서, 다수의 홀이 형성된 마스크와 일면에 접착층이 형성된 접착테이프를 준비하는 단계와; 상기 마스크를 상기 접착테이프의 접착층에 접착시키고, 상기 마스크의 각 홀에 제2도전성볼을 투입하여, 상기 각 제2도전성볼이 상기 접착테이프의 접착층에 접착되도록 하는 단계와; 상기 마스크를 제거하고, 각 제2도전성볼을 평판으로 눌러줌으로써, 상기 각 제2도전성볼이 접착테이프의 접착층 내측에 위치하도록 단계와; 다수의 제1도전성볼이 미리 형성된 반도체칩을 준비하고, 상기 반도체칩의 제1도전성볼과 상기 접착테이프상에 위치된 각 제2도전성볼의 위치를 맞춘 상태에서 리플로우(Reflow)하여 상기 제1도전성볼과 상기 제2도전성볼이 상호 융착되도록 하는 단계와; 상기 접착테이프를 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object of the present invention, a second aspect of the present invention provides a method for forming a conductive bump connected to a bonding pad of a semiconductor chip, the mask having a plurality of holes formed on one surface thereof. Preparing an adhesive tape having an adhesive layer formed thereon; Adhering the mask to the adhesive layer of the adhesive tape and inserting second conductive balls into each hole of the mask, such that the second conductive balls are bonded to the adhesive layer of the adhesive tape; Removing the mask and pressing each of the second conductive balls onto a plate so that each of the second conductive balls is positioned inside the adhesive layer of the adhesive tape; Prepare a semiconductor chip in which a plurality of first conductive balls are formed in advance, and reflow in a state where the first conductive balls of the semiconductor chip are aligned with each of the second conductive balls positioned on the adhesive tape. Fusion bonding of the first conductive ball and the second conductive ball; It characterized in that it comprises a step of removing the adhesive tape.

여기서, 상기 반도체칩에 이미 형성된 제1도전성볼과 접착테이프상에 위치된 제2도전성볼은 주석(Sn)과 납(Pb)의 합금인 솔더가 이용될 수 있다.Here, as the first conductive ball formed on the semiconductor chip and the second conductive ball positioned on the adhesive tape, a solder that is an alloy of tin (Sn) and lead (Pb) may be used.

상기 반도체칩에 이미 형성된 제1도전성볼은 납(Pb)의 중량비율이 상기 접착테이프상에 위치된 제2도전성볼보다 많을 수 있다.The first conductive balls already formed in the semiconductor chip may have a weight ratio of lead (Pb) greater than that of the second conductive balls located on the adhesive tape.

상기 접착테이프상에 위치된 제2도전성볼은 납(Pb)의 중량비율이 상기 반도체칩에 이미 형성된 제1도전성볼보다 많을 수도 있다.The second conductive balls positioned on the adhesive tape may have a higher weight ratio of lead (Pb) than the first conductive balls already formed on the semiconductor chip.

또한, 상기 반도체칩에 이미 형성된 제1도전성볼은 상기 접착테이프에 위치된 제2도전성볼의 녹는점보다 더 낮은 것이 이용될 수 있다.In addition, the first conductive ball already formed on the semiconductor chip may be lower than the melting point of the second conductive ball located on the adhesive tape.

또한, 상기 접착테이프상에 위치된 제2도전성볼은 상기 반도체칩에 이미 형성된 제1도전성볼의 녹는점보다 더 낮은 것이 이용될 수도 있다.Further, the second conductive balls positioned on the adhesive tape may be lower than the melting point of the first conductive balls already formed on the semiconductor chip.

계속해서, 상기한 목적을 달성하기 위해 본 발명의 제3태양(態樣)은 반도체칩의 본딩패드에 접속되는 도전성범프를 형성하는 방법에 있어서, 제1도전성볼이 이미 형성되고, 상기 제1도전성볼의 표면은 외측으로 오픈되도록 보호층이 코팅된 반도체칩을 제공하는 단계와; 상기 보호층 표면을 통해 오픈된 제1도전성볼의 표면에 새로운 제2도전성볼을 리플로우하는 단계와; 상기 반도체칩의 표면에서 상기 보호층을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다. In order to achieve the above object, a third aspect of the present invention provides a method for forming a conductive bump connected to a bonding pad of a semiconductor chip, wherein a first conductive ball is already formed and the first conductive ball is formed. Providing a semiconductor chip coated with a protective layer so that the surface of the conductive ball is opened to the outside; Reflowing a new second conductive ball onto the surface of the first conductive ball opened through the protective layer surface; And removing the protective layer from the surface of the semiconductor chip.

여기서, 상기 반도체칩에 이미 형성된 제1도전성볼과 새롭게 리플로우되는 제2도전성볼은 주석(Sn)과 납(Pb)의 합금인 솔더가 이용될 수 있다.Here, the first conductive balls already formed on the semiconductor chip and the second conductive balls newly reflowed may use a solder that is an alloy of tin (Sn) and lead (Pb).

상기 반도체칩에 이미 형성된 제1도전성볼은 납(Pb)의 중량비율이 상기 새롭게 리플로우되는 제2도전성볼보다 많을 수 있다.The first conductive balls already formed in the semiconductor chip may have a greater weight ratio of lead (Pb) than the second conductive balls newly reflowed.

상기 새롭게 리플로우되는 제2도전성볼은 납(Pb)의 중량비율이 상기 반도체칩에 이미 형성된 제1도전성볼보다 많을 수도 있다.In the newly reflowed second conductive ball, the weight ratio of lead (Pb) may be greater than that of the first conductive ball already formed on the semiconductor chip.

또한, 상기 반도체칩에 이미 형성된 제1도전성볼은 상기 새롭게 리플로우되는 제2도전성볼의 녹는점보다 더 낮은 것이 이용될 수 있다.In addition, the first conductive ball already formed on the semiconductor chip may have a lower melting point than the newly reflowed second conductive ball.

또한, 상기 새롭게 리플로우되는 제2도전성볼은 상기 반도체칩에 이미 형성된 제1도전성볼의 녹는점보다 더 낮은 것이 이용될 수도 있다.In addition, the newly reflowed second conductive balls may be lower than the melting point of the first conductive balls already formed on the semiconductor chip.

마지막으로, 상기 새롭게 리플로우되는 제2도전성볼은 솔더 프린팅(Solder pringting) 또는 솔더 도금(Solder Plating)에 의해 형성될 수 있다.Finally, the newly reflowed second conductive balls may be formed by solder pringting or solder plating.

상기와 같이 하여 본 발명에 의한 반도체칩의 도전성범프 구조 및 그 형성 방법에 의하면, 반도체칩의 표면에 형성된 도전성범프가 제1도전성볼과 제2도전성볼로 이루어짐으로써, 그 전체 두께 내지 높이가 종래에 비하여 대략 2배 이상이 된다.According to the conductive bump structure of the semiconductor chip and the method for forming the semiconductor chip according to the present invention as described above, since the conductive bump formed on the surface of the semiconductor chip is composed of the first conductive ball and the second conductive ball, the overall thickness or height thereof is conventionally increased. It is about twice as much as compared to the above.

또한, 단순히 도전성범프의 체적이 커지는 것이 아니라 그 단면적은 그대로 유지하면서 두께 또는 높이만을 대략 2배 이상으로 향상시킬 수 있게 된다.In addition, the volume of the conductive bumps is not simply increased, but the thickness or height can be improved by approximately twice or more while maintaining the cross-sectional area as it is.

결국, 본 발명에 의한 도전성범프는 그 두께 또는 높이가 종래에 비해 커짐으로써, 반도체칩, 도전성범프 및 섭스트레이트의 상이한 열팽창계수차에 의한 스 트레스를 상기 도전성범프가 폭넓게 흡수할 수 있게 된다. 따라서, 종래와 같이 상기 도전성범프가 크랙되거나, 균열되거나 또는 분리되지 않게 되고, 결국 도전성범프의 신뢰성이 향상된다.As a result, the conductive bumps according to the present invention have a larger thickness or height than in the related art, so that the conductive bumps can absorb the stress due to different thermal expansion coefficient aberrations of the semiconductor chip, the conductive bumps and the substrate. Therefore, the conductive bumps are not cracked, cracked or separated as in the prior art, and thus the reliability of the conductive bumps is improved.

이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the present invention.

도2는 본 발명에 의해 반도체칩(1)에 도전성범프(4)가 형성되고, 상기 반도체칩(1)이 섭스트레이트(9)에 페이스 다운 본딩된 상태를 도시한 단면도이다. 이를 참조하여 본 발명의 제1태양(態樣)인 반도체칩(1)의 도전성범프(4) 구조를 설명한다.2 is a cross-sectional view showing a state in which a conductive bump 4 is formed on a semiconductor chip 1, and the semiconductor chip 1 is face-down bonded to a substrate 9 according to the present invention. With reference to this, the structure of the conductive bump 4 of the semiconductor chip 1 which is 1st aspect of this invention is demonstrated.

도시된 바와 같이 반도체칩(1)의 본딩패드(2)에는 배선패턴(11)이 형성되어 있고, 상기 배선패턴(11)의 단부에는 제1도전성볼(4a)이 융착되어 있다. 물론, 상기 본딩패드(2)에 직접 제1도전성볼(4a)이 형성될 수 있으며, 상기 본딩패드(2) 및 배선패턴(11)은 보호층(3)으로 코팅되어 있다.As illustrated, a wiring pattern 11 is formed on the bonding pad 2 of the semiconductor chip 1, and a first conductive ball 4a is fused to an end of the wiring pattern 11. Of course, the first conductive ball 4a may be formed directly on the bonding pad 2, and the bonding pad 2 and the wiring pattern 11 are coated with a protective layer 3.

또한, 상기 제1도전성볼(4a)의 표면에는 일정두께의 제2도전성볼(4b)이 더 융착되어 있다. 따라서, 상기 제1도전성볼(4a)과 상기 제2도전성볼(4b)의 전체 두께는 종래에 비해 대략 2배 정도 커지게 된다. 물론, 상기 제1도전성볼(4a)과 제2도전성볼(4b)의 전체 두께는 어느 한 도전성볼의 직경보다 더 크게 되어 있다.Further, a second conductive ball 4b having a predetermined thickness is further fused to the surface of the first conductive ball 4a. Therefore, the overall thickness of the first conductive ball 4a and the second conductive ball 4b is approximately twice as large as that of the conventional art. Of course, the overall thickness of the first conductive ball 4a and the second conductive ball 4b is larger than the diameter of either conductive ball.

또한, 상기 제1도전성볼(4a)과 제2도전성볼(4b)의 전체 형태는 대략 원통형으로서, 중간부분이 다른 부분에 비해 가늘게 형성되어 있다. In addition, the overall shape of the first conductive ball (4a) and the second conductive ball (4b) is substantially cylindrical, the middle portion is formed thinner than the other portion.                     

한편, 상기 제1도전성볼(4a)과 제2도전성볼(4b)은 주석(Sn)과 납(Pb)의 합금인 솔더(Solder)를 이용하여 형성된 것이다. 물론, 상기 솔더 뿐만 아니라, 금(Ni), 니켈(Ni), 팔라디엄(Pd) 또는 이들의 합금이 이용될 수도 있다.On the other hand, the first conductive ball (4a) and the second conductive ball (4b) is formed using a solder (Solder) is an alloy of tin (Sn) and lead (Pb). Of course, in addition to the solder, gold (Ni), nickel (Ni), palladium (Pd) or an alloy thereof may be used.

더불어, 상기 제1도전성볼(4a)은 납(Pb)의 중량비율이 상기 제2도전성볼(4b)보다 많은 것이 이용될 수 있다. 예를 들어 상기 제1도전성볼(4a)은 75/25의 Sn/Pb로 되고, 상기 제2도전성볼(4b)은 75/15의 Sn/Pb로 될 수 있다.In addition, a weight ratio of lead Pb of the first conductive ball 4a may be greater than that of the second conductive ball 4b. For example, the first conductive ball 4a may be Sn / Pb of 75/25, and the second conductive ball 4b may be Sn / Pb of 75/15.

또한, 역으로 상기 제2도전성볼(4b)은 납(Pb)의 중량비율이 상기 제1도전성볼(4a)보다 많은 것이 이용될 수도 있다.On the contrary, the second conductive ball 4b may have a weight ratio of lead Pb greater than that of the first conductive ball 4a.

바람직하기로는 상기 제2도전성볼(4b)의 납(Pb) 중량비율이 상기 제1도전성볼(4a)보다 많은 것이 이용됨이 바람직하다. 즉, 상기 제2도전성볼(4b)의 녹는점이 상기 제1도전성볼(4a)의 녹는점보다 높게 되도록 함이 바람직하다. 그러나 이러한 납의 중량 비율로 본 발명을 한정하는 것은 아니며, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)은 동일한 납(Pb) 중량 비율을 가질 수도 있다.Preferably, the lead (Pb) weight ratio of the second conductive balls 4b is higher than that of the first conductive balls 4a. That is, the melting point of the second conductive ball 4b is preferably higher than the melting point of the first conductive ball 4a. However, the present invention is not limited to the weight ratio of lead, and the first conductive ball 4a and the second conductive ball 4b may have the same lead (Pb) weight ratio.

또한, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)로서 상기 솔더외의 물질을 사용했을 경우라도, 상기 제1도전성볼(4a)의 녹는점은 상기 제2도전성볼(4b)보다 더 낮은 것이 되도록 하거나 또는 역으로 상기 제2도전성볼(4b)의 녹는점이 상기 제1도전성볼(4a)보다 더 낮은 것이 되도록 할 수 있다. 바람직하기로는 전술한 바와 같이 상기 제2도전성볼(4b)의 녹는점이 상기 제1도전성볼(4a)의 녹는점보다 더 낮게 되도록 한다. 여기서도 마찬가지로, 상기와 같은 녹는점으로 본 발명을 한정하는 것은 아니며, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)의 녹는점은 동일할 수도 있다.Further, even when a material other than the solder is used as the first conductive ball 4a and the second conductive ball 4b, the melting point of the first conductive ball 4a is higher than that of the second conductive ball 4b. The melting point of the second conductive ball 4b may be lower than that of the first conductive ball 4a. Preferably, as described above, the melting point of the second conductive ball 4b is lower than the melting point of the first conductive ball 4a. The melting point of the first conductive ball 4a and the second conductive ball 4b may be the same, but the present invention is not limited to the melting point as described above.

도3은 본 발명에 의한 반도체칩(1)의 도전성범프(4) 형성 방법을 도시한 순차 설명도이고, 도4a 내지 도4e는 도3의 순차 설명도에 도시된 도전성범프(4) 형성 방법의 일례를 도시한 것이다. 이를 참조하여 본 발명의 제2태양(態樣)인 도전성범프(4)의 형성 방법을 설명한다.3 is a sequential explanatory view showing a method for forming a conductive bump 4 of the semiconductor chip 1 according to the present invention, and FIGS. 4A to 4E are methods for forming a conductive bump 4 shown in the sequential explanatory diagram of FIG. An example is shown. With reference to this, the formation method of the conductive bump 4 which is 2nd aspect of this invention is demonstrated.

1. 홀이 형성된 마스크와 접착테이프 준비 단계로서(S1, 도4a 참조), 다수의 홀(5a)이 행과 열을 가지며 어레이(Array)된 마스크(5)를 준비하고, 또한 상기 마스크(5)에 해당하는 넓이를 가지며 표면에 접착층(6a)이 형성된 접착테이프(6)를 준비한다.1. As a step of preparing a mask and adhesive tape on which holes are formed (S1, see FIG. 4A), a plurality of holes 5a have a row and a column, and an arrayed mask 5 is prepared, and the mask 5 An adhesive tape 6 having a width corresponding to) and having an adhesive layer 6a formed on the surface thereof is prepared.

2. 마스크의 홀에 제2도전성볼을 투입하는 단계로서(S2,도4b 참조), 상기 마스크(5)에 형성된 모든 홀(5a)에 일정 직경을 갖는 제2도전성볼(4b)을 투입하여 상기 접착테이프(6)의 접착층(6a)에 접착되도록 한다.2. Injecting the second conductive ball into the hole of the mask (see S2, Fig. 4b), by inserting the second conductive ball (4b) having a predetermined diameter into all the holes (5a) formed in the mask (5) The adhesive tape 6 is bonded to the adhesive layer 6a.

3. 도전성볼의 프레싱(Pressing) 단계로서(S3, 도4c 참조), 상기 접착테이프(6)상에 접착된 마스크(5)를 제거하고, 대략 평평한 면을 갖는 평판(7)을 이용하여 상기 모든 제2도전성볼(4b)을 상기 접착테이프(6)의 접착층(6a) 내측까지 밀어 넣는다. 상기 공정을 통해 상기 제2도전성볼(4b)은 상면만이 상기 접착층(6a)의 표면으로부터 오픈된 상태가 된다.3. Pressing the conductive ball (S3, see Fig. 4c), by removing the mask (5) adhered on the adhesive tape 6, using a flat plate 7 having a substantially flat surface All of the second conductive balls 4b are pushed to the inside of the adhesive layer 6a of the adhesive tape 6. Through the process, only the upper surface of the second conductive ball 4b is opened from the surface of the adhesive layer 6a.

4. 리플로우(Reflow) 단계로서(S4, 도4d 참조), 제1도전성볼(4a)이 이미 형성된 반도체칩(1)을 준비하고, 상기 반도체칩(1)의 제1도전성볼(4a)과 상기 접착테이프(6)의 접착층(6a) 내측에 위치된 제2도전성볼(4b) 사이의 위치를 맞춘후, 이를 고온(대략 200~250℃)의 퍼니스(Furnace)에 투입하여 상기 제2도전성볼(4b)이 상기 제1도전성볼(4a)에 융착되도록 한다.4. As a reflow step (S4, see FIG. 4D), a semiconductor chip 1 with a first conductive ball 4a already formed is prepared, and the first conductive ball 4a of the semiconductor chip 1 is prepared. And a position between the second conductive ball 4b positioned inside the adhesive layer 6a of the adhesive tape 6, and then, the second conductive ball 4b is placed in a furnace at a high temperature (approx. The conductive ball 4b is fused to the first conductive ball 4a.

5. 접착테이프 제거 단계로서(S5, 도4e 참조), 상기 반도체칩(1)의 표면으로부터 상기 접착테이프(6)를 제거함으로써, 상기 접착테이프(6) 표면에 형성된 접착층(6a)이 상기 제2도전성볼(4b) 및 제1도전성볼(4a)로부터 박리되도록 한다.5. In the step of removing the adhesive tape (S5, see FIG. 4E), by removing the adhesive tape 6 from the surface of the semiconductor chip 1, the adhesive layer 6a formed on the surface of the adhesive tape 6 is removed. It is made to peel from the 2nd conductive ball 4b and the 1st conductive ball 4a.

여기서, 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)과 접착테이프(6)상에 위치된 제2도전성볼(4b)은 주석(Sn)과 납(Pb)의 합금인 솔더를 이용함이 바람직하며, 이밖에도 금(Au), 니켈(Ni), 팔라듐(Pd) 또는 이들의 합금을 이용할 수 있다.Here, the first conductive balls 4a already formed on the semiconductor chip 1 and the second conductive balls 4b positioned on the adhesive tape 6 may be formed of solder, which is an alloy of tin (Sn) and lead (Pb). It is preferable to use, and in addition, gold (Au), nickel (Ni), palladium (Pd) or an alloy thereof may be used.

또한, 상기 솔더로서 상기 제1도전성볼(4a) 및 제2도전성볼(4b)을 형성하였을 경우, 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)은 납(Pb)의 중량비율이 상기 접착테이프(6)상에 위치된 제2도전성볼(4b)보다 많게 되도록 할 수 있다.In addition, when the first conductive balls 4a and the second conductive balls 4b are formed as the solder, the first conductive balls 4a already formed on the semiconductor chip 1 may have a weight ratio of lead (Pb). The second conductive ball 4b positioned on the adhesive tape 6 may be made larger.

또한, 역으로 상기 접착테이프(6)상에 위치된 제2도전성볼(4b)은 납(Pb)의 중량비율이 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)보다 많은 것을 이용할 수도 있다.Conversely, the second conductive balls 4b positioned on the adhesive tape 6 may use more weight ratios of lead Pb than the first conductive balls 4a already formed on the semiconductor chip 1. It may be.

바람직하기로, 상기 접착테이프(6)상에 위치된 제2도전성볼(4b)의 납(Pb) 중량 비율이 더 많도록 함으로써, 상기 제2도전성볼(4b)의 녹는점이 상기 제1도전성볼(4a)의 녹는점보다 더 낮게 하도록 한다.Preferably, the lead (Pb) weight ratio of the second conductive balls 4b positioned on the adhesive tape 6 is increased so that the melting point of the second conductive balls 4b is increased. Make it lower than the melting point of (4a).

또한, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)로서, 솔더외의 물질을 이용했을 경우에도, 반도체칩(1)에 이미 형성된 제1도전성볼(4a)은 상기 접착테이프(6) 에 위치된 제2도전성볼(4b)의 녹는점보다 더 낮은 것이 이용될 수 있다. 또한 역으로 상기 접착테이프(6)상에 위치된 제2도전성볼(4b)은 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)의 녹는점보다 더 낮은 것이 이용될 수도 있다.In addition, even when a material other than solder is used as the first conductive balls 4a and the second conductive balls 4b, the first conductive balls 4a already formed on the semiconductor chip 1 are bonded to the adhesive tape 6. Lower than the melting point of the second conductive ball 4b positioned at) may be used. Conversely, the second conductive ball 4b positioned on the adhesive tape 6 may be lower than the melting point of the first conductive ball 4a already formed on the semiconductor chip 1.

더불어, 여기서는 상기 제1도전성볼(4a) 및 제2도전성볼(4b)의 상대적인 납(Pb) 중량 비율 또는 녹는점을 특정하였으나, 이것으로 본발명이 한정되는 것은 아니다. 즉, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)의 납(Pb) 중량 비율을 동일할 수도 있고, 또한 그 녹는점도 동일한 것이 이용될 수 있다.In addition, although the relative lead (Pb) weight ratio or melting point of the first conductive ball 4a and the second conductive ball 4b is specified, the present invention is not limited thereto. That is, the lead (Pb) weight ratio of the first conductive ball 4a and the second conductive ball 4b may be the same, and the melting point thereof may also be the same.

도5는 본 발명에 의한 다른 반도체칩(1)의 도전성범프(4) 형성 방법을 도시한 순차 설명도이고, 도6a 내지 6c는 도5의 순차 설명도에 도시된 도전성범프(4)의 형성 방법의 일례를 도시한 것이다. 이를 참조하여 본 발명의 제3태양(態樣)인 도전성범프(4)의 형성 방법을 설명한다.FIG. 5 is a sequential explanatory diagram showing a method for forming conductive bumps 4 of another semiconductor chip 1 according to the present invention, and FIGS. 6A to 6C are diagrams illustrating the formation of conductive bumps 4 shown in the sequential explanatory diagram of FIG. An example of the method is shown. With reference to this, the formation method of the conductive bump 4 which is 3rd aspect of this invention is demonstrated.

1. 반도체칩의 표면에 제1도전성볼(4a) 형성 및 보호층(8) 코팅 단계로서(S1, 도5a 참조), 제1도전성볼(4a)이 이미 형성되고, 상기 제1도전성볼(4a)의 표면은 외측으로 오픈되도록 보호층(8)이 코팅된 반도체칩(1)을 제공한다. 여기서, 상기 보호층(8)은 통상적인 고분자 수지를 이용할 수 있으며, 상기 보호층(8) 표면으로 제1도전성볼(4a)의 상면이 오픈되도록 한다.1. As the first conductive balls 4a are formed on the surface of the semiconductor chip and the protective layer 8 is coated (S1, see FIG. 5A), the first conductive balls 4a are already formed, and the first conductive balls ( The surface of 4a) provides a semiconductor chip 1 coated with a protective layer 8 so as to open outward. Here, the protective layer 8 may use a conventional polymer resin, the upper surface of the first conductive ball (4a) to the surface of the protective layer (8).

2. 제2도전성볼 리플로우 단계로서(S2, 도5b 참조), 상기 상기 보호층(8) 표면을 통해 오픈된 제1도전성볼(4a)의 표면에 새로운 제2도전성볼(4b)을 리플로우한다.2. As a second conductive ball reflow step (S2, see FIG. 5B), the new second conductive ball 4b is rippled on the surface of the first conductive ball 4a opened through the surface of the protective layer 8. Low.

상기 리플로우는 상기 제1도전성볼(4a)의 표면에 끈적한 플럭스(Flux)를 돗 팅(Dotting)하고, 그 플럭스 상에 제2도전성볼(4b)을 임시로 부착한 후 수행함이 바람직하다.The reflow is preferably performed after dotting a sticky flux on the surface of the first conductive ball 4a and temporarily attaching the second conductive ball 4b on the flux.

3. 보호층 제거 단계로서(S3, 도6c 참조), 상기 반도체칩(1)의 표면에서 상기 보호층(8)을 제거함으로써, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)이 모두 외부로 오픈되도록 한다.3. As the protective layer removing step (S3, see FIG. 6C), by removing the protective layer 8 from the surface of the semiconductor chip 1, the first conductive ball (4a) and the second conductive ball (4b) Make all of them open to the outside.

여기서, 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)과 새롭게 리플로우되는 제2도전성볼(4b)은 주석(Sn)과 납(Pb)의 합금인 솔더가 이용될 수 있으며, 이밖에도 금(Au), 니켈(Ni), 팔라디엄(Pd) 또는 이들의 합금이 이용될 수도 있다.Here, the first conductive ball 4a already formed on the semiconductor chip 1 and the newly reflowed second conductive ball 4b may use solder, which is an alloy of tin (Sn) and lead (Pb). In addition, gold (Au), nickel (Ni), palladium (Pd) or alloys thereof may be used.

또한, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)을 솔더로 형성하였을 경우, 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)은 납(Pb)의 중량비율이 상기 새롭게 리플로우되는 제2도전성볼(4b)보다 많게 되도록 할 수 있다.In addition, when the first conductive balls 4a and the second conductive balls 4b are formed of solder, the first conductive balls 4a formed on the semiconductor chip 1 may have a weight ratio of lead (Pb). It may be more than the second conductive ball 4b newly reflowed.

또한, 역으로 상기 새롭게 리플로우되는 제2도전성볼(4b)은 납(Pb)의 중량비율이 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)보다 많게 되도록 할 수도 있다.In addition, the newly reflowed second conductive balls 4b may have a weight ratio of lead Pb to be greater than that of the first conductive balls 4a already formed on the semiconductor chip 1.

한편, 상기 솔더외의 물질로 상기 제1도전성볼(4a) 및 제2도전성볼(4b)을 형성하였을 경우에도 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)은 상기 새롭게 리플로우되는 제2도전성볼(4b)의 녹는점보다 더 낮은 것이 이용되도록 할 수 있다.Meanwhile, even when the first conductive balls 4a and the second conductive balls 4b are formed of a material other than the solder, the first conductive balls 4a already formed in the semiconductor chip 1 are newly reflowed. Lower than the melting point of the second conductive ball 4b can be used.

또한, 상기 새롭게 리플로우되는 제2도전성볼(4b)은 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)의 녹는점보다 더 낮은 것이 이용될 수도 있다. Further, the newly reflowed second conductive ball 4b may be lower than the melting point of the first conductive ball 4a already formed on the semiconductor chip 1.                     

더불어, 상기 새롭게 리플로우되는 제2도전성볼(4b)은 통상적인 솔더 프린팅(Solder Printing) 또는 솔더 도금(Solder Plating)에 의해 형성될 수도 있다. 즉, 소정 형상으로 개구부가 형성된 스크린을 상기 보호층(8)이 형성된 반도체칩(1) 표면에 밀착시켜 솔더페이스트(Solder Paste)를 프린팅한 후 리플로우함으로써, 제2도전성볼(4b)을 형성하거나 또는 상기 보호층(8) 외측으로 노출된 제1도전성볼(4a) 표면에 솔더를 전해 도금 또는 무전해 도금 방법을 이용하여 제2도전성볼(4b)을 형성할 수 있다. 상기와 같은 솔더 프린팅 또는 솔더 도금법을 이용할 경우 상기 제2도전성볼(4b)의 형상은 단면상 대략 구형이 아닌 타원형상이 될 것이다.In addition, the newly reflowed second conductive balls 4b may be formed by conventional solder printing or solder plating. That is, the second conductive balls 4b are formed by reflowing after printing a solder paste by contacting a screen having an opening with a predetermined shape to the surface of the semiconductor chip 1 on which the protective layer 8 is formed. Alternatively, the second conductive balls 4b may be formed on the surface of the first conductive balls 4a exposed to the outside of the protective layer 8 by using electrolytic plating or electroless plating. When the solder printing or solder plating method as described above is used, the shape of the second conductive ball 4b may be an elliptical shape rather than a substantially spherical shape in cross section.

더불어, 여기서는 상기 제1도전성볼(4a) 및 제2도전성볼(4b)의 상대적인 납(Pb) 중량 비율 또는 녹는점을 특정하였으나, 이것으로 본 발명이 한정되는 것은 아니다. 즉, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)의 납(Pb) 중량 비율을 동일할 수도 있고, 또한 그 녹는점도 동일한 것이 이용될 수 있다.In addition, although the relative lead (Pb) weight ratio or melting point of the first conductive ball 4a and the second conductive ball 4b is specified, the present invention is not limited thereto. That is, the lead (Pb) weight ratio of the first conductive ball 4a and the second conductive ball 4b may be the same, and the melting point thereof may also be the same.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.

따라서, 본 발명에 의한 반도체칩의 도전성범프 구조 및 그 형성 방법에 의하면, 반도체칩의 표면에 형성된 도전성범프가 제1도전성볼과 제2도전성볼로 이루어짐으로써, 그 전체 두께 내지 높이가 종래에 비하여 대략 2배 이상이 되어 충분 한 스탠드 오프 하이트(Stand Off Height, 열팽창계수차에 의한 스트레스를 극복할 수 있도록 하는 도전성범프의 최소 두께 또는 높이)를 갖게 된다.Therefore, according to the conductive bump structure of the semiconductor chip and the method for forming the semiconductor chip according to the present invention, the conductive bump formed on the surface of the semiconductor chip is composed of the first conductive ball and the second conductive ball, so that the overall thickness or height thereof is higher than that in the prior art. It will be approximately twice as large as the standoff height (minimum thickness or height of the conductive bumps to overcome the stresses caused by thermal expansion coefficient aberration).

또한, 단순히 도전성범프의 체적이 커지는 것이 아니라 그 단면적은 그대로 유지하면서 두께 또는 높이만을 대략 2배 이상으로 향상시킬 수 있게 됨으로써, 열팽창계수차에 의한 스트레스를 더욱 효과적으로 흡수할 수 있게 된다.In addition, the volume of the conductive bumps is not simply increased, but the thickness or height can be improved by approximately twice or more while maintaining the cross-sectional area as it is, whereby the stress due to thermal expansion coefficient aberration can be more effectively absorbed.

결국, 본 발명에 의한 도전성범프는 그 두께 또는 높이가 종래에 비해 커짐으로써, 반도체칩, 도전성범프 및 섭스트레이트의 상이한 열팽창계수차에 의한 스트레스를 상기 도전성범프가 폭넓게 흡수할 수 있되고, 따라서, 종래와 같이 상기 도전성범프가 크랙되거나, 균열되거나 또는 분리되지 않게 되고, 상기 도전성범프의 신뢰성을 향상시키게 된다.As a result, the conductive bumps according to the present invention have a larger thickness or height than the conventional ones, whereby the conductive bumps can absorb stresses caused by different thermal expansion coefficient aberrations of the semiconductor chip, the conductive bumps, and the substrates. As described above, the conductive bumps are not cracked, cracked or separated, thereby improving the reliability of the conductive bumps.

Claims (14)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 반도체칩의 본딩패드에 접속되는 도전성범프를 형성하는 방법에 있어서,In the method for forming a conductive bump connected to the bonding pad of the semiconductor chip, 다수의 홀이 형성된 마스크와 일면에 접착층이 형성된 접착테이프를 준비하는 단계와;Preparing a mask having a plurality of holes and an adhesive tape having an adhesive layer formed on one surface thereof; 상기 마스크를 상기 접착테이프의 접착층에 접착시키고, 상기 마스크의 각 홀에 제2도전성볼을 투입하여, 상기 각 제2도전성볼이 상기 접착테이프의 접착층에 접착되도록 하는 단계와;Adhering the mask to the adhesive layer of the adhesive tape and inserting second conductive balls into each hole of the mask, such that the second conductive balls are bonded to the adhesive layer of the adhesive tape; 상기 마스크를 제거하고, 각 제2도전성볼을 평판으로 눌러줌으로써, 상기 각 제2도전성볼이 접착테이프의 접착층 내측에 위치하도록 단계와;Removing the mask and pressing each of the second conductive balls onto a plate so that each of the second conductive balls is positioned inside the adhesive layer of the adhesive tape; 다수의 제1도전성볼이 미리 형성된 반도체칩을 준비하고, 상기 반도체칩의 제1도전성볼과 상기 접착테이프상에 위치된 각 제2도전성볼의 위치를 맞춘 상태에서 리플로우(Reflow)하여 상기 제1도전성볼과 상기 제2도전성볼이 상호 융착되도록 하는 단계와;Prepare a semiconductor chip in which a plurality of first conductive balls are formed in advance, and reflow in a state where the first conductive balls of the semiconductor chip are aligned with each of the second conductive balls positioned on the adhesive tape. Fusion bonding of the first conductive ball and the second conductive ball; 상기 접착테이프를 제거하는 단계를 포함하여 이루어진 반도체칩의 도전성범프 형성 방법.Conductive bump forming method of a semiconductor chip comprising the step of removing the adhesive tape. 제6항에 있어서, 상기 반도체칩에 이미 형성된 제1도전성볼과 접착테이프상 에 위치된 제2도전성볼은 주석(Sn)과 납(Pb)의 합금인 솔더가 이용됨을 특징으로 하는 반도체칩의 도전성범프 형성 방법.The semiconductor chip as claimed in claim 6, wherein the first conductive ball formed on the semiconductor chip and the second conductive ball positioned on the adhesive tape are made of an alloy of tin (Sn) and lead (Pb). Conductive bump formation method. 제7항에 있어서, 상기 반도체칩에 이미 형성된 제1도전성볼은 납(Pb)의 중량비율이 상기 접착테이프상에 위치된 제2도전성볼보다 많게 하여, 상기 반도체칩에 이미 형성된 제1도전성볼이 상기 접착테이프에 위치된 제2도전성볼의 녹는점보다 더 낮게 되도록 함을 특징으로 하는 반도체칩의 도전성범프 형성 방법.8. The first conductive ball of claim 7, wherein the first conductive balls already formed on the semiconductor chip have a weight ratio of lead (Pb) to be greater than that of the second conductive balls located on the adhesive tape. And the melting point of the second conductive ball positioned on the adhesive tape is lower than the melting point of the conductive chip. 제7항에 있어서, 상기 접착테이프상에 위치된 제2도전성볼은 납(Pb)의 중량비율이 상기 반도체칩에 이미 형성된 제1도전성볼보다 많게 하여, 상기 접착테이프상에 위치된 제2도전성볼이 상기 반도체칩에 이미 형성된 제1도전성볼의 녹는점보다 더 낮게 되도록 함을 특징으로 하는 반도체칩의 도전성범프 형성 방법.The second conductive ball of claim 7, wherein the second conductive ball positioned on the adhesive tape has a weight ratio of lead (Pb) greater than that of the first conductive ball already formed on the semiconductor chip. And the ball is lower than the melting point of the first conductive ball already formed on the semiconductor chip. 반도체칩의 본딩패드에 접속되는 도전성범프를 형성하는 방법에 있어서,In the method for forming a conductive bump connected to the bonding pad of the semiconductor chip, 제1도전성볼이 이미 형성되고, 상기 제1도전성볼의 표면은 외측으로 오픈되도록 보호층이 코팅된 반도체칩을 제공하는 단계와;Providing a semiconductor chip coated with a protective layer such that a first conductive ball is already formed and a surface of the first conductive ball is opened to the outside; 상기 보호층 표면을 통해 오픈된 제1도전성볼의 표면에 새로운 제2도전성볼을 리플로우하는 단계와;Reflowing a new second conductive ball onto the surface of the first conductive ball opened through the protective layer surface; 상기 반도체칩의 표면에서 상기 보호층을 제거하는 단계를 포함하여 이루어진 반도체칩의 도전성범프 형성 방법.And removing the protective layer from the surface of the semiconductor chip. 제10항에 있어서, 상기 반도체칩에 이미 형성된 제1도전성볼과 새롭게 리플로우되는 제2도전성볼은 주석(Sn)과 납(Pb)의 합금인 솔더가 이용됨을 특징으로 하는 반도체칩의 도전성범프 형성 방법.The conductive bump of claim 10, wherein the first conductive balls formed on the semiconductor chip and the second conductive balls newly reflowed are made of an alloy of tin (Sn) and lead (Pb). Forming method. 제11항에 있어서, 상기 반도체칩에 이미 형성된 제1도전성볼은 납(Pb)의 중량비율이 상기 새롭게 리플로우되는 제2도전성볼보다 많게 하여, 상기 반도체칩에 이미 형성된 제1도전성볼이 상기 새롭게 리플로우되는 제2도전성볼의 녹는점보다 더 낮게 되도록 함을 특징으로 하는 반도체칩의 도전성범프 형성 방법.12. The first conductive ball of claim 11, wherein a weight ratio of lead (Pb) is greater than that of the newly reflowed second conductive ball, so that the first conductive ball already formed on the semiconductor chip is formed. The method of forming a conductive bump of a semiconductor chip, characterized in that to be lower than the melting point of the newly reflowed second conductive ball. 제11항에 있어서, 상기 새롭게 리플로우되는 제2도전성볼은 납(Pb)의 중량비율이 상기 반도체칩에 이미 형성된 제1도전성볼보다 많게 하여, 상기 새롭게 리플로우되는 제2도전성볼이 상기 반도체칩에 이미 형성된 제1도전성볼의 녹는점보다 더 낮게 되도록 함을 특징으로 하는 반도체칩의 도전성범프 형성 방법.12. The second conductive ball of claim 11, wherein the second conductive ball is newly reflowed so that a weight ratio of lead (Pb) is greater than that of the first conductive ball already formed on the semiconductor chip. The method of forming a conductive bump of a semiconductor chip, characterized in that the lower than the melting point of the first conductive ball already formed on the chip. 제10항에 있어서, 상기 새롭게 리플로우되는 제2도전성볼은 솔더 프린팅(Solder Printing) 또는 솔더 도금(Solder Plating)에 의해 형성됨을 특징으로 하는 반도체칩의 도전성범프 형성 방법.The method of claim 10, wherein the newly reflowed second conductive balls are formed by solder printing or solder plating.
KR1020000083054A 2000-12-27 2000-12-27 Conductive bump structure of semiconductor chip and its forming method KR100716869B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000083054A KR100716869B1 (en) 2000-12-27 2000-12-27 Conductive bump structure of semiconductor chip and its forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083054A KR100716869B1 (en) 2000-12-27 2000-12-27 Conductive bump structure of semiconductor chip and its forming method

Publications (2)

Publication Number Publication Date
KR20020053422A KR20020053422A (en) 2002-07-05
KR100716869B1 true KR100716869B1 (en) 2007-05-09

Family

ID=27686797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083054A KR100716869B1 (en) 2000-12-27 2000-12-27 Conductive bump structure of semiconductor chip and its forming method

Country Status (1)

Country Link
KR (1) KR100716869B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57112039A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of semiconductor device
JPH09112737A (en) * 1995-10-17 1997-05-02 Sanki Kogyo Kk Float valve device for channel
KR970053186A (en) * 1995-12-29 1997-07-29 김광호 Interconnection method using stud bump
JPH10303205A (en) * 1997-04-30 1998-11-13 Tanaka Denshi Kogyo Kk Bump electrode formation material and electronic part

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57112039A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of semiconductor device
JPH09112737A (en) * 1995-10-17 1997-05-02 Sanki Kogyo Kk Float valve device for channel
KR970053186A (en) * 1995-12-29 1997-07-29 김광호 Interconnection method using stud bump
JPH10303205A (en) * 1997-04-30 1998-11-13 Tanaka Denshi Kogyo Kk Bump electrode formation material and electronic part

Also Published As

Publication number Publication date
KR20020053422A (en) 2002-07-05

Similar Documents

Publication Publication Date Title
US6610591B1 (en) Methods of ball grid array
US7569935B1 (en) Pillar-to-pillar flip-chip assembly
US9082763B2 (en) Joint structure for substrates and methods of forming
US7420814B2 (en) Package stack and manufacturing method thereof
US20170084560A1 (en) Methods and Apparatus for Solder Connections
US7749806B2 (en) Fabricating process of a chip package structure
US20070200251A1 (en) Method of fabricating ultra thin flip-chip package
US6214156B1 (en) Semiconductor device mounted on board by flip-chip and method for mounting the same
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US20070120268A1 (en) Intermediate connection for flip chip in packages
JPH10173006A (en) Semiconductor device and its manufacturing method
KR20030090481A (en) Method For Bonding IC Chips To Substrates With Non-Conductive Adhesive and Assemblies Formed
JP2907188B2 (en) Semiconductor device, method of mounting semiconductor device, and method of manufacturing semiconductor device
TWI237370B (en) Chip package structure and process for fabricating the same
KR101211724B1 (en) Semiconductor package with nsmd type solder mask and method for manufacturing the same
KR100648039B1 (en) method of forming solder ball and related fabrication and structure of semiconductor package using the method
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
KR100716869B1 (en) Conductive bump structure of semiconductor chip and its forming method
JP3838530B2 (en) Manufacturing method of semiconductor device
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP2002026073A (en) Semiconductor device and its manufacturing method
TWI496250B (en) Package substrate and fabrication method thereof
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
KR100437278B1 (en) Method of fabricating Flipchip package for semiconductor device
US20020094683A1 (en) Method for manufacturing chip size package and its structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150504

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 13