KR19990033447A - 디램의 억세스 타이밍 제어장치 - Google Patents

Abstract

본 발명은 디램(DRAM)의 억세스 제어기술에 관한 것으로, 중앙처리장치 또는 디엠에이(DMA)등에 의하여 디램을 억세스할 때 프로그램이 가능한 웨이트 사이클을 이용하여 시스템에서 사용하는 디램의 데이터 밴드폭에 상관없이 각기 다른 형태의 기억용량을 갖는 디램을 억세스할 수 있도록 하고, 또한, 디램 클럭신호의 주파수에 상관없이 제어할 수 있도록한 것이다. 이를 구현하기 위해 디램 억세스 장치에 있어서, 상기 씨피유의 제어하에 상기 디램(4)의 억세스를 제어하기 위해 디램 콘트롤러(3)측으로 각종 제어신호(B_CLK),(B_A),(B_WRITE),(D_SEL)를 출력할 때, 그 디램(4)의 디램의 데이터 밴드폭에 따라 웨이트 사이클을 조정하여 출력하고, 그로부터 버스 웨이트신호(B_WAIT), 버스 데이터(B_D)를 공급받아 상기 프린터(5)에 기 설정된 단위로 데이터를 출력하는 씨피유 인터페이스부(2)와; 상기 입력신호에 따라 상기 디램(4)에 각종 제어신호(DRAMA),( ),( ),( ),( )를 출력할 때, 데이터 밴드폭과 클럭신호의 주파수에 따라 웨이트 사이클을 조정하여 출력하고, 그로부터 순차적으로 공급되는 데이터(M_D)를 한 번 또는 두 번에 래치하여 상기 씨피유 인터페이스부(2)에 전달하는 디램 콘트롤러(3)를 포함하여 구성한 것이다.

Description

디램의 억세스 타이밍 제어장치

본 발명은 디램(DRAM) 억세스를 위한 디램 콘트롤러의 설계기술에 관한 것으로, 특히 프로그램 가능한 웨이트 사이클(programable wait cycle)을 사용하여 데이터 밴드폭에 관계없이 각기 다른 형태의 기억용량을 갖는 디램을 억세스하는데 적당하도록한 디램의 억세스 타이밍 제어장치에 관한 것이다.

통상적으로, 디램의 억세스 제어 장치에 적용되는 디램 콘트롤러는 디램을 억세스하는 마이크로프로세서에 의존하는 특성을 갖는다. 디램 억세스에 적용되는 ARM7 코어는 32bit 범용 마이크로프로세서이며, 디램 콘트롤러는 외부 디램 메모리 뱅크와 ASB 버스에 인터페이스되어 있다. 그리고, 시스템 버스인 ASB는 32bit 밴드폭을 갖으며, 시스템클럭 주파수는 20MHz이다.

이와 같은 구성의 디램 콘트롤러를 이용하는 경우, ASB 버스의 용량과 디램의 억세스 용량이 일치하는 경우에 한하여 억세스가 가능하였다. 예로써, 시스템버스인 ASB 버스가 32bit인 경우 디램의 억세스 용량도 32bit인 것만 콘트롤할 수 있다.

즉, 도 1의 (a) 내지 (h)는 이때 사용되는 각 신호의 타이밍을 보인 것으로 이에 도시한 바와 같이, 디램의 데이터 밴드폭이 특정한 폭(예: 32bit)을 갖는 구조에 대해서만 워드 오퍼레이션이 가능하도록 고정되어 있으며, 오퍼레이션에 필요한 사이클의 수가 고정되어 있으므로 클럭신호의 주파수가 높아지면 디램의 억세스 타이밍시간을 만족시키지 않게 된다.

이와 같이 종래 디램의 억세스 제어 회로에 있어서는 ASB 버스의 용량에 상응되는 디램만을 콘트롤할 수 있게 되어 있어 사용상에 많은 제약이 따르는 결함이 있고, ASB 버스의 용량이 32bit인 경우 시스템 성능상 16bit 또는 8bit 단위 용량의 디램을 억세스할 수 없는 결함이 있다. 또한, 시스템 클럭 주파수를 높이고자 하는 경우 디램 콘트롤러가 디램의 억세스 타임을 만족하지 않아 정상적인 억세스가 불가능하게 되는 결함이 있었다.

따라서, 본 발명이 이루고자하는 기술적 과제는 디램 콘트롤러의 스테이트 머신(state machine)을 변화시켜 다양한 종류(32bit,16bit,8bit)의 디램을 억세스할 수 있도록하고, 스테이트 머신에 프로그램 가능한 웨이트 사이클을 추가하여 고주파수를 갖는 시스템에서도 디램의 억세스가 가능하도록하는 디램의 억세스 타이밍 제어장치를 제공함에 있다.

도 1의 (a)~(h)는 종래 기술에 의한 디램의 억세스 타이밍도.

도 2는 본 발명에 의한 디램의 억세스 타이밍 제어장치의 일실시 예시 블록도.

도 3의 (a)~(h)는 본 발명에 의한 디램의 억세스 타이밍도.

도 4의 (a)~(h)는 본 발명에 의한 디램의 다른 억세스 타이밍도.

도 5의 (a)~(h)는 본 발명에 의한 디램의 또 다른 억세스 타이밍도.

***도면의 주요 부분에 대한 부호의 설명***

1 : 씨피유 2 : 씨피유 인터페이스부

2A : 디코더 3 : 디램 콘트롤러

4 : 디램 5 : 프린터

도 1은 본 발명의 목적을 달성하기 위한 디램의 억세스 타이밍 제어장치에 대한 일실시 예시 블록도로서 이에 도시한 바와 같이, 씨피유(ARM710A)(1)의 제어하에 디램(4)을 억세스하여 획득한 데이터를 프린터(5)와 같은 외부 출력장치에 출력하는 디램 억세스 장치에 있어서, 상기 씨피유의 제어하에 상기 디램(4)의 억세스를 제어하기 위해 디램 콘트롤러(3)측으로 버스 클럭신호(B_CLK), 버스 어드레스신호(B_A), 버스 라이트신호(B_WRITE), 디바이스 선택신호(D_SEL)를 출력할 때 그 디램(4)의 디램의 데이터 밴드폭에 따라 웨이트 사이클을 조정하여 출력하고, 그로부터 버스 웨이트신호(B_WAIT), 버스 데이터(B_D)를 공급받아 상기 프린터(5)에 기 설정된 단위로 데이터를 출력하는 씨피유 인터페이스부(2)와; 상기 씨피유 인터페이스부(2)로부터 각종 신호를 입력받아 상기 디램(4)에 디램 어드레스신호(DRAMA),로우어드레스 스트로브신호( ),칼럼어드레스 스트로브신호( ), 아웃인에이블신호( ), 라이트인에이블신호( )를 출력할 때 데이터 밴드폭과 클럭신호의 주파수에 따라 웨이트 사이클을 조정하여 출력하고, 그로부터 공급되는 데이터(M_D)를 한 번 또는 두 번에 래치하여 상기 씨피유 인터페이스부(2)에 전달하는 디램 콘트롤러(3)를 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 2 내지 도 4를 참조하여 상세히 설명하면 다음과 같다.

먼저, 외부출력장치인 프린터(5)측으로 출력하고자 하는 데이터의 밴드폭이 32bit인 것에 비하여 데이터를 읽어내고자 하는 디램(4)의 구조가 16bit인 구조인 경우, 레지스터 셋팅 방식으로 웨이트 사이클을 조정하고, 이에 따라 그 디램(4)에서 두 번에 걸쳐 데이터를 읽어내어 그 데이터를 프린터(5)측으로 한 번에 출력하게 되는데, 이에 의한 워드 오퍼레이션 과정을 설명하면 다음과 같다.

씨피유 인터페이스부(2)는 디램 콘트롤러(3)에 디바이스 선택신호(D_SEL)를 출력함에 있어서 도 3의 (a)와 같은 버스 클럭신호(B_CLK)를 기준으로 도 3의 (b)와 같이 액티브시간을 한 사이클 더 연장시켜(32bit 밴드폭을 기준으로) 출력한다.

또한, 상기 씨피유 인터페이스부(2)는 상기 디램 콘트롤러(3)에 어드레스신호(adr)를 출력함에 있어서 도 3의 (c)에서와 같이 액티브시간을 한 사이클 더 연장시켜 출력하고, 버스 라이트신호(B_WRITE)를 출력함에 있어서도 도 3의 (e)에서와 같이 "로우", "하이" 출력시간을 한 사이클 연장시켜 출력한다.

이와 함께 상기 디램 콘트롤러(3)는 상기 디램(4)에 로우어드레스 스트로브신호( )를 출력함에 있어서, 도 3의 (f)에서와 같이 "로우" 출력시간을 한 사이클씩 더 연장시켜 출력하고, 칼럼어드레스 스트로브신호( )를 출력함에 있어서, 도 3의 (g)에서와 같이 상기 버스클럭신호(B_CLK)와 동일한 두 주기의 칼럼어드레스 스트로브신호( )를 출력한다.

또한, 상기 디램 콘트롤러(3)는 디램 어드레스신호(DRAMA)를 출력함에 있어서, 도 3의 (h)와 같이 한 사이클씩(col2) 추가하여 출력하게 되므로 상위 16bit,하위 16bit 데이터를 순차적으로 래치할 수 있게 되며, 이렇게 래치된 디램(4)의 데이터를 읽어와 32bit 단위로 상기 씨피유 인터페이스부(2)에 출력하기 위하여 상기 씨피유 인터페이스부(2)에 도 3의 (d)에서와 같이 한 사이클 연장된 버스웨이트신호(B_WAIT)를 출력하게 된다.

이에 따라 상기 씨피유 인터페이스부(2)는 상기 디램콘트롤러(3)로부터 공급되는 32bit 단위의 데이터를 프린터(5)측으로 출력할 수 있게 된다.

한편, 도 4의 (a) 내지 (h)는 본 발명의 다른 실시예를 보인 디램(4)의 억세스 타이밍도이다. 즉, 도 4의 (a) 내지 (h)는 상기 디램(4)의 데이터 밴드폭이 32bit 구조인 경우, 도 1의 (a) 내지 (h)에서와 같은 타이밍을 기준으로 1 웨이트 사이클을 각각 추가하여 그 디램(4)의 억세스 타임을 연장시키기 위한 것으로, 이에 의한 억세스 과정을 설명하면 다음과 같다.

씨피유 인터페이스부(2)에서 디램 콘트롤러(3)측으로 출력하는 디바이스 선택신호(D_SEL),버스 클럭신호(B_CLK),버스 웨이트신호(B_WAIT),버스 라이트신호(B_WRITE)를 비롯하여 그 디램 콘트롤러(3)에서 디램(4)측으로 출력하는 로우어드레스 스트로브신호( )는 도 3에서 각 해당 신호의 타이밍과 동일하다.

그러나, 상기 디램 콘트롤러(3)에서 디램(4)측으로 출력하는 칼럼어드레스 스트로브신호( ) 및 디램 어드레스신호(DRAMA)는 도 3과 다른 형태로 출력한다.

즉, 칼럼어드레스 스트로브신호( )는 도 4의 (g)에서와 같이 두 사이클동안 연속해서 "로우"로 액티브시켜 출력하고, 디램어드레스신호(DRAMA)는 도 4의 (h)에서와 같이 로우(row)와 칼럼(col) 방향에 대해 공히 동일한 시간간격으로 연속적으로 출력하게 된다. 이렇게 함으로써 고주파수 시스템에서의 디램 억세스 타이밍을 만족시킬 수 있게 된다.

한편, 도 5의 (a) 내지 (h)는 본 발명의 또 다른 실시예를 보인 디램(4)의 억세스 타이밍도이다. 즉, 도 5의 (a) 내지 (h)는 상기 디램(4)의 데이터 밴드폭이 16bit 구조이고, 고주파수 시스템인 경우, 도 4의 (a) 내지 (h)에서와 같은 타이밍을 기준으로 두 개의 웨이트 사이클을 각각 추가하여 그 디램(4)의 억세스 타임을 맞추기 위한 것으로, 이에 의한 억세스 과정을 설명하면 다음과 같다.

씨피유 인터페이스부(2)에서 디램 콘트롤러(3)측으로 출력하는 디바이스선택신호(D_SEL),버스클럭신호(B_CLK),버스웨이트신호(B_WAIT),버스라이트신호(B_WRITE)를 비롯하여 그 디램 콘트롤러(3)에서 디램(4)측으로 출력하는 로우어드레스 스트로브신호( )는 도 3에서 각 해당 신호의 타이밍에 1 사이클 추가하였다.

또한, 상기 디램 콘트롤러(3)에서 디램(4)측으로 칼럼어드레스 스트로브신호( )를 출력함에 있어서, 도 4의 (g)와 같이 칼럼어드레스 스트로브신호( )를 출력한 후 버스클럭신호(B_CLK)의 하강에지에서 다시 그 칼럼어드레스 스트로브신호( )를 출력한다.

또한, 상기 디램 콘트롤러(3)는 상기 디램(4)측으로 디램어드레스신호(DRAMA)를 출력함에 있어서, 도 5의 (h)에서와 같이 로우(row) 방향에 대해 출력한 후 칼럼(col1),(col2) 방향에 대해 공히 동일한 시간간격으로 연속적으로 출력하게 된다.

이상에서 상세히 설명한 바와 같이, 본 발명은 웨이트 사이클을 사용하여 시스템에서 사용하는 디램의 데이터 밴드폭에 상관없이 각기 다른 형태의 기억용량을 갖는 디램을 억세스할 수 있게 함으로써 원가를 절감할 수 있을뿐더러 시스템의 성능에 따라 원하는 디램을 선택하여 사용할 수 있는 효과가 있고, 시스템 클럭의 주파수에 따라 디램의 억세스 타임을 맞추어 콘트롤할 수 있으므로 고성능 시스템의 클럭 주파수에 대해서도 디햄을 억세스할 수 있는 효과가 있다.

Claims (4)

1. 씨피유(1)의 제어하에 디램(4)을 억세스하여 획득한 데이터를 프린터(5)와 같은 외부 출력장치에 출력하는 디램 억세스 장치에 있어서, 상기 씨피유의 제어하에 상기 디램(4)의 억세스를 제어하기 위해 디램 콘트롤러(3)측으로 각종 제어신호(B_CLK), (B_A),(B_WRITE),(D_SEL)를 출력할 때, 그 디램(4)의 데이터 밴드폭에 따라 웨이트 사이클을 조정하여 출력하고, 그로부터 버스 웨이트신호(B_WAIT), 버스 데이터(B_D)를 공급받아 상기 프린터(5)에 기 설정된 단위로 데이터를 출력하는 씨피유 인터페이스부(2)와; 상기 입력신호에 따라 상기 디램(4)에 각종 제어신호(DRAMA),( ),( ),( ),( )를 출력할 때, 데이터 밴드폭과 클럭신호의 주파수에 따라 웨이트 사이클을 조정하여 출력하고, 그로부터 순차적으로 공급되는 데이터(M_D)를 한 번 또는 두 번에 래치하여 상기 씨피유 인터페이스부(2)에 전달하는 디램 콘트롤러(3)를 포함하여 구성한 것을 특징으로 하는 디램의 억세스 타이밍 제어장치.
2. 제1항에 있어서, 상기 디램(4)의 데이터 밴드폭이 16bit 구조이고, 출력하고자 하는 데이터의 밴드폭이 32bit인 경우, 상기 디램 콘트롤러(3)는 레지스터 셋팅에 의해 그 디램(4)의 억세스 타임을 지원하도록 구성한 것을 특징으로 하는 디램의 억세스 타이밍 제어장치.
3. 제1항에 있어서, 상기 디램(4)의 데이터 밴드폭과 출력하고자 하는 데이터의 밴드폭이 모두 32bit인 경우, 모든 제어신호들을 한 사이클 추가하여 그 디램(4)을 억세스하도록 구성한 것을 특징으로 하는 디램의 억세스 타이밍 제어장치.
4. 제1항에 있어서, 상기 디램(4)의 데이터 밴드폭이 16bit 구조이고, 출력하고자 하는 데이터의 밴드폭이 32bit인 경우, 모든 제어신호들을 두 사이클 추가하여 그 디램(4)을 억세스하도록 구성한 것을 특징으로 하는 디램의 억세스 타이밍 제어장치.