KR19990032730A - Initial state stabilization device of interprocessor communication unit - Google Patents
Initial state stabilization device of interprocessor communication unit Download PDFInfo
- Publication number
- KR19990032730A KR19990032730A KR1019970053847A KR19970053847A KR19990032730A KR 19990032730 A KR19990032730 A KR 19990032730A KR 1019970053847 A KR1019970053847 A KR 1019970053847A KR 19970053847 A KR19970053847 A KR 19970053847A KR 19990032730 A KR19990032730 A KR 19990032730A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- inter
- initial
- unit
- processor communication
- Prior art date
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
본 발명은 이동통신 교환기내 프로세서간 통신 링크 블록에 전원 공급시 초기 불안상태 동안 프로세서간 통신 데이터를 블로킹하는 이동통신 교환기의 프로세서간 통신부 초기 상태 안정화 장치에 관한 것으로, 이러한 본 발명은 전원이 공급되는 초기 불안 상태 동안 프로세서간 통신 데이터를 블로킹하도록 데이터 블로킹 제어부에서 제어신호를 발생하고, 직렬/병렬 변환부에서 이 제어신호로 인해 프로세서간 통신 데이터를 블로킹하며, 또한 병렬/직렬 변환부에서 이 제어신호로 인해 전원이 공급되기 시작하는 초기 불안 상태 동안 프로세서간 통신 데이터를 블로킹하여 프로세서간 통신 경로에 랜덤 데이터가 유입되지 못하도록 하여 시스템의 안정성을 향상시킬 수 있도록 한다.The present invention relates to an inter-processor communication unit initial state stabilization apparatus of a mobile communication exchange that blocks inter-processor communication data during an initial instability when power is supplied to the inter-processor communication link block in the mobile communication exchange. The data blocking control unit generates a control signal to block the interprocessor communication data during the initial unstable state, and the serial / parallel converter blocks the interprocessor communication data due to the control signal, and the parallel / serial converter controls the control signal. This prevents random data from entering the inter-processor communication path by blocking the inter-processor communication data during the initial unstable state of power supply, thereby improving the stability of the system.
Description
본 발명은 이동통신 교환기의 프로세서간 통신에 관한 것으로, 특히 프로세서간 통신부내 이중화 링크 인터페이스부에 전원 공급시 카운팅부에서 카운팅을 시작하여 일정 시간 동안 프로세서간 통신 데이터를 블로킹함으로써 랜덤 데이터의 유입을 방지하여 안정된 프로세서간 통신 경로를 유지하도록 하는 이동통신 교환기의 프로세서간 통신부 초기 상태 안정화 장치에 관한 것이다.The present invention relates to inter-processor communication of a mobile communication exchange, and in particular, when the power is supplied to the redundant link interface in the inter-processor communication unit, the counting unit starts counting to block inter-processor communication data for a predetermined time to prevent inflow of random data. The inter-processor communication unit initial state stabilization device of the mobile communication exchange to maintain a stable inter-processor communication path.
도1은 일반적인 이동통신 교환기의 프로세서간 통신부 블록 구성도이다.1 is a block diagram of an interprocessor communication unit of a general mobile communication exchange.
도시된 바와 같이, 운용자로부터의 데이터를 수신하여 분석하고, 분석된 데이터를 해당 프로세서로 전달하는 맨-머신 프로세서(10)와, 상기 맨-머신 프로세서(10)로부터 전달된 데이터를 운영/유지 보수 프로세서(30)로 전달해주고, 상기 운영/유지 보수 프로세서(30)로부터 전달된 데이터를 상기 맨-머신 프로세서(10)로 전달해주어 프로세서간에 데이터를 전달해주는 프로세서간 통신부(20)로 구성된다.As shown, the man-machine processor 10 receives and analyzes data from the operator and delivers the analyzed data to the corresponding processor, and operates / maintains the data transferred from the man-machine processor 10. It is composed of an inter-processor communication unit 20 for delivering to the processor 30, and transfers the data transferred from the operation / maintenance processor 30 to the man-machine processor 10 to transfer data between the processors.
상기에서 프로세서간 통신부(20)는, 상기 맨-머신 프로세서(10)와 상기 운영/유지 보수 프로세서(30)간의 통신 경로를 링크로 설정하는 이중화 노드(21)와, 상기 이중화 노드(21)에 의해 설정된 링크를 인터페이스해주는 이중화 링크 인터페이스부(23)로 구성된다.The interprocessor communication unit 20 includes a redundant node 21 for establishing a communication path between the man-machine processor 10 and the operation / maintenance processor 30 as a link, and the redundant node 21. It consists of a redundant link interface unit 23 for interfacing the link established by the.
또한 이중화 링크 인터페이스부(23)는, 상기 이중화 노드(21)를 통해 직렬 전송방식으로 전달된 데이터를 수신하여 병렬 전송방식의 데이터로 변환하는 직렬/병렬 변환부(25)와, 이중화 링크 인터페이스부(23)에서 병렬 방식으로 처리된 데이터를 상대측 프로세서로 전달하기 위해 직렬 전송 방식의 데이터로 변환하는 병렬/직렬 변환부(27)를 구비한다.In addition, the redundant link interface unit 23 includes a serial / parallel conversion unit 25 for receiving data transferred through the redundant node 21 in a serial transmission method and converting the data into a parallel transmission data, and a redundant link interface unit. A parallel / serial conversion section 27 for converting the data processed in the parallel method at 23 into the data of the serial transmission method for transferring to the counterpart processor.
상기에서 직렬/병렬 변환부(25)는 상기 이중화 노드(21)로부터 전달된 데이터를 수신 클럭에 따라 래치하는 디플립플롭(26)을 최초단에 구비한다.In the above, the serial / parallel converter 25 includes a deflip-flop 26 for latching data transmitted from the redundant node 21 according to a reception clock.
또한 병렬/직렬 변환부(27)는 상기 이중화 링크 인터페이스부(23)에서 처리된 데이터를 송신 클럭에 따라 래치하는 디플립플롭(28)을 최종단에 구비한다.In addition, the parallel / serial conversion section 27 includes a deflip-flop 28 at the final stage for latching the data processed by the redundant link interface section 23 according to the transmission clock.
이와 같이 구성된 종래 이동통신 교환기의 프로세서간 통신부내 이중화 링크 인터페이스부의 전원 공급시 초기 동작을 설명하면 다음과 같다.The initial operation of the power supply of the redundant link interface unit in the inter-processor communication unit of the conventional mobile communication exchange configured as described above is as follows.
먼저, 프로세서간 통신부(20)내 이중화 링크 인터페이스부(23)에 전원이 오프(OFF) 되었다가 다시 온(ON)되는 경우, 초기 불안정한 상태에서 이중화 노드(21)를 통해 랜덤 데이터인 프로세서간 통신 데이터가 출력된다.First, when the power is turned off and then on again in the redundant link interface 23 in the interprocessor communication unit 20, the interprocessor communication, which is random data, is performed through the redundant node 21 in an initial unstable state. The data is output.
즉, 이중화 링크 인터페이스부(23)에 전원이 공급되는 즉시 병렬/직렬 변환부(27)내 디플립플롭(28)은 송신클럭에 따라 랜덤 데이터를 래치하여 이중화 노드(21)로 출력하게 된다. 그러면 이중화 노드(21)는 상기 디플립플롭(28)에서 출력되는 랜덤 데이터를 해당 프로세서로 전달하게 되는 것이다. 특히 프로세서간 통신 데이터의 전송율이 8Mbps인 경우 더욱더 많은 양의 랜덤 데이터가 전달된다.That is, as soon as power is supplied to the redundant link interface unit 23, the de-flip flop 28 in the parallel / serial conversion unit 27 latches random data according to the transmission clock and outputs the random data to the redundant node 21. Then, the redundant node 21 delivers the random data output from the flip-flop 28 to the corresponding processor. In particular, when the transmission rate of interprocessor communication data is 8Mbps, a larger amount of random data is transmitted.
이리하여 이중화 링크 인터페이스부(23)의 전원 공급시 프로세서간 통신 경로에 많은 양의 랜덤 데이터가 유입되게 되며, 이로 인해 프로세서간 통신 경로가 불안정하게 되는 문제가 있었다.Thus, a large amount of random data flows into the inter-processor communication path when the redundant link interface unit 23 is supplied with power, which causes the inter-processor communication path to become unstable.
또한 많은 양의 랜덤 데이터가 프로세서간 통신 경로를 막아 전체 시스템이 다운되어 경제적인 손실이 발생하는 문제도 있었다.In addition, a large amount of random data blocked the communication path between processors, causing the entire system to be down, resulting in economic losses.
본 발명의 목적은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 특히, 이동통신 교환기의 프로세서간 통신부내 이중화 링크 인터페이스부의 전원 공급시 카운팅부에서 카운팅을 하는 일정시간 동안 프로세서간 통신 데이터를 블로킹함으로써 랜덤 데이터의 유입을 방지하여 안정된 프로세서간 통신 경로를 유지하도록 하는 이동통신 교환기의 프로세서간 통신부 초기 상태 안정화 장치를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the conventional problems as described above. In particular, by blocking the inter-processor communication data for a predetermined time counting in the counting unit when the power supply of the redundant link interface in the inter-processor communication unit of the mobile communication exchange An inter-processor communication unit initial state stabilization apparatus of a mobile communication exchange which prevents the inflow of random data to maintain a stable inter-processor communication path.
상기와 같은 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,
전원이 공급되는 초기 불안 상태시 랜덤 데이터가 유입되지 못하도록 프로세서간 통신 데이터를 블로킹하는 이중화 링크 인터페이스부와;A redundant link interface unit for blocking communication data between processors to prevent random data from flowing in an initial unstable state when power is supplied;
상기 이중화 링크 인터페이스부에서 초기 불안 상태 동안 블로킹되어 일정값으로 출력되는 프로세서간 통신 데이터를 받아들이는 이중화 노드로 구성됨을 그 기술적 구성상의 특징으로 한다.The technical feature is that the redundant link interface unit is configured as a redundant node that receives interprocessor communication data that is blocked during an initial unstable state and output as a predetermined value.
도 1 은 일반적인 이동통신 교환기의 프로세서간 통신부 블록 구성도,1 is a block diagram of an interprocessor communication unit of a general mobile communication exchange;
도 2 는 본 발명에 의한 이동통신 교환기의 프로세서간 통신부 초기 상태 안정화 장치의 상세 회로도.2 is a detailed circuit diagram of an inter-processor communication unit initial state stabilization apparatus of a mobile communication switch according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
100:맨-머신 프로세서 200:프로세서간 통신부100: man-machine processor 200: communication processor
210:이중화 노드 220:이중화 링크 인터페이스부210: redundant node 220: redundant link interface unit
225:직렬/병렬 변환부 230:데이터 블로킹 제어부225: serial / parallel conversion unit 230: data blocking control unit
235:병렬/직렬 변환부235: parallel / serial converter
이하, 상기와 같은 본 발명 "이동통신 교환기의 프로세서간 통신부 초기 상태 안정화 장치"의 기술적 사상에 따른 일 실시예의 구성 및 동작을 첨부된 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the configuration and operation of an embodiment according to the technical spirit of the present invention "inter-processor communication unit initial state stabilization apparatus of the mobile communication switch" will be described in detail with reference to the accompanying drawings.
<실시예><Example>
먼저, 본 발명에 의한 이동통신 교환기의 프로세서간 통신부 초기 상태 안정화 장치의 실시예의 구성은 도2에 도시된 바와 같이, 운용자로부터 입력된 데이터를 분석하는 맨-머신 프로세서(100)와 이동통신 교환기의 운용 및 유지보수 기능을 수행하는 운영/유지 보수 프로세서(300)간의 통신 경로를 링크로 설정하는 이중화 노드(210)와; 상기 이중화 노드(210)에 의해 설정된 링크를 상호 인터페이스해주고, 전원이 공급되는 초기 상태시 프로세서간 통신 데이터를 블로킹하는 이중화 링크 인터페이스부(220)로 구성된다.First, the configuration of an embodiment of the inter-processor communication unit initial state stabilization device of the mobile communication switch according to the present invention, as shown in Figure 2, the man-machine processor 100 and the mobile communication switch to analyze the data input from the operator A duplication node 210 for setting a communication path between the operation / maintenance processor 300 which performs an operation and maintenance function as a link; It is composed of a redundant link interface 220 for interfacing the link established by the redundant node 210 and blocking communication data between processors in an initial state of power supply.
상기에서 이중화 링크 인터페이스부(220)는, 상기 이중화 노드(210)를 통해 직렬 전송 방식으로 전달된 데이터를 수신하여 병렬 전송 방식의 데이터롤 변환하는 직렬/병렬 변환부(225)와, 이중화 링크 인터페이스부(220)에서 병렬 방식으로 인터페이스된 데이터를 상대측 프로세서로 전달하기 위해 직렬 전송 방식의 데이터로 변환하는 병렬/직렬 변환부(235)와, 이중화 링크 인터페이스부(220)에 전원이 공급되기 시작하면서 카운팅을 하고 카운팅을 하는 일정 시간 동안 상기 직렬/병렬 변환부(225)와 상기 병렬/직렬 변환부(235)를 제어하여 프로세서간 통신 데이터를 블로킹하는 데이터 블로킹 제어부(230)를 구비한다.In the above, the redundant link interface 220, a serial / parallel conversion unit 225 for receiving the data transmitted in the serial transmission method through the redundant node 210 and converts the data of the parallel transmission method, and the redundant link interface Power is supplied to the parallel / serial conversion unit 235 and the redundant link interface unit 220 which converts the data interfaced in the parallel method in the unit 220 into data in the serial transmission method to transfer the data to the counterpart processor. And a data blocking controller 230 for controlling the serial / parallel converter 225 and the parallel / serial converter 235 to block communication data between processors for a predetermined time during counting and counting.
또한 직렬/병렬 변환부(225)는, 상기 이중화 노드(210)로부터 전달된 데이터를 수신 클럭에 따라 래치하는 디플립플롭(226)을 최초단에 구비한다.In addition, the serial / parallel converter 225 includes a deflip-flop 226 at the first stage for latching the data transmitted from the redundant node 210 according to the reception clock.
그리고 병렬/직렬 변환부(235)는, 상기 이중화 링크 인터페이스부(220)에서 처리된 데이터를 송신 클럭에 따라 래치하는 디플립플롭(236)을 최종단에 구비한다.In addition, the parallel / serial conversion unit 235 includes a de-flip-flop 236 that latches the data processed by the redundant link interface unit 220 in accordance with the transmission clock.
상기에서 데이터 블로킹 제어부(230)는, 상기 이중화 링크 인터페이스부(220)에 공급되는 전원에 따라 동작하여 일정시간 동안 카운팅을 하는 카운팅부(231)와, 상기 카운팅부(231)에서 출력되는 신호의 클럭킹에 따라 이전 상태의 신호를 위상 반전시켜 출력하는 티플립플롭(232)으로 구성된다.The data blocking control unit 230 may operate according to the power supplied to the redundant link interface unit 220 to count for a predetermined time, and the counting unit 231 may be configured to perform a counting operation of the signal output from the counting unit 231. It is composed of a flip-flop 232 for outputting the phase inverted signal of the previous state according to the clocking.
이와 같이 구성된 이동통신 교환기의 프로세서간 통신부 초기 상태 안정화 장치의 동작을 설명하면 다음과 같다.Referring to the operation of the inter-processor communication unit stabilization device of the mobile communication switch configured as described above are as follows.
먼저, 이동통신 교환기내 프로세서간 통신부(200)의 이중화 링크 인터페이스부(220)에 전원이 공급되면, 이 전원에 의해 데이터 블로킹 제어부(230)는 초기 일정 시간 동안 프로세서간 통신 데이터가 전송되지 못하도록 직렬/병렬 변환부(225)와 병렬/직렬 변환부(235)로 제어신호를 전달한다.First, when power is supplied to the redundant link interface 220 of the inter-processor communication unit 200 in the mobile communication switch, the data blocking control unit 230 prevents the inter-processor communication data from being transmitted during the initial predetermined time. The control signal is transmitted to the / parallel converter 225 and the parallel / serial converter 235.
즉, 데이터 블로킹 제어부(230)내 카운팅부(231)는 이중화 링크 인터페이스부(220)에 공급되는 전원에 의해 카운팅을 시작하게 되며, 이 초기 불안 시간(unstable 상태)에는 로우 신호를 출력한다. 이 로우신호에 의해 티플립플롭(232)은 프리셋(preset)신호를 로우신호로 직렬/병렬 변환부(225)와 병렬/직렬 변환부(235)에 전달하게 된다. 이리하여 전원이 공급되기 시작한 초기 불안 시간 동안 직렬/병렬 변환부(225)의 최초단인 디 플립플롭(226)은 프리셋되어 프로세서간 통신 데이터를 하이신호로 수신하게 된다. 이와 동시에 병렬/직렬 변환부(225)의 최종단인 디 플립플롭(236)은 프리셋되어 프로세서간 통신 데이터를 하이신호로 출력하게 된다. 이리하여 전원이 공급되기 시작한 초기 불안 시간 동안 프로세서간 통신 데이터를 하이신호로 송수신함으로써 랜덤 데이터의 유입을 방지하게 되는 것이다.That is, the counting unit 231 in the data blocking control unit 230 starts counting by the power supplied to the redundant link interface unit 220, and outputs a low signal during this initial unstable time (unstable state). By this low signal, the flip-flop 232 transfers the preset signal to the serial / parallel converter 225 and the parallel / serial converter 235 as a low signal. Thus, during the initial anxiety time when the power is supplied, the de-flop 226, which is the first stage of the serial / parallel converter 225, is preset to receive the inter-processor communication data as a high signal. At the same time, the final flip-flop 236 of the parallel / serial converter 225 is preset to output the inter-processor communication data as a high signal. Thus, by transmitting and receiving the communication data between the processors as a high signal during the initial insecurity time when the power is supplied to prevent the inflow of random data.
이후 이중화 링크 인터페이스부(220)가 안정된 상태로 되는 일정시간이 경과되면 데이터 블로킹 제어부(230)내 카운팅부(231)는 로우신호에서 하이신호로 출력하게 된다. 이에 티 플립플롭(232)은 카운팅부(231)에서 출력되는 신호의 클럭킹에 따라 동작하여, 입력되는 하이신호에 의해 이전 상태의 신호인 로우신호를 위상반전시켜 하이 신호로 출력하게 된다. 이리하여 직렬/병렬 변환부(225)의 디플립플롭(226)과 병렬/직렬 변환부(236)의 디플립플롭(236)은 티플립플롭(232)의 출력신호에 의해 프리셋이 해제되어 정상적인 프로세서간 통신 데이터를 송수신할 수 있게 되는 것이다.Thereafter, when a predetermined time elapses when the redundant link interface 220 is in a stable state, the counting unit 231 in the data blocking control unit 230 outputs a high signal from a low signal. Accordingly, the tee flip-flop 232 operates according to the clocking of the signal output from the counting unit 231, and outputs the high signal by inverting the low signal, which is a signal of a previous state, by the input high signal. Thus, the deflip-flop 226 of the serial / parallel converter 225 and the de-flop-flop 236 of the parallel / serial converter 236 are released by the output signal of the flip-flop 232 so that the normal It is possible to send and receive communication data between processors.
이상에서 살펴본 바와 같이, 본 발명 "이동통신 교환기의 프로세서간 통신부 초기 상태 안정화 장치"는, 특히, 데이터 블로킹 제어부를 구현하여 프로세서간 통신부의 이중화 링크 인터페이스부에 전원이 공급되는 초기 불안 시간 동안 프로세서간 통신 데이터를 블로킹함으로써 랜덤한 데이터의 유입을 방지하여 프로세서간 통신 경로를 안정한 상태로 유지할 수 있는 효과가 있게 되는 것이다.As described above, the present invention "an inter-processor communication unit initial state stabilization device of the mobile communication switch," in particular, implements a data blocking control unit between the processor during the initial unstable time power is supplied to the redundant link interface of the communication unit By blocking the communication data, it is possible to prevent the inflow of random data and to maintain a stable communication path between processors.
또한 유입된 많은 양의 랜덤 데이터에 의해 프로세서간 통신 경로가 막혀 시스템이 다운되는 현상을 랜덤한 데이터의 유입 방지로 예방함으로써 경제적인 손실을 방지할 수 있게 되는 효과도 있게 되는 것이다.In addition, it is possible to prevent economic losses by preventing the inflow of random data by preventing the system from crashing due to a block of communication paths between processors due to a large amount of random data introduced.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970053847A KR19990032730A (en) | 1997-10-20 | 1997-10-20 | Initial state stabilization device of interprocessor communication unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970053847A KR19990032730A (en) | 1997-10-20 | 1997-10-20 | Initial state stabilization device of interprocessor communication unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990032730A true KR19990032730A (en) | 1999-05-15 |
Family
ID=66041990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970053847A KR19990032730A (en) | 1997-10-20 | 1997-10-20 | Initial state stabilization device of interprocessor communication unit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990032730A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378712B1 (en) * | 2000-12-27 | 2003-04-07 | 엘지전자 주식회사 | 4 receiving clock selection circuit in time division switch of mobile terminal |
-
1997
- 1997-10-20 KR KR1019970053847A patent/KR19990032730A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378712B1 (en) * | 2000-12-27 | 2003-04-07 | 엘지전자 주식회사 | 4 receiving clock selection circuit in time division switch of mobile terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100373299C (en) | Method for controlling data communication between two processor and bi-processor device | |
| DE69130703T2 (en) | CHIP INTERFACE ARRANGEMENT | |
| JPS5559536A (en) | Bus priority control system in loop bus network system | |
| KR20170131511A (en) | Multi-Gigabit Wireless Tunneling System | |
| US7149906B2 (en) | Communication device | |
| KR19990032730A (en) | Initial state stabilization device of interprocessor communication unit | |
| EP0927397B1 (en) | A method for operating a communication channel in a mixed master/slave subscriber environment through a dynamical closing and/or opening operation, and a system arranged for implementing the method | |
| KR101235589B1 (en) | Apparatus for controlling initial output status of usb controller | |
| JP2703958B2 (en) | Communications system | |
| KR100345597B1 (en) | A method of connecting external keyboard for pcp | |
| CN217904426U (en) | High-flexibility modularized field bus | |
| JPS57166759A (en) | Controlling method for common input/output bus | |
| KR19980061546A (en) | How to generate MTXEN signal of steal chip | |
| KR970000069B1 (en) | Internal network interface for mobile communication system | |
| KR100247419B1 (en) | Duplexing active/standby control method using giltch delete circuit | |
| JPH09326756A (en) | Light receiving and emitting controller | |
| KR890004887B1 (en) | Data transmission system with link access protocol controller and modem | |
| KR930006032B1 (en) | The implementation of level 3 in ccs no.7 mtp on tdx-1 | |
| KR930006031B1 (en) | Message transfer part system by common channel signalling method | |
| JPS6143849A (en) | Data check circuit | |
| JPH08263436A (en) | Data transfer device | |
| KR20020054143A (en) | Device for controlling dpram interrupt | |
| JPH0237449A (en) | Echo back control system for pre-communication processing device subsystem | |
| JPS6124353A (en) | Peripheral controller for communication | |
| KR19990032733A (en) | Interprocessor communication path switching device of personal mobile communication exchange |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |