KR19990029608A - 정지 모드에서 작동하고 있는 시스템을 회복시키는 수단 - Google Patents

정지 모드에서 작동하고 있는 시스템을 회복시키는 수단 Download PDF

Info

Publication number
KR19990029608A
KR19990029608A KR1019980036874A KR19980036874A KR19990029608A KR 19990029608 A KR19990029608 A KR 19990029608A KR 1019980036874 A KR1019980036874 A KR 1019980036874A KR 19980036874 A KR19980036874 A KR 19980036874A KR 19990029608 A KR19990029608 A KR 19990029608A
Authority
KR
South Korea
Prior art keywords
sleep mode
supplied
mode
source
clock
Prior art date
Application number
KR1019980036874A
Other languages
English (en)
Inventor
진-노엘 디보욱스
Original Assignee
맨프래드 메이어
이엠. 마이크로일레크트로닉-마린 쏘시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맨프래드 메이어, 이엠. 마이크로일레크트로닉-마린 쏘시에떼 아노님 filed Critical 맨프래드 메이어
Publication of KR19990029608A publication Critical patent/KR19990029608A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Electric Clocks (AREA)
  • Facsimiles In General (AREA)

Abstract

본 발명은 전력-원(源)에 의하여 공급되는, 그리고 정지(靜止)(sleep) 모드에서 작동할 수 있는 시스템(10)(system)에 관한 것으로써, 상기 시스템은 시스템 클럭(12)(system clock), 시스템 클럭의 작동을 감시하기 위한 발진 탐지 수단(13)(oscillation detection means), 시스템이 정지(靜止)(sleep) 모드에 있을 때, 시스템을 회복시키기 위한 수단(16) 등을 포함한다.
상기 시스템은, 회복 수단(reactivating means)이 시스템에 대하여 내부에 있고 ; 시스템이 정지(靜止)(sleep) 모드로 들어감과 동시에, 자율적인 시간 베이스(autonomous time base)를 상기 수단은 형성하도록, 미리-결정된 시간 간격의 끝에서 상기 시스템을 회복시키도록, 그리고 시스템이 정지(靜止)(sleep) 모드에 있지 않을 때, 시간 베이스 기능과 회복 기능 등과는 다른 기능을 수행할 수 있도록, 회복 수단(reactivating means)을 설치하는 것을 특징으로 한다.
상기 시스템에서 회복 수단(reactivating means)의 이점(利點)은, 회복 수단(reactivating means)이 1 ㎁ 의 크기의 전류에서만 작동할 수 있다는 점이다.

Description

정지 모드에서 작동하고 있는 시스템을 회복시키는 수단
본 발명은 전자 회로(electronic circuit) 분야에 관한 것으로써, 특히 정지(靜止)(sleep) 모드에서 작동하는 시스템을 회복시키는 수단(means)에 관한 것이다.
본 발명에서, 전자 회로 는 하나 이상의 주변 장치에 연결된 중앙 처리 장치(central processing unit), 시스템의 모든 논리 수단(logic means)에 특히 중앙 처리 장치에 클럭 신호(clock signal)를 공급하기 위한 시스템 클럭(system clock) 등을 포함하는 시스템을 의미한다. 시스템의 모든 구성 부분(component)에 전기 공급원(electric supply source)이 제공된다.
일반적으로, 활동(run) 또는 활성(active) 모드, 준비(準備)(stand- by) 또 휴지(休止)(halt) 모드, 그리고 정지(靜止)(sleep) 모드 등의 세 가지 모드에서 상기 시스템은 작동한다.
시스템이 활동(run) 모드에 있을 때, 모든 시스템 구성 부분(component)이 작동하고 있다. 시스템이 준비(準備)(stand-by) 모드에 있을 때, 주변 장치만이 작동하고 있고 일반적으로 중앙 처리 장치는 멈추어 있는데, 즉 클럭 신호에 의하여 더 이상 작동하고 있지 아니 한다. 시스템이 정지(靜止)(sleep) 모드에 있을 때, 시스템 클럭을 포함하는 모든 구성 부분(component)은 멈추어 있고, 공급원만이 시스템에 제공되고 있다. 그러므로, 대부분의 시간에서 상기 시스템은 정지(靜止)(sleep) 모드에서 작동하며, 전력 소비의 뚜렷한 감소가 달성된다.
상기에서 기술(記述)된 형(型)의 시스템 설계자가 부닥치는 문제는, 시스템의 회복에 있는데, 즉 정지(靜止)(sleep) 모드에서 활동(run) 모드 또는 준비(準備)(stand-by) 모드 등으로 시스템의 이동시키는데 있다.
상기 문제에 대한 종래의 해결 방식은, 시스템에서 외부 수단(external means)을 통하여 전체 시스템을 회복시키는 리셋 신호(reset signal)를 공급하는데 있다. 예를 들면, 상기 외부 수단은 시스템에 리셋 신호를 공급하기 위한 수단을 가지는 열쇠(key)에 의하여 형성될 수 있고, 열쇠(key)를 시스템에 가까이 움직일 때, 사용자의 작동에 의하여 완성될 수 있다.
상기 해결 방식의 결점은, 시스템을 회복시키는 추가의 수단의 이용을 필요로 한다는 점에 있는데, 이것은 비용 요구 사항과 공간 요구 사항에 있어서 통상 산업상의 판단 기준에 역행하는 것이다.
상기 해결 방식의 또 하나의 결점은, 시스템을 회복시키기 위하여 시스템에서 외부 수단의 이용을 필요로 한다는 점인데, 이것은 자율적으로 시스템이 회복될 수 없다.
상기에서 기술(記述)된 문제에 대한 종래의 또 하나의 해결 방식은, 시스템 클럭(system clock)에 의하여 공급되는 서로 다른 시간 베이스(time base)를 만드는데 있는데, 시스템 클럭은 정지(靜止)(sleep) 모드에서 작동되지 아니 한다. 상기 시간 베이스(time base)는 시스템이 정지(靜止)(sleep) 모드로 통과하는 순간에 시간 간격을 측정할 수 있어야만 한다.
예로써, 이동식 전화기의 분야에서, 고주파에서 작동하는 제 1 클럭 또는 시스템 클럭과 더 낮은 주파수에서 작동하는 제 2 클럭 등을 포함하는 시스템을, 유럽 특허 번호 586256 은 발표한다. 시스템 클럭은 정지(靜止)(sleep) 모드로 들어가는데, 즉 미리-결정된 시간 주기에 대하여 작동되지 아니 한다. 제 2 클럭에 의하여 공급되는 저-주파수 펄스의 숫자를 세는 것에 의하여, 정지(靜止)(sleep)의 지속 기간을 측정할 수 있다.
상기 해결 방식의 결점은, 시스템 클럭에 대하여 저-주파수 클럭을 측정할 필요가 있다는 점이다.
상기에서 기술(記述)된 형(型)의 시스템에 대하여 경고를 만드는 문제에 대한 다른 해결 방식은, 종래의 기술에 존재한다.
현재 기술(記述)하는 도 1 에 관하여, 중앙 처리 장치(2)(central process- ing unit), 계수기(3)(counter), 펄스 발생기(4)(pulse generator), 25 ㎒ 의 제 1 클럭(5), 그리고 50 ㎒ 의 제 2 클럭(6) 등을 포함하는 시스템(1)(system)을, 미국 특허 번호 4698748 은 발표한다. 장치(2)가 정상적으로 작동할 때, 계수기(3)가 매(每) 20 ㎳ 에서 0 으로 리셋(reset)되고, 중앙 처리 장치가 정상적으로 작동되지 아니 할 때, 계수기(3)는 40 ㎳ 까지 계속해서 증가하며, 이것은 장치(2)의 공급 교환을 일으키도록, 상기 구성 부분(component)을 설치한다. 결과로써, 장치(2)가 커패시터에 의하여 공급되며, + 5 V 의 공급 전압원이 끊기고, 그 다음에 시스템(1)은 정지(靜止)(sleep) 모드에 있게 된다.
상기에서 기술(記述)된 미국 특허 번호 4698748 에서 발표된 것처럼, 두 개의 멀티플렉서(7, 8) 등을 제어하는 것에 의하여, 장치(2)의 정지(靜止)(sleep) 모드는 상기 장치가 계속해서 활성인 작동 상태에 일치함에 특히 주목해야만 한다.
상기에서 기술(記述)된 것과 같은 종래의 해결 방식은 정지(靜止)(sleep) 모드에서 시스템의 작동에서의 전용(專用)인 수단을 필요로 한다는 것과, 상기 수단은 전력의 뚜렷한 소비를 필요로 한다는 것 등을, 본 발명의 출원인은 관찰했다. 일반적으로 상기 작동은, 수 백의 nano-ampere (1 ㎁ = 10-9A) 내지 수 micro-ampere (1 ㎂ = 10-6A) 등에 보통 일치하는 전류를 요구한다.
예를 들면, 상기에서 기술(記述)된 미국 특허 번호 4698748 에서 또한 발표된 것처럼, 현재 기술(記述)하는 도 1 에 관하여, 시스템(1)이 정지(靜止) (sleep) 모드에 있을 때, 상기 시스템은 10 ㎃ 를 소비한다.
본 발명의 목적은, 시스템이 정지(靜止)(sleep) 모드에 있을 때, 회복 수단(reactivating means)을 포함하는 시스템을 공급하는 것인데, 상기 시스템은 상기에서 기술(記述)된 결점을 극복한다.
본 발명의 또 하나의 목적은, 시스템의 정지(靜止)(sleep) 모드 중(中)에 저-전력 소비를 가지는 상기 시스템을 공급하는 것이다.
본 발명의 또 하나의 목적은, 비용과 복잡성에 관하여 종래의 산업상의 판단 기준을 충족시키는 상기 시스템을 공급하는 것이다.
상기 목적, 추가의 다른 목적 등은 제 1 청구항에 따른 시스템에 의하여 달성된다.
정지(靜止)(sleep) 모드에서 시스템의 작동에만 전용(專用)인 수단을 이용함 없이, 자율적으로 회복될 수 있는 시스템을 가능하게 하는 이점(利點)을 상기 설치는 가지며, 상기 설치에서 시스템의 공간과 비용 등이 산업 합리화된다.
본 발명에 따른 시스템의 회복 수단(reactivating means)의 또 하나의 이점(利點)은, 회복 수단(reactivating means)이 시스템에 대하여 내부에 또는 시스템 내(內)에 있는데, 그러므로 외부 수단을 이용함 없이, 회복될 수 있는 시스템을 가능하게 한다는 점이며, 이것은 시스템의 복잡성에서 산업 합리화된다.
본 발명에 따른 시스템의 회복 수단(reactivating means)의 또 하나의 이점(利點)은, 전기 공급원에 의하여 전류가 공급됨과 동시에, 자율적인 시간 베이스(autonomous time base)를 형성하기 위하여 정지(靜止)(sleep) 모드에서 발진 탐지 수단(oscillation detection means)이 이용된다는 점이며, 이것은 정지(靜止)(sleep) 모드에서 시스템의 작동 중(中)에 저-전력 소비만을 요구한다.
본 발명에 따른 시스템의 기억 수단(storage means)의 이점(利點)은, 다수의 미리-결정된 펄스의 숫자를 기억할 목적으로, 그리고 자율적인 시간 베이스(autonomous time base)의 미리-결정된 시간 간격을 대표하는 상기 숫자의 하나를 공급할 목적으로, 기억 수단(storage means)이 설치된다는 점이며, 이것은 정지(靜止)(sleep) 모드에서 시스템의 작동 지속 시간이 다양하게 한다.
본 발명의 목적, 특징 및 이점(利點) 등과 추가의 다른 것 등은, 예로써만 주어지고 부속되는 도면에 관하여 발명의 선호되는 실시예의 상세한 기술(記述)을 읽으면서 보다 더 분명해질 것이다.
도 1 은, 종래의 기술에 따른 시스템을 보여준다 ;
도 2 는, 본 발명에 따른 시스템을 보여준다 ;
도 3 은, 도 2 의 발진 탐지 수단(oscillation detection means)의 간단한 전기 도해(electric diagram)를 보여준다 ;
도 4 는, 도 2 의 시스템이 활동(run) 모드 또는 준비(準備)(stand-by) 모드 등에 있을 때, 도 3 의 발진 탐지 수단(oscillation detection means)에 관하여 세 개 신호의 파형(波形)을 설명하는 세 개의 타이밍 그림(timing diagram)를 보여준다 ;
도 5 는, 도 2 의 시스템이 정지(靜止)(sleep) 모드에 있을 때, 도 3 의 발진 탐지 수단(oscillation detection means)에 관하여 세 개 신호의 파형(波形)을 설명하는 세 개의 타이밍 그림(timing diagram)를 보여준다 ; 그리고
도 6 은, 시스템이 활동(run) 모드, 준비(準備)(stand-by) 모드 및 정지(靜止)(sleep) 모드 등에서 작동할 때, 도 2 의 시스템에서 존재하는 세 개 신호의 파형(波形)을 각각 설명하는 세 개의 타이밍 그림(timing diagram)을 보여준다.
도면의 간단한 부호의 상세한 설명
10 ... 시스템(system), 또는 회복 시스템(reactivating system)
11 ... 중앙 처리 장치(central processing unit)
12 ... 시스템 클럭(system clock)
13 ... 발진 탐지 수단(oscillation detection means)
14 ... 주변 장치(peripheral unit)
16 ... 회복 수단(reactivating means)
17 ... 계수(計數) 수단(counting means)
18 ... 기억 수단(storage means)
19 ... 비교 수단(comparing means)
20 ... 제어 수단(control means)
23 ... 기억 수단(storage means), 또는 커패시터(capacitor)
24 ... 리셋팅 수단(resetting means)
25 ... 임계값 탐지 수단(threshold detection means)
슈미트 트리거 회로(Schumidt trigger circuit)
도 2 는, 본 발명에 따른 시스템(10)(system)을 보여준다.
시스템(10)(system)은, 중앙 처리 장치(11)(central processing unit), 시스템 클럭(12)(system clock) 및 발진 탐지 수단(13)(oscillation detection means) 등을 포함한다. 시스템(10)(system)은 또한 하나 이상의 주변 장치(14)(peri- pheral unit)를 포함한다.
또한 시스템(10)이, 접지 전압(ground voltage) Vss 을 기준으로 하는 공급 전압(supply voltage) Vdd 을 공급하기 위하여 설치되는 전기 공급원(보이지 않음)을 포함한다는 것은 당연하다. 시스템(10)의 각각의 구성 부분(component)은 공급 전압 Vdd 을 수신하기 위한 공급 단자(보이지 않음)와, 접지 전압 Vss 을 수신하기 위한 접지 단자(보이지 않음) 등을 포함한다. 그러므로, 시스템(10)에서 제시되는 다른 전압 등은, 공급 전압 Vdd 와 접지 전압 Vss 내(內)에서 이루어진다.
또한 시스템(10)은, 상기에서 기술(記述)된 것처럼 활동(run) 모드, 준비(準備)(stand-by) 모드, 또는 정지(靜止)(sleep) 모드 등의 세 개 중(中)에서 하나에서 작동될 수 있다.
중앙 처리 장치(11)는 제 1 입력 단자(111), 제 2 입력 단자(112) 및 출력 단자(113) 등을 포함한다.
주변 장치(14)는 제 1 입력 단자(141)와 제 2 입력 단자(142) 등을 포함한다. 상기 주변 장치는 하나 이상의 출력 단자(보이지 않음)를 덧붙여서 포함함은 당연하다.
시스템 클럭(12)은 입력 단자(121), 제 1 출력 단자(122), 제 2 출력 단자(123), 그리고 제 3 출력 단자(124) 등을 포함한다. 단자(122) 내지 단자(124) 등을 통하여 클럭 신호 CK 을 공급할 수 있게, 시스템 클럭(12)(system clock)을 설치한다. 상기 목적을 위하여, 단자(122)는 단자(111)에 연결되며, 그래서 중앙 처리 장치(11)는 단자(111)를 통하여 클럭 신호 CK 을 수신할 수 있다. 그리고, 단자(123)는 단자(141)에 연결되며, 그래서 주변 장치(14)는 단자(141)를 통하여 클럭 신호 CK 을 수신할 수 있다. 예로써만, 일반적으로 단자(122)와 단자(123) 등에 의하여 공급되는 클럭 신호 CK 의 주파수는 600 ㎑ 의 크기를 가진다.
발진 탐지 수단(13)은 제 1 입력 단자(131), 제 2 입력 단자(132) 및 제 3 입력 단자(133) 등을 포함한다. 발진 탐지 수단(13)은 시스템 클럭(12)의 작동을 감시하기 위하여 설치된다. 상기 목적을 위하여, 단자(131)는 단자(124)에 연결되며, 그래서 발진 탐지 수단(13)은 제 1 주파수에서 클럭 신호 CK 을 수신할 수 있다.
제 1 주파수는 중앙 처리 장치(11)와 주변 장치(14) 등에 공급되는 클럭 신호 CK 의 주파수보다 더 낮을 수 있음에 특히 주목해야 한다. 예로써, 제 1 주파수는 일반적으로 500 ㎐ 의 크기를 가진다.
상기 목적을 위하여, 또한 시스템 클럭(12)은, 600 ㎑ 에 일치하는 주파수를 가지는 입력 신호를 수신하도록, 그리고 600 ㎑ 와 수 ㎐ 등의 사이에서의 주파수를 가지는 출력 신호를 공급하도록, 설치되는 주파수 분할 체인(보이지 않음)(frequency division chain)을 포함한다. 서로 다른 주파수 값은 설명되는 예에 의하여서만 주어진다는 것은 당연하다.
시스템(10)은, 출력 단자(151)를 포함하는 전압 변환 수단(15)(voltage converting means)을 덧붙여서 포함한다. 상기에서 이미 기술(記述)한 것처럼, 공급 전압 Vdd 를 수신하기 위하여, 그리고 단자(151)을 통하여 전류 Idd 에 응답하여 공급하기 위하여, 전압 변환 수단(15)은 설치된다. 전압 변환 수단(15)은 전류 Idd 를 공급하기 위하여 설치되는 전류 미러(current mirror)로 구성되는 것을 선호하며, 그래서 상기 전류는 미리-결정된 값을 가진다. 단지 설명되는 예로써만, 전류 Idd 는 1 ㎁ 에 실질적으로 일치한다. 그러므로, 단자(151)는 단자(132)에 연결되며, 그래서 발진 탐지 수단(13)은 예를 들면 1 ㎁ 에 실질적으로 일치하는 전류 Idd 를 수신할 수 있다.
도 2 에서 시스템의 발진 탐지 수단(13)의 구조를 간단하게 상기(想起)할 것이다.
도 3 은, 상기 수단(means)의 간단한 전기 도해(electrical diagram)를 보여준다.
도 2 에 관하여 기술(記述)되었던 것처럼, 발진 탐지 수단(13)은 단자(131)에서 단자(134) 까지를 포함한다.
도 3 에서 보여지듯이, 발진 탐지 수단(13)은, 기억 수단(23)(storage means), 리셋팅 수단(24)(resetting means) 및 임계값 탐지 수단(25)(threshold detection means) 등을 또한 포함한다. 커패시터는 기억 수단(23)을 위하여 이용되고, 슈미트 트리거 회로(Schmidt trigger circuit)는 임계값 탐지 회로(25)를 위하여 이용되는 것을 선호한다.
노드(26)(node)는 단자(132)에, 그리고 커패시터(23)의 두 개 플레이트에서 하나에 연결되며, 그래서 상기 커패시터는 단자(132)에 의하여 공급되는 전류 Idd 에 의하여 충전된다. 커패시터(23)의 다른 플레이트는 접지에 연결된다.
리셋팅 수단(24)은 제 1 입력 단자(241), 제 2 입력 단자(242) 및 출력 단자(243) 등을 포함한다. 리셋팅 제어 신호를 수신할 수 있도록, 그리고 커패시터(23)의 단자에서 전압을 0 으로 리셋하도록, 리셋팅 수단(24)은 설치되며, 상기 전압은 Vi 로 표시된다. 일반적으로 상기 제어 신호는 클럭 신호 CK 의 상승 에지(rising edge)에 일치한다. 상기 목적을 위하여, 단자(241)는 단자(131)에 연결됨으로써 리셋팅 수단(24)은 클럭 신호 CK 를 수신하고, 단자(243)는 노드(26)에 연결됨으로써, 전압 Vi 를 0 으로 리셋시킬 수 있다.
슈미트 트리거 회로(25)는 입력 단자(251)와 출력 단자(252) 등을 포함한다. 전압 Vi 가 문턱 전압 Vth 보다 더 큰지 적은 지를 탐지하기 위하여 전압 Vi를 수신할 수 있도록, 그리고 전압 Vi 가 문턱 전압 Vth 보다 클 때 펄스에 일치하는 전압 Vo 를 공급하도록, 슈미트 트리거 회로(25)를 설치한다. 상기 목적을 위하여, 단자(251)는 노드(26)에 연결됨으로써 슈미트 트리거 회로(25)는 전압 Vi 를 수신할 수 있고, 단자(252)가 단자(134)에 연결됨으로써 발진 탐지 수단(13)의 출력 전압으로써 전압 Vo 를 공급한다.
임계값 탐지 수단(25)이 슈미트 트리거 회로에 의하여 구성되는 것과 같이 선호되는 경우에서, 문턱 전압 Vth 는 상기 회로의 교환 포인트(switching point)에 일치한다는 것은 특히 주목해야 한다.
시스템(10)이 활동(run) 모드 또는 준비(準備)(stand-by) 모드 등에 있는 경우에, 도 3 의 발진 탐지 수단(13)의 작동을 간단하게 상기(想起)할 것이다.
시스템(10)의 작동 모드와 독립하여 상기 시스템의 모든 구성 부분은 전압 Vdd 하(下)에서 유지됨이 상기(想起)될 것이다. 결과적으로, 전류 Idd 는 단자(132)를 통하여 지속적으로 공급되고, 커패시터(23)가 충전됨으로써, 전압 Vi 는 시간 t 의 함수로써 선형 함수이다.
도 4 는, 클럭 신호 CK, 전압 Vi 와 전압 Vo 등의 파형(波形)을 각각 설명하는 세 개의 타이밍 그림(31, 32, 33) 등을 보여준다.
타이밍 그림(32)에 의하여 보여지듯이, 초기 순간 t0 에서 전압 Vi 는 0 이고, 그 다음에 전압 Vi 는 시간 t 에 대하여 증가한다. 게다가, 타이밍 그림(31)에 의하여 보여지듯이, 시스템(10)이 활동(run) 모드 또는 준비(準備)(stand- by) 모드 등에 있을 때, 클럭 신호 CK 는 주기적으로 상태를 변화시킨다. 클럭 신호 CK 의 주파수는 일반적으로 500 ㎐ 에 일치함이 상기(想起)될 것이다. 그러므로, 타이밍 그림(31)에 의하여 보여지듯이, 순간 t0 에서 클럭 신호 CK 는 낮은데 예를 들면 전압 Vss 와 같고, 순간 t1 에서 상태를 변화시키고, 예를 들면 전압 Vdd 에 일치하는데 높다. 타이밍 그림(32)에 의하여 보여지듯이, 순간 t1 에서 클럭 신호 CK 의 상승 에지(rising edge) 수신(受信)의 결과로써, 리셋팅 수단(24)은 전압 Vi 을 리셋하며, 그 다음에 전압 Vi 의 초기 값에서 다시 시작한다. 상황은 순간 t0 의 상황과 동일하며, 그 다음에 반복한다.
도 4 에서 보여진 예는, 활동(run) 모드 또는 준비(準備)(stand-by) 모드 등에서 시스템(10)의 정상적인 작동 상황을 설명함에 특히 주목해야 한다. 타이밍 그림(33)에 의하여 보여지듯이, 클럭 신호 CK 는 주기적으로 발진 탐지 수단(13)에 공급됨으로써, 전압 Vo 는 상태를 변화시키지 아니 한다.
예로써만, 다음의 비-정상적인 상황을 고려하자. 어떤 이유에서, 클럭 신호 CK 의 주파수는 연속적으로 감소한다. 결과적으로, 커패시터(23)는 연속적으로 증가하는 시간 주기의 끝에서 리셋됨으로써, 문턱 전압 Vth 에 도달할 때까지, 전압 Vi 는 계속해서 선형으로 증가하며, 슈미트 트리거 회로(25)를 교환시킨다. 상기 경우에서, 전압 Vo 는 상태를 변화시킨다. 다시 말하면, 하기(下記)에서 기술(記述)되는 것처럼, 슈미트 트리거 회로(25)는 시스템(10)에 대하여 리셋팅 명령을 공급한다.
시스템이 정지(靜止)(sleep) 모드에 있을 때, 시스템 클럭(12)이 작동되지 않기 때문에, 발진 탐지 수단(13)은 더 이상 시스템 클럭(12)의 작동을 감시하지 않는다.
도 2 에서 보여지듯이, 회복 시스템(10)(reactivating system)이 정지(靜止)(sleep) 모드에 있을 때, 회복 시스템(10)(reactivating system)을 위한 수단(16)을 포함한다.
게다가, 정지(靜止)(sleep) 모드로 시스템(10)이 들어감과 동시에, 자율적인 시간 베이스(autonomous time base)를 형성하도록, 미리-결정된 시간 간격의 끝에서 상기 시스템을 회복시키도록, 그리고 시스템(10)이 정지(靜止)(sleep) 모드에 있지 않을 때, 시간 베이스를 작동시키는 것과는 다른 기능을 수행하도록, 회복 수단(16)(reactivating means)이 시스템(10)의 내부에 있거나, 시스템(10) 내(內)에 설치된다.
도 4 에 관하여 상기에서 기술(記述)된 것처럼, 도 2 에서 보여지는 선호되는 실시예에서, 회복 수단(16)은 자율적인 시간 베이스(autonomous time base)를 형성하기 위한 정지(靜止)(sleep) 모드에서 이용되는 발진 탐지 수단(13)을 포함하면서, 활동(run) 모드 또는 준비(準備)(stand-by) 모드 등에서 시스템 클럭(12)의 작동을 감시한다.
시스템(10)이 정지(靜止)(sleep) 모드에 있는 경우에, 발진 탐지 수단(13)의 작동이 간단하게 상기(想起)될 것이다.
도 5 는, 시스템(10)이 정지(靜止)(sleep) 모드에 있는 경우에, 클럭 신호 CK, 전압 Vi 와 전압 Vo 등의 파형(波形)을 각각 설명하는 세 개의 타이밍 그림(41, 42, 43) 등을 보여준다.
도 5 에서 보여지는 순간 t0 는 도 4 에 관하여 기술(記述)된 t0 와 동일하다. 타이밍 그림(41)에 의하여 보여지듯이, 클럭 신호 CK 가 상태를 변화시키지 않기 때문에, 순간 t1 에서 전압 Vi 는 리셋되지 않는다. 그러므로, 타이밍 그림(42)에 의하여 보여지듯이, 상기 전압은 계속해서 선형으로 증가한다. 순간 t3 에서 일반적으로 순간 t0 가 지난 10 ㎳ 에서, 슈미트 트리거 회로(25)(Schumidt trigger circuit)의 교환 포인트(switching point)인 문턱 전압 Vth 에 전압 Vi 가 도달한다. 결과적으로, 타이밍 그림(43)에 의하여 보여지듯이, 슈미트 트리거 회로(25)(Schumidt trigger circuit)는 전압 Vo 로써 출력 펄스(out pulse)를 공급한다. 그 다음에 상기 펄스는 시스템(10)을 위한 리셋 신호를 공급하기 위하여 이용될 수 있으며, 그러므로 정지(靜止)(sleep) 모드로 시스템(10)이 들어감과 동시에 트리거될 수 있는, 그리고 10 ㎳ 에 일반적으로 일치하는 시간 간격의 끝에서 시스템(10)을 회복시킬 수 있는, 자율적인 시간 베이스(autonomous time base)를 상기 펄스는 형성한다.
도 2 에서 보여지듯이, 개선으로써, 회복 수단(16)은, 계수(計數) 수단(17) (counting means), 기억 수단(18)(storage means), 비교 수단(19)(comparing means ) 및 제어 수단(20)(control means) 등을 또한 포함한다.
계수 수단(17)은 제 1 입력 단자(171), 제 2 입력 단자(172) 및 출력 단자(174) 등을 포함한다. 전압 Vo 를 수신할 수 있도록, 즉 발진 탐지 수단(13)에 의하여 순간 t3 에서 공급되는 펄스를 수신할 수 있도록, 계수 수단(17)은 설치된다. 계수 수단(17)에 공급되는 펄스의 숫자를 셀 수 있도록, 그리고 비교 수단(19)에 상기 결과를 공급할 수 있도록, 계수 수단(17)을 설치한다. 상기 목적을 위하여, 단자(171)는 단자(134)에 연결됨으로써, 계수 수단(17)은 발진 탐지 수단(13)에서 전압 Vo 를 수신할 수 있다.
기억 수단(18)은 입력 단자(181)와 출력 단자(182) 등을 포함한다. 다수의 미리-결정된 펄스의 숫자를 기억하도록, 그리고 비교 수단(19)에 상기 숫자의 하나를 공급하도록, 기억 수단(18)을 설치한다. 상기 목적을 위하여, 단자(181)는 단자(113)에 연결됨으로써, 중앙 처리 장치(11)를 통하여 기억 수단(18)에 기억된 값을 변화시킬 수 있다. 기억 수단(18)이 다수의 비트(bit)를 갖춘 선택 레지스터(option register)를 포함하는 것을 선호한다. 선택 레지스터(option register)를 포함하는 시스템이 회복될 때, 그 내용을 선택 레지스터(option register)가 리셋하지 않음을 상기(想起)해야 한다. 다시 말하면, 도 2 에서 보여지는 선호되는 실시예의 프레임워크(framework) 내(內)에서, 시스템(10)의 중앙 처리 장치(11)를 통하여 다시 기록하는 것에 의하여서만, 또는 시스템의 초기화 중(中)에, 즉 시스템으로 공급원을 연결 중(中)에, 상기 레지스터에 기억되는 값을 변화시킬 수 있다.
예로써, 선택 레지스터(option register)가 세 개의 비트(B0, B1, B3)를 가진다고 고려해보자. 비트(B2, B1, B0)에 의하여 대표되는 값은 펄스의 미리-결정된 숫자의 하나에 일치하며, 정지(靜止)(sleep) 모드에서 발진 탐지 수단(13)에 의하여 공급되는 두 개의 연속적인 펄스 등의 사이에서 시간 간격(time interval)인 10 ㎳ 에, 시간 유닛(time unit)은 일치한다. 하기(下記)의 테이블 1 은, 비트 B2, B1 및 B0, 그리고 펄스 N 의 미리-결정된 숫자 등의 사이에서 일치하는 예를 보여준다.
테이블 1
B2 B1 B0 N
00001111 00110011 01010101 1248163264128
개선으로써, 네 개 비트(four bit)를 가진 선택 레지스터를 공급할 수 있으며, 시스템(10)이 정지(靜止)(sleep) 모드에 있을 때, 발진 탐지 수단(13)이 수행할 수 있는 자율적인 시간 베이스 기능(autonomous time base function)을 유효하게 하거나, 무효하게 하는데, 네 번째 비트는 이용될 수 있다.
또한 개선으로써, 미리-결정된 펄스 숫자의 큰 수를 기억할 수 있도록, 큰 수의 비트(a large number of bit)를 갖춘 선택 레지스터를 이용할 수 있다.
비교 수단(19)은 제 1 입력 단자(191), 제 2 입력 단자(192) 및 출력 단자(193) 등을 포함한다. 계수(計數)된 펄스의 숫자를 수신할 수 있도록, 미리-결정된 펄스 숫자의 하나를 수신할 수 있도록, 상기 숫자를 비교하도록, 그리고 상기 숫자가 서로 같을 때, 제어 수단(20)에 리셋 명령 신호를 공급하도록, 비교 수단(19)을 설치한다. 상기 목적을 위하여, 단자(191)는 단자(173)에 연결됨으로써, 계수 수단(17)의 앞서의 리셋팅 때문에, 비교 수단(19)은 계수(計數)된 펄스의 숫자를 수신할 수 있다. 그리고, 단자(192)는 단자(182)에 연결됨으로써, 비교 수단(19)은 기억 수단(18)에 기억된 미리-결정된 펄스 숫자의 하나를 수신할 수 있다.
제어 수단(20)은 입력 단자(201), 제 1 출력 단자(202), 제 2 출력 단자(203) 등을 포함한다. 시스템(10)을 위한 리셋 신호의 세트를 제어할 수 있도록, 그리고 시스템(10)의 대부분의 구성 부분에 리셋팅 제어 신호를 공급할 수 있도록, 제어 수단(20)을 설치한다. 상기 목적을 위하여, 단자(201)는 단자(193)에 연결됨으로써, 비교 수단(19)에 의하여 공급되는 리셋 명령을 제어 수단(20)이 수신할 수 있다. 단자(202)가 단자(112)와 단자(142) 등에 연결됨으로써, 제어 수단(20)은 중앙 처리 장치(11)과 주변 장치(14) 등의 리셋팅을 각각 제어할 수 있다. 단자(203)가 단자(121, 133, 172) 등에 연결됨으로써, 제어 수단(20)은 시스템 클럭(12), 발진 탐지 수단(13) 및 계수(計數) 수단(17) 등의 리셋팅을 각각 제어할 수 있다.
리셋 신호의 상기 제어를 설명할 목적으로, 활동(run) 모드 또는 준비(準備)(stand-by) 모드 등에 시스템(10)이 있는 경우, 상기에서 기술(記述)된 것과 같은 비-정상적인 상황이 일어나는 경우 등을 고려하자. 그 다음에, 발진 탐지 수단(13)에 의하여 펄스가 공급되고, 상기 경우에서는 제어 수단(20)은 시스템(10)을 위한 리셋팅 제어 신호를 공급한다.
이제는 시스템(10)이 정지(靜止)(sleep) 모드에 있는 경우를 고려하고, 1 보다 더 큰 숫자 N 에 일치하는 미리-결정된 시간 간격을 위한 시간 베이스(time base)로써 발진 탐지 수단(13)이 이용된다. 도 5 에서 보여지듯이, 순간 t3 에서 펄스는 전압 Vo 로써 공급된다. 순간 t0 에서 초기화될 예정인 계수(計數) 수단(17)은, 미리-결정된 숫자 N 과는 다른 1 에 일치하는 펄스의 계수(計數)된 숫자를 공급한다. 결과적으로, 비교 수단(19)은 리셋 명령 신호를 공급하지 않고, 전압 Vi 는 0 으로 된다. 그 다음에 상황은 순간 t0 에서의 상황과 동일하고, 반복된다.
결과적으로, 논리 수단(17, 18, 19, 20) 등과 결합하여, 발진 탐지 수단(13)은 정지(靜止)(sleep) 모드에서 펄스를 일반적으로 매(每) 10 ㎳ 에 공급하며, 그러므로 발진 탐지 수단(13)은 시간 베이스(time base)를 형성한다. 그 다음에 공급되는 클럭 신호는, 100 ㎐ 의 크기를 가진 제 2 주파수를 가진다. 중요하게도 상기 주파수는 500 ㎐ 보다 더 낮은데, 즉 상기에서 정의된 제 1 주파수보다 낮다는 것에 특히 주목해야 한다. 다른 주파수 값은 설명을 위한 예로써만 주어짐은 당연하다.
도 3 에 관하여 기술(記述)된 것처럼, 발진 탐지 수단(13)의 주파수는 커패시터(23)의 커패시턴스(capacitance)와 전류 강도 Idd 등에 의존한다는 것에, 당해 기술(技術) 종사 업자는 특히 주목해야 한다.
상기에서 기술(記述)된 것과 같은 자율적인 시간 베이스(autonomous time base)의 실시예는 단지 저-전력 소비만을 요구하기 때문에, 상기 시스템은 특히 유리함에 주목해야 한다. 실지로, 작용은 커패시터(23)를 변화시키기 위한 전류 Idd 의 공급에만 주로 의존한다.
상기 설치를 달성하기 위하여 요구되어지는 영역은 논리 수단(17, 18, 19, 20) 등의 영역에 제한되기 때문에, 상기 시스템은 특히 유리함에 주목해야 한다. 실지로, 발진 탐지 수단(13)은 일반적으로 상기 시스템에서 제시된다.
활동(run) 모드 또는 준비(準備)(stand-by) 모드 등에서 정지(靜止)(sleep) 모드, 또는 정지(靜止)(sleep) 모드에서 활동(run) 모드 또는 준비(準備)(stand-by) 모드 등으로, 시스템(10)이 들어갈 때, 도 1 내지 도 4 등에 관하여 기술(記述)되는 시스템(10)의 작동은 지금 기술(記述)될 것이다.
도 6 은, 클럭 신호 CK, 전압 Vo 및 리셋 신호 RST 등의 파형(波形)을 각각 설명하는 세 개의 타이밍 그림(51, 52, 53) 등을 보여준다.
순간 T0 까지 시간 간격 중(中)에, 그리고 순간 T1 에서 시작하는 시간 간격에 대하여, 시스템(10)이 활동(run) 모드 또는 준비(準備)(stand-by) 모드 등에 있다. 상기 시간 간격 중(中)에, 시스템 클럭(12)은 작동되어 있다. 타이밍 그림(51)에서 보이는 것처럼, 클럭 신호 CK 가 주기적으로 상태를 변화시킨다. 그러므로, 타이밍 그림(52, 53) 등에 의하여 보여지는 것처럼, 같은 주기 중(中)에, 발진 탐지 수단(13)에 의하여 공급되는 전압 Vo 는 0 이며, 리셋 신호 RST 도 마찬가지다. 상기에서 이미 기술(記述)했듯이, 상기 상황은 정상적인 상황에 일치한다.
순간 T0 후(後)에, 시스템(10)이 정지(靜止)(sleep) 모드에 있다. 그러므로, 타이밍 그림(51)에서 보여지는 것처럼, 시스템 클럭(12)이 작동되지 않고 있고, 클럭 신호 CK 는 더 이상 주기적으로 상태를 변화시키지 않는다. 타이밍 그림(52)에서 보여지는 것처럼, 같은 주기 중(中)에, 발진 탐지 수단(13)은 매(每) 10 ㎳ 에 펄스를 공급한다. 타이밍 그림(53)에서 보여지는 것처럼, 미리-결정된 펄스 숫자 N 은 4 에 일치하게 선택되어졌고, 펄스의 계수(計數)된 숫자가 4 에 일치하지 않을 때까지, 리셋 신호 RST 는 0 이라고 고려하자. 순간 T2 에서 펄스의 계수(計數)된 숫자가 4 에 일치한다. 그러므로, 타이밍 그림(53)에서 보여지는 것처럼, 비교 수단(19)은 펄스를 공급한다. 순간 T2 에서 공급되는 리셋 신호의 다음에 오는, 순간 T1 과 순간 T2 사이에서 경과하는 시간의 주기는, 시스템(10)의 회복 시간에 일치하고, 상기 시스템을 위한 안정화 시간에 일치한다. 그러므로, 순간 T1에서 상황은, 순간 T0 전(前)과 같은 초기의 상황과 비슷하다.
상기에서의 상세한 기술(記述)은 본 발명의 범위에서 벗어남 없이 다양한 변경을 경험할 수 있음은, 당해 기술 종사 업자에게는 당연하다. 변이형(變異型)으로써, 상기 발진 탐지 수단은 시스템에 대하여 내부 수단에 의하여 바뀔 수 있으며, 시스템이 정지(靜止)(sleep) 모드로 들어감과 동시에, 자율적인 시간 베이스(autonomous time base)를 상기 수단은 형성할 수 있고, 미리-결정된 시간 간격의 끝에서 상기 시스템을 회복시킬 수 있고, 시스템이 정지(靜止)(sleep) 모드에 있지 않을 때, 시간 베이스 기능과 회복 기능 등과는 다른 기능을 수행할 수 있다.

Claims (7)

  1. 전력-원(源)에 의하여 공급되는, 그리고 정지(靜止)(sleep) 모드에서 작동할 수 있는, 그리고
    - 제 1 주파수에서 클럭 신호를 공급하기 위하여 설치되는 시스템 클럭(12) (system clock) ;
    - 정지(靜止)(sleep) 모드에서 클럭 신호를 수신하지 않도록 설치되는 중앙 처리 장치(11)(central processing unit) ;
    - 시스템 클럭의 작동을 감시하기 위한 발진 탐지 수단(13)(oscillation detection means) ; 그리고
    - 시스템이 정지(靜止)(sleep) 모드에 있을 때, 시스템을 회복시키기 위한 수단(16) 등을 포함하는 시스템(10)(system)에 있어서,
    상기 회복 수단(reactivating means)이 상기 시스템에 대하여 내부에 있고 ; 상기 시스템이 정지(靜止)(sleep) 모드로 들어감과 동시에, 자율적인 시간 베이스(autonomous time base)를 상기 수단은 형성하도록, 미리-결정된 시간 간격의 끝에서 상기 시스템을 회복시키도록, 그리고 상기 시스템이 정지(靜止)(sleep) 모드에 있지 않을 때, 시간 베이스 기능과 회복 기능 등과는 다른 기능을 수행할 수 있도록, 회복 수단(reactivating means)을 설치하는 것을 특징으로 하는, 전력-원(源)에 의하여 공급되는, 그리고 정지(靜止)(sleep) 모드에서 작동할 수 있는 시스템(10)(system).
  2. 제 1 항에 있어서, 상기 회복 수단(16)(reactivating means)은 상기 자율적인 시간 베이스(autonomous time base)를 형성하기 위한 정지(靜止)(sleep) 모드에서 이용되는 발진 탐지 수단(13)을 포함하면서, 상기 시스템 클럭의 작동을 활동(run) 모드 또는 준비(準備)(stand-by) 모드 등에서 감시하는 것을 특징으로 하는, 전력-원(源)에 의하여 공급되는, 그리고 정지(靜止)(sleep) 모드에서 작동할 수 있는 시스템(10)(system).
  3. 제 2 항에 있어서, 상기 제 1 주파수보다 더 낮은 제 2 주파수에서 정지(靜止)(sleep) 모드에서 펄스(Vo)를 공급하도록, 상기 발진 탐지 수단(13)을 설치하는 것을 특징으로 하는, 전력-원(源)에 의하여 공급되는, 그리고 정지(靜止)(sleep) 모드에서 작동할 수 있는 시스템(10)(system).
  4. 제 3 항에 있어서,
    - 다수의 미리-결정된 펄스 숫자를 기억하도록, 그리고 상기 자율적인 시간 베이스의 작동에서 상기 미리-결정된 시간 간격을 대표하는 상기 숫자의 하나를 비교 수단(comparing means)에 공급하도록 설치되는 기억 수단(18)(storage means) ; 그리고
    - 상기 발진 탐지 수단에서 상기 펄스를 수신하도록, 수신된 펄스의 숫자를 계수(計數)하도록, 그리고 상기 비교 수단에 상기 숫자를 공급하도록 설치되는 계수(計數) 수단(17)(counting means) ; 등을 덧붙여서 상기 회복 수단(16)( reactivating means)이 포함하는 것을 특징으로 하는, 전력-원(源)에 의하여 공급되는, 그리고 정지(靜止)(sleep) 모드에서 작동할 수 있는 시스템(10)(system).
  5. 제 4 항에 있어서, 상기 계수(計數)된 펄스 숫자뿐 아니라 상기 미리-결정된 펄스 숫자의 하나 등을 수신하도록, 상기 숫자를 비교할 수 있도록, 그리고 상기 비교에서 같을 때, 상기 시스템을 리셋하는 펄스(RST)를 공급하도록 설치되는 비교 수단(19)(comparing means)을 덧붙여서 상기 회복 수단(16)(reactivating means)이 포함하는 것을 특징으로 하는, 전력-원(源)에 의하여 공급되는, 그리고 정지(靜止)(sleep) 모드에서 작동할 수 있는 시스템(10)(system).
  6. 제 5 항에 있어서, 상기 기억 수단(18)은 다수의 비트로 이루어진 선택 레지스터(option register)를 포함하는 것을 특징으로 하는, 전력-원(源)에 의하여 공급되는, 그리고 정지(靜止)(sleep) 모드에서 작동할 수 있는 시스템(10) (system).
  7. 제 6 항에 있어서, 상기 선택 레지스터는 두 개 이상의 비트를 포함하고 ; 상기 시스템이 정지(靜止)(sleep) 모드에 있을 때, 상기 발진 탐지 수단이 수행하는 상기 자율적인 시간 베이스 기능(autonomous time base function)을 유효하게 하거나, 무효하게 하는데, 두 개 비트의 하나는 이용될 수 있는 것을 특징으로 하는, 전력-원(源)에 의하여 공급되는, 그리고 정지(靜止)(sleep) 모드에서 작동할 수 있는 시스템(10)(system).
KR1019980036874A 1997-09-12 1998-09-08 정지 모드에서 작동하고 있는 시스템을 회복시키는 수단 KR19990029608A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH2157/97 1997-09-12
CH02157/97A CH691640A5 (fr) 1997-09-12 1997-09-12 Système comportant des moyens pour le réveiller lorsqu'il est en mode "sleep".

Publications (1)

Publication Number Publication Date
KR19990029608A true KR19990029608A (ko) 1999-04-26

Family

ID=4227223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036874A KR19990029608A (ko) 1997-09-12 1998-09-08 정지 모드에서 작동하고 있는 시스템을 회복시키는 수단

Country Status (5)

Country Link
JP (1) JPH11167442A (ko)
KR (1) KR19990029608A (ko)
CH (1) CH691640A5 (ko)
SG (1) SG73551A1 (ko)
TW (1) TW394865B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4304574B2 (ja) 2002-10-23 2009-07-29 ブラザー工業株式会社 画像形成装置
US7870241B2 (en) 2002-11-27 2011-01-11 International Business Machines Corporation Automated power control policies based on application-specific redundancy characteristics

Also Published As

Publication number Publication date
SG73551A1 (en) 2000-06-20
CH691640A5 (fr) 2001-08-31
TW394865B (en) 2000-06-21
JPH11167442A (ja) 1999-06-22

Similar Documents

Publication Publication Date Title
US6367024B1 (en) Low power power-on reset circuitry having dual states
US7876144B2 (en) Start-up circuit and start-up method
TWI528131B (zh) 用於故障安全振盪器監測及警示之數位裝置及方法
US5659371A (en) Method and apparatus for power supply startup in video monitors
US5148380A (en) Method and apparatus for conserving power in a data processing system
KR920018563A (ko) 마이크로 컴퓨터 리셋 회로장치
KR19990029608A (ko) 정지 모드에서 작동하고 있는 시스템을 회복시키는 수단
JP2001296318A (ja) 電源電圧検出回路
CN110850478B (zh) 一种触碰检测方法、设备、装置和计算机可读存储介质
US6061801A (en) Means for reactivating a system operating in "sleep" mode
CN115328694A (zh) 设备短时掉电恢复电路、电子设备和电子设备断电恢复方法
US6084961A (en) Circuit for monitoring battery voltages of telephone terminal facility, using power detector temporarily activated by ringing or off-hook signal
KR100263924B1 (ko) 리셋 신호 발생 장치
JPH0212546A (ja) メモリ保持システム
KR960015569A (ko) 카운터-인에이블 구동기를 사용하여 파워-업하는 장치 및 방법
JP2808743B2 (ja) 同期型スイッチング電源
KR100228284B1 (ko) 타이밍 시퀀스를 이용한 방전회로
TW483251B (en) Clock generator with stable frequency
JPS643590A (en) Time signal generator
JPH03262020A (ja) 停電検出回路
JPH069581Y2 (ja) スイッチングレギュレータの発振器
KR940012839A (ko) 리세트 회로
JPH0510424Y2 (ko)
JP2012190145A (ja) 半導体集積回路
JPH0533650U (ja) マイクロコンピユータの電源回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination