KR19990026235A - 저주파수 테스트 기능을 구비한 응용주문형집적회로 - Google Patents

저주파수 테스트 기능을 구비한 응용주문형집적회로 Download PDF

Info

Publication number
KR19990026235A
KR19990026235A KR1019970048289A KR19970048289A KR19990026235A KR 19990026235 A KR19990026235 A KR 19990026235A KR 1019970048289 A KR1019970048289 A KR 1019970048289A KR 19970048289 A KR19970048289 A KR 19970048289A KR 19990026235 A KR19990026235 A KR 19990026235A
Authority
KR
South Korea
Prior art keywords
output
integrated circuit
specific integrated
application
low frequency
Prior art date
Application number
KR1019970048289A
Other languages
English (en)
Other versions
KR100442202B1 (ko
Inventor
김용훈
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970048289A priority Critical patent/KR100442202B1/ko
Publication of KR19990026235A publication Critical patent/KR19990026235A/ko
Application granted granted Critical
Publication of KR100442202B1 publication Critical patent/KR100442202B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318577—AC testing, e.g. current testing, burn-in
    • G01R31/31858—Delay testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 저파수로 테스트가 가능한 응용주문형집적회로(ASIC)에 관한 것으로, 응용주문형집적회로의 내부클럭신호(CLK)를 반전하여 출력하는 제 1 인버터(22)와; 상기 제 1 인버터(22)의 출력과, 상기 응용주문형집적회로가 정상동작시 출력되는 제 1 정상출력신호(OUT1)를 입력받아 선택적으로 출력하는 제 1 멀티플렉서(26)와; 상기 응용주문형집적회로의 특정부분에 구성된 임계패스(Critical Path)를 통해 출력되는 데이터(CPD_OUT)를 반전하여 출력하는 제 2 인버터(24)와; 상기 제 2 인버터(24)의 출력과, 상기 응용주문형집적회로가 정상동작시 출력되는 제 2 정상출력신호(OUT2)를 입력받는 제 2 멀티플렉서(28)와; 외부로부터 제공된 선택신호(S)를 상기 제 1 및 제 2 멀티플렉서(26, 28)의 선택단자로 입력하는 레지스터(42)를 포함하여, 상기 응용주문형집적회로의 저주파수 테스트시 상기 클럭신호(CLK)가 상기 제 1 멀티플렉서(26)를 통해 제 1 출력패드(32)로 출력되고, 상기 임계패스를 통해 출력되는 데이터(CPD_OUT)가 상기 제 2 멀티플렉서(28)를 통해 제 2 출력패드(34)로 출력되어 저주파수 테스트가 수행된다. 그러므로 종래의 저주파수 테스트 장비로 고주파수로 동작하는 응용주문형집적회로를 데스트 할 수 있다. 따라서 고주파수 테스트에 따른 테스트 비용을 절감할 수 있게 되며, 응용주문형집적회로칩 양산의 안정화를 기할 수 있다.

Description

저주파수 테스트 기능을 구비한 응용주문형집적회로(APPLICATION SPECIFIC INTEGRATED CIRCUIT HAVING LOW FREQUENCY TEST FUNCTION)
본 발명은 응용주문형집적회로(application specific integrated circuit; ASIC)에 관한 것으로서, 구체적으로는 정상적인 동작시에는 고주파수로 동작하나 저주파수로 테스트가 가능한 응용주문형집적회로에 관한 것이다.
현재 응용주문형집적회로가 고집적, 고속화됨에 따라 실제 동작주파수에서 테스트하기 위해서는 응용주문형집적회로를 고주파수로 테스트할 수 있는 고가의 테스트 장비를 구비하여야 하므로 추가적으로 테스트 비용이 소요되어 응용주문형집적회로의 원가 상승 요인으로 작용하여 경쟁력이 떨어지는 원인이 되었다. 또한 고속으로 테스트를 하게 되면 양산시 장비를 조금만 잘 못 측정하면 수율이 저하되는 문제가 있었다.
만약, 응용주문형집적회로의 설계시에 지연(delay)이 가장 긴 신호의 임계패스(Critical Path)를 분석하여 이 패스에 의한 지연을 응용주문형집적회로의 외부 핀으로 테스트 할 수 있다면 저주파수로 테스트하더라도 고주파수 테스트를 한 것과 동일한 효과를 얻을 수 있으므로 종래의 저주파수 테스트 장비로 고주파수로 동작하는 응용주문형집적회로를 테스트 할 수 있을 것이다. 이러한 경우, 고주파수 테스트에 따른 테스트 비용을 절감할 수 있게 되며, 응용주문형집적회로칩 양산의 안정화를 기할 수 있을 것이다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 저주파수의 테스트 장비로도 고주파수 응용주문형집적회로를 테스트 할 수 있는 응용주문형집적회로를 제공하는데 있다.
도 1은 본 발명의 바람직한 실시예에 따른 저주파수 테스트 회로가 응용주문형직접회로의 임계패스에 연결되어 있는 것을 보여주는 회로도; 그리고
도 2는 도 1에 도시된 주요부분의 동작 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
12, 16 : D플립플롭 14 : 조합로직
22, 24 : 인버터 26, 28 : 멀티플렉서
32, 34 : 출력패드 42 : 레지스터
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 응용주문형집적회로는: 상기 응용주문형집적회로의 내부클럭신호를 반전하여 출력하는 제 1 반전수단과; 상기 제 1 반전수단의 출력과, 상기 응용주문형집적회로가 정상동작시 출력되는 제 1 정상출력신호를 입력받아 선택적으로 출력하는 제 1 선택출력수단과; 상기 응용주문형집적회로의 특정부분에 구성된 임계패스(Critical Path)를 통해 출력되는 데이터를 반전하여 출력하는 제 2 반전수단과; 상기 제 2 반전수단의 출력과, 상기 응용주문형집적회로가 정상동작시 출력되는 제 2 정상출력신호를 입력받는 제 2 선택출력수단과; 외부로부터 제공된 선택신호를 상기 제 1 및 제 2 선택출력수단의 선택단자로 입력하는 선택신호입력수단을 포함하여, 상기 응용주문형집적회로의 저주파수 테스트시 상기 클럭신호가 상기 제 1 선택출력수단을 통해 제 1 출력패드로 출력되고, 상기 임계패스를 통해 출력되는 데이터가 상기 제 2 선택출력수단을 통해 제 2 출력패드로 출력되어 저주파수 테스트가 수행된다.
이 실시예에 있어서, 상기 제 1 및 제 2 반전수단은 인버터로 구성된다.
이 실시예에 있어서, 상기 제 1 및 제 2 선택출력수단은 멀티플렉서로 구성되다.
이 실시예에 있어서, 상기 선택신호입력수단은 1 비트 레지스터로 구성된다.
이상과 같은 본 발명에 의하면, 상기 응용주문형집적회로는 저주파수로 테스트 시에 상기 레지스터에 '1'을 설정하여 상기 제 1 및 제 2 멀티플렉서를 통해 상기 클럭신호와 상기 조합로직의 출력이 각각 제 1 및 제 2 출력패드로 출력되어 저주파수 테스트를 할 수 있다. 그리고 상기 응용주문형집적회로가 정상적으로 동작하는 경우는 상기 레지스터가 '0'으로 설정되어 정상적인 출력신호가 각각 상기 제 1 및 제 2 멀티플렉서를 통하여 상기 제 1 및 제 2 출력패드로 각각 출력된다. 그러므로 종래의 저주파수 테스트 장비로 고주파수로 동작하는 응용주문형집적회로를 테스트 할 수 있다. 따라서 고주파수 테스트에 따른 테스트 비용을 절감할 수 있게 되며, 응용주문형집적회로칩 양산의 안정화를 기할 수 있다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 저주파수 테스트 회로가 응용주문형직접회로의 임계패스에 연결되어 있는 것을 보여주는 회로도이고, 그리고 도 2는 도 1에 도시된 주요부분의 동작 타이밍도이다.
도 1에 도시된바와 같이, 본 발명의 신규한 응용주문형집적회로는 제 1 및 제 2 인버터(22, 24)와, 제 1 및 제 2 멀티플렉서(26, 28)와, 1비트의 레지스터(42)를 구비한다. 이 실시예에서는 상기 응용주문형집적회로에 구비되는 제 1 D플립플롭(12)을 통해 입력되는 데이터가 소정의 임계패스를 갖는 조합로직(14)으로 입력되며, 이의 출력이 제 2 D플립플롭(16)을 통해 출력되는 경우를 예를 들어 설명한다.
상기 제 1 인버터(22)는 상기 제 1 및 제 2 D플립플롭(12, 16)으로 입력되는 내부클럭신호(CLK)를 반전하여 상기 제 1 멀티플렉서(26)로 입력한다. 상기 제 2 인버터(24)는 상기 조합로직(14)을 통해 출력되는 데이터(CPD_OUT)를 반전하여 상기 제 2 멀티플렉서(28)로 입력한다.
상기 제 1 멀티플렉서(26)는 상기 클럭신호(CLK)와 정상적인 출력신호(OUT1)를 입력받고, 상기 레지스터(42)에 설정된 값에 따라 선택적으로 제 1 출력패드(32)로 출력한다. 상기 제 2 멀티플렉서(28)는 상기 조합로직(14)을 통해 출력되는 데이터(CPD_OUT)와, 정상적인 출력신호(OUT2)를 입력받고 상기 레지스터(42)에 설정된 값에 따라 선택적으로 제 2 출력패드(34)로 출력한다. 그리고 상기 레지스터(42)의 설정은 외부로부터 입력되는 선택신호(S)에 의해 설정된다. 상기 선택신호(S)는 MCI(Micro Controller Interface)를 통해 입력되어 상기 레지스터(42)가 설정된다.
이상과 같이, 상기 응용주문형집적회로는 저주파수로 테스트시에 상기 레지스터(42)에 '1'을 설정하여 상기 제 1 및 제 2 멀티플렉서(26, 28)를 통해 상기 클럭신호(CLK)와 상기 조합로직(14)의 출력이 각각 제 1 및 제 2 출력패드(32, 34)로 출력되어 저주파수 테스트를 할 수 있다. 그리고 상기 응용주문형집적회로가 정상적으로 동작하는 경우는 상기 레지스터(42)가 '0'으로 설정되어 정상적인 출력신호(OUT1, OUT2)가 각각 상기 제 1 및 제 2 멀티플렉서(26, 28)를 통하여 상기 제 1 및 제 2 출력패드(32, 34)로 각각 출력된다.
다시, 제 2도를 참조하여, 상기 조합로직(14)으로 입력된 데이터(CPD_IN)는 상기 조합로직(14)으로 입력된 소정의 인터페이스 신호와 조합되어 출력 데이터(CPD_OUT)가 출력된다. 이때 상기 조합회로(14)에 의한 임계패스 지연시간(tcpdly)을 상기 제 2 출력패드(34)에 연결된 외부핀으로 측정하여 어느 주파수까지 동작하는가를 알 수 있다.
예를 들어, 상기 임계패스 지연시간(tcpdly)이 최대 9sec라고 하고, 상기 제1 D플립플롭(12)의 셋업타입(Setup Time)이 1sec라고 한다면 상기 응용주문형집적회로의 최대 동작 주파수는 1/(9+1nsec)이므로 100MHz라고 할 수 있다. 그리고 이를 필요한 낮은 주파수(예를 들면, 1MHz)에서 측정하여 검증할 수 있다. 한편, 상기 조합로직(14)의 임계패스에 의한 지연시간은 상기 인터페이스 신호에 의해 가변적이므로 상기 인터페이스 신호의 모든 경우에 대하여 테스트를 수행하여 최고 지연시간을 측정할 수 있다.
이상과 같이 상기 응용주문형집적회로를 동작시키면서 상기 제 1 및 제 2 출력패드(32, 34)를 통하여 상기 임계패스 지연시간(tcpdly)을 상기 응용주문형집적회로의 동작 주파수와 무관하게 쉽게 측정할 수 있다. 또한 상기 제 1 및 제 2 출력패드로 출력되는 신호들(OUT1/CLK, OUT2/CPD_OUT)의 타이밍 에러(timing error)를 없애기 위하여 동일한 인버터, 멀티플렉서, 출력패드를 사용하여 상기 제 1 및 제 2 출력패드로 출력되는 신호의 지연시간 tckdly, tcdply가 동일하게 되도록 한다.
이상과 같은 본 발명에 의하면, 응용주문형집적회로의 설계시에 지연(delay)이 가장 긴 신호의 임계패스(Critical Path)를 분석하여 이 패스에 의한 지연을 응용주문형집적회로의 외부 핀으로 테스트 할 수 있도록 하여 저주파수로 테스트하더라도 고주파수로 테스트를 한 것과 동일한 효과를 얻을 수 있다. 그러므로 종래의 저주파수 테스트 장비로 고주파수로 동작하는 응용주문형집적회로를 테스트 할 수 있다. 따라서 고주파수 테스트에 따른 테스트 비용을 절감할 수 있게 되며, 응용주문형집적회로칩 양산의 안정화를 기할 수 있다.

Claims (4)

  1. 응용주문형집적회로에 있어서:
    상기 응용주문형집적회로의 내부클럭신호(CLK)를 반전하여 출력하는 제 1 반전수단(22)과;
    상기 제 1 반전수단(22)의 출력과, 상기 응용주문형집적회로가 정상동작시 출력되는 제 1 정상출력신호(OUT1)를 입력받아 선택적으로 출력하는 제 1 선택출력수단(26)과;
    상기 응용주문형집적회로의 특정부분에 구성된 임계패스(Critical Path)를 통해 출력되는 데이터(CPD_OUT)를 반전하여 출력하는 제 2 반전수단(24)과;
    상기 제 2 반전수단(24)의 출력과, 상기 응용주문형집적회로가 정상동작시 출력되는 제 2 정상출력신호(OUT2)를 입력받는 제 2 선택출력수단(28)과;
    외부로부터 제공된 선택신호(S)를 상기 제 1 및 제 2 선택출력수단(26, 28)의 선택단자로 입력하는 선택신호입력수단(42)을 포함하여,
    상기 응용주문형집적회로의 저주파수 테스트시 상기 클럭신호(CLK)가 상기 제 1 선택출력수단(26)을 통해 제 1 출력패드(26)로 출력되고, 상기 임계패스를 통해 출력되는 데이터(CPD_OUT)가 상기 제 2 선택출력수단(28)을 통해 제 2 출력패드(34)로 출력되어 저주파수 테스트가 수행되는 것을 특징으로 하는 응용주문형집적회로.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 반전수단(22, 24)은 인버터로 구성되는 것을 특징으로 하는 응용주문형집적회로.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 선택출력수단(26, 28)은 멀티플렉서로 구성되는 것을 특징으로 하는 응용주문형집적회로.
  4. 제 1 항에 있어서,
    상기 선택신호입력수단(42)은 1 비트 레지스터로 구성되는 것을 특징으로 하는 응용주문형집적회로.
KR1019970048289A 1997-09-23 1997-09-23 저주파수 테스트 기능을 구비한 응용주문형집적회로 KR100442202B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970048289A KR100442202B1 (ko) 1997-09-23 1997-09-23 저주파수 테스트 기능을 구비한 응용주문형집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970048289A KR100442202B1 (ko) 1997-09-23 1997-09-23 저주파수 테스트 기능을 구비한 응용주문형집적회로

Publications (2)

Publication Number Publication Date
KR19990026235A true KR19990026235A (ko) 1999-04-15
KR100442202B1 KR100442202B1 (ko) 2004-12-17

Family

ID=37357569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048289A KR100442202B1 (ko) 1997-09-23 1997-09-23 저주파수 테스트 기능을 구비한 응용주문형집적회로

Country Status (1)

Country Link
KR (1) KR100442202B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007518Y1 (ko) * 1991-08-10 1993-11-03 경동산업 주식회사 용기부착 잠금걸이
JP3159269B2 (ja) * 1991-10-18 2001-04-23 横河電機株式会社 特定用途向け集積回路
US5546406A (en) * 1992-06-29 1996-08-13 Tandem Computers, Inc. Cell architecture for built-in self-test of application specific integrated circuits
KR0157771B1 (ko) * 1995-03-08 1998-11-16 이홍순 Asic의 카운터 테스트 장치

Also Published As

Publication number Publication date
KR100442202B1 (ko) 2004-12-17

Similar Documents

Publication Publication Date Title
US7038494B2 (en) Scan chain element and associated method
US5574731A (en) Set/reset scan flip-flops
EP1971871B1 (en) Reduced pin count scan chain implementation
US6311148B1 (en) Method for determining static flip-flop setup and hold times
US6266801B1 (en) Boundary-scan cells with improved timing characteristics
JP2005017207A (ja) トランスペアレントラッチ回路
US20050055614A1 (en) Multi-clock domain logic system and related method
JP7179765B2 (ja) 集積回路での動的スキャンチェーン再構成
US6275081B1 (en) Gated clock flip-flops
US5682391A (en) Apparatus and method for high speed shifting of test data through an integrated circuit
KR960003364B1 (ko) Lsi용 테스트 신호 출력 회로
KR100442202B1 (ko) 저주파수 테스트 기능을 구비한 응용주문형집적회로
JP3363691B2 (ja) 半導体論理集積回路
US4554466A (en) Edge-triggered latch circuit conforming to LSSD rules
US6804802B1 (en) JTAG instruction register and decoder for PLDS
JPH05189517A (ja) シミュレーション回路
KR100571633B1 (ko) 내장된 코아 회로부를 테스트하기 위한 쉬프트 레지스터체인 회로부를 구비한 시스템-온 칩
US20090070645A1 (en) Integrated circuit testing method and related circuit thereof
KR19990053199A (ko) 테스트를 위한 고속 싱크로너스 메모리 소자
KR19990047439A (ko) 혼합 디바이스에서 효율적으로 디지탈 블록을 테스트하기 위한인터페이스 회로
JP2713123B2 (ja) 論理回路およびその試験方法
KR100512162B1 (ko) 마이크로프로세서의에뮬레이션모드를위한바운더리스캔스탠다드인터페이스회로
US20020193960A1 (en) Method for operating a TAP controller and corresponding TAP controller
KR100483033B1 (ko) 멀티비트업-다운카운터
JPH10160804A (ja) スキャンセル

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee