KR19990019080A - 박막형 광로 조절 장치의 제조 방법 - Google Patents

박막형 광로 조절 장치의 제조 방법 Download PDF

Info

Publication number
KR19990019080A
KR19990019080A KR1019970042382A KR19970042382A KR19990019080A KR 19990019080 A KR19990019080 A KR 19990019080A KR 1019970042382 A KR1019970042382 A KR 1019970042382A KR 19970042382 A KR19970042382 A KR 19970042382A KR 19990019080 A KR19990019080 A KR 19990019080A
Authority
KR
South Korea
Prior art keywords
layer
photoresist
lower electrode
active matrix
upper electrode
Prior art date
Application number
KR1019970042382A
Other languages
English (en)
Inventor
구중회
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019970042382A priority Critical patent/KR19990019080A/ko
Publication of KR19990019080A publication Critical patent/KR19990019080A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0825—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a flexible sheet or membrane, e.g. for varying the focus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

박막형 광로 조절 장치의 제조 방법이 개시되어 있다. 내부에 M×N 개의 MOS 트랜지스터가 내장되고 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스가 제공된다. 상기 액티브 매트릭스의 상부에 지지층, 하부 전극, 변형층, 및 상부 전극을 포함하는 액츄에이터를 형성한다. 상기 변형층의 일측으로부터 변형층, 하부 전극, 및 지지층을 식각하여 상기 드레인 패드까지 비어 홀을 형성한다. 상기 액츄에이터의 상부에 포토레지스트를 도포하고 패터닝한 후 상기 포토레지스트에 E-Beam 처리를 수행하여 상기 포토레지스트 중 상기 비어 홀의 상부에 형성된 부분에 오버 행 구조를 형성한다. 상기 오버 행 구조가 형성된 포토레지스트를 마스크로 이용하여 상기 비어 홀에 상기 드레인 패드와 상기 하부 전극을 연결하는 비어 컨택이 형성된다. 비어 컨택의 형성 시, 마스크로 이용되는 포토레지스트에 2회에 걸쳐 E­Beam 처리를 수행하여 상기 포토레지스트에 확실한 오버 행 구조가 형성되게 함으로써, 후속하여 형성되는 비어 컨택이 금속 펜스 등을 갖지 않으며 정확한 형상을 갖게 만들 수 있다. 따라서, 상부 전극과 하부 전극 사이의 전기적인 단락을 방지할 수 있고 소자의 공정 수율을 향상시킬 수 있다.

Description

박막형 광로 조절 장치의 제조 방법
본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치의 제조 방법에 관한 것으로, 보다 상세하게는 비어 컨택의 형성 시, 포토레지스트에 E­Beam 처리를 수행함으로써 상기 포토레지스트의 오버 행 구조를 정확하고 재현성 있게 형성할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.
광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리, 그리고 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 이러한 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.
직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.
LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2 % 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.
DMD는 5％ 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트(contrast)가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.
AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3) 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.
이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법으로 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.
이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일 대한민국 특허청에 특허 출원한 특허 출원 제96-42197호(발명의 명칭: 멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치의 제조 방법)에 개시되어 있다.
도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 단면도를 도시한 것이다.
도 1을 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1)와 액티브 매트릭스(1)의 상부에 형성된 액츄에이터(60)를 포함한다.
M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 드레인 패드(5)가 형성된 상기 액티브 매트릭스(1)는, 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10)과 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다.
상기 액츄에이터(60)는, 일측이 상기 식각 방지층(15) 중 아래에 드레인 패드(5)가 형성된 부분에 접촉되며 타측이 에어 갭(25)을 개재하여 수평하게 형성된 멤브레인(30), 멤브레인(30)의 상부에 적층된 하부 전극(35), 하부 전극(35)의 상부에 적층된 변형층(40), 변형층(40)의 상부에 적층된 상부 전극(45), 그리고 상기 변형층(40)의 일측으로부터 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 형성된 비어 홀(50) 내에 하부 전극(35)과 드레인 패드(5)가 서로 전기적으로 연결되도록 형성된 비어 컨택(55)을 포함한다.
이하 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.
도 2a 내지 2d는 도 1에 도시한 장치의 제조 공정도이다. 도 2a 내지 도 2d에 있어서, 도 1과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 2a를 참조하면, M×N 개의 트랜지스터(도시되지 않음)가 내장되고 드레인 패드(5)가 형성된 액티브 매트릭스(1)의 상부에 인 실리케이트 유리(Phosphor Silicate Glass : PSG)로 구성된 보호층(10)을 적층한다. 보호층(10)은 화학 기상 증착(Chemical Vapor Deposition : CVD) 방법을 이용하여 1．0∼2. 0㎛ 정도의 두께를 가지도록 형성한다. 보호층(10)은 후속하는 공정 동안 상기 트랜지스터가 내장된 액티브 매트릭스(1)를 보호한다.
상기 보호층(10)의 상부에는 식각 방지층(15)이 형성된다. 식각 방지층(15)은 질화물 등을 저압 화학 기상 증착(Low Pressure CVD : LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(15)은 후속하는 식각 공정 동안 상기 보호층(19) 및 액티브 매트릭스(1)가 식각되어 손상을 입는 것을 방지한다.
식각 방지층(15)의 상부에는 희생층(20)이 적층된다. 희생층(20)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(Atmospheric Pressure CVD : APCVD) 방법을 이용하여 1．0∼3．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(20)은 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(20)의 표면을 스핀 온 글래스(Spin-On Glass : SOG)를 사용하는 방법 또는 화학 기계적 연마(Chemical Mechanical Polishing : CMP) 방법을 이용하여 연마함으로써 평탄화시킨다. 이어서, 상기 희생층(20)의 일부를 식각하여 상기 식각 방지층(15) 중 아래에 드레인 패드(5)가 형성되어 있는 부분을 노출시킨다.
도 2b를 참조하면, 멤브레인(30)은 상기 노출된 식각 방지층(15) 및 희생층(20)의 상부에 0．1∼1．0㎛ 정도의 두께를 가지도록 적층된다. 상기 멤브레인(30)은 탄화규소(SiC)를 PECVD(Plasma Enchanced CVD) 방법을 이용하여 형성된다. 이 때, 상기 탄화규소는 액상(liquid) C6H18Si2로부터 발생한 규소(Si)와 탄소(C)를 증착시켜 제조한다. 또한, 상기 탄화규소는 SiH4와 CH4의 혼합체로부터 발생한 실리콘과 탄소를 증착시켜 제조할 수 있다. 계속하여, 멤브레인(30) 내의 스트레스를 조절하기 위하여 탄화규소로 이루어진 멤브레인(30)을 열처리한다.
상기 멤브레인(30)의 상부에는 하부 전극(35)이 적층된다. 하부 전극(35)은 백금(Pt) 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 스퍼터링(sputtering) 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 이어서, 각각의 화소(pixel)별로 독립적인 제1 신호(화상 신호)를 인가하기 위하여 하부 전극(35)을 Iso-Cutting한다.
상기 하부 전극(35)의 상부에는 변형층(40)이 형성된다. 변형층(40)은 PZT 또는 PLZT 등의 압전 물질을 졸-겔(sol-gel)법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한 후, 변형층(40)을 구성하는 압전 물질을 급속 열처리(Rapid Thermal Annealing : RTA) 방법으로 열처리하여 상변이시킨다. 상기 변형층(40)은 상부 전극(45)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(35)에 제1 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.
상부 전극(45)은 변형층(40)의 상부에 적층된다. 상부 전극(45)은 알루미늄 또는 백금 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 상부 전극(45)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호(바이어스 신호)가 인가된다. 상기 상부 전극(45)은 전기 전도성 및 반사성을 동시에 갖고 있으므로 전기장을 발생시키는 바이어스 전극의 기능뿐만 아니라 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
도 2c를 참조하면, 상기 상부 전극(45)을 소정의 화소 형상으로 패터닝한다. 이때, 상기 상부 전극(45)의 일부에는 스트라이프(46)가 형성된다. 상기 스트라이프(46)는 상부 전극(45)을 균일하게 작동시켜 광원으로부터 입사되는 빛이 상기 상부 전극(45) 중 변형층(40)의 변형에 따라 변형을 일으키는 부분과 변형되지 않는 부분의 경계에서 난반사되는 것을 방지한다. 계속해서, 변형층(40)의 일측으로부터 드레인 패드(5)의 상부까지 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 순차적으로 식각함으로써 상기 변형층(40)으로부터 드레인 패드(5)까지 비어 홀(50)을 형성한다. 이어서, 상기 결과물 전면에 제1 포토레지스트(도시되지 않음)를 도포한 후, 상기 포토레지스트를 MCB 처리하고 노광 및 현상한다.
이어서, 상기 결과물 상에 텅스텐, 백금 또는 티타늄 등의 금속(52)을 스퍼터링 방법을 이용하여 상기 드레인 패드(5)와 하부 전극(35)을 전기적으로 연결시키는 비어 컨택(55)을 형성한다. 따라서, 외부로부터 전달된 제1 신호는 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(5), 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 또한, 상부 전극(45)에는 제2 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(45)과 하부 전극(35) 사이에 형성된 변형층(40)이 변형을 일으킨다. 변형층(40)은 상기 전기장에 대하여 직교하는 방향으로 변형을 일으키며, 이에 따라 변형층(40)을 포함하는 액츄에이터(60)는 상방으로 휘게 된다. 그러므로 액츄에이터(60) 상부의 상부 전극(45)도 같은 방향으로 휘어진다. 광원으로부터 입사되는 광은 소정의 각도로 휘어진 상부 전극(45)에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.
도 2d를 참조하면, 상기 비어 컨택(55)이 형성된 결과물 전면에 제2 포토레지스트(도시하지 않음)를 도포한 후, 상기 제2 포토레지스트를 식각 마스크로 이용하여 상기 멤브레인(30)을 소정의 화소 형상을 갖도록 패터닝한다. 계속해서, 플루오르화 수소(HF) 증기에 의해 상기 희생층(20)을 식각함으로써 에어 갭(25)을 형성한 후, 세정 및 건조 처리를 수행하여 AMA 소자를 완성한다.
그러나, 상술한 박막형 광로 조절 장치에서는 MCB 공정을 이용하여 비어 컨택을 형성할 때 제1 포토레지스트의 돌출 구조의 재현성과 정확성에 문제점이 있다. 이를 도면을 참조하여 설명하면 다음과 같다.
도 3a 내지 도 3c는 상술한 박막형 광로 조절 장치의 제조 방법에 있어서 비어 컨택 형성 시의 문제점을 설명하기 위한 단면도들로서, 도 2d의 비어 컨택 부위를 확대 도시한 것이다.
도 3a는 비어 홀(50)이 형성된 결과물 전면에 제1 포토레지스트(51)를 도포한 상태를 나타내는 도면이다. 이때, 상기 비어 홀(50)의 종횡비(aspect ratio)가 크기 때문에 비어 홀(50) 내부의 제1 포토레지스트(51) 두께가 두꺼워지게 된다. 도 3b는 상기 제1 포토레지스트(51)를 MCB 처리하고 노광 및 현상하여 제1 포토레지스트(51)의 돌출 구조를 형성한 후, 상기 결과물 상에 텅스텐, 백금 또는 티타늄 등의 금속(52)을 스퍼터링 방법으로 증착하는 단계를 도시한 것이다. 이 경우, 상기 MCB 처리가 된 부분(점선으로 표시함)에서는 제1 포토레지스트(51)의 현상이 느리게 진행되기 때문에, 제1 포토레지스트(51)의 돌출 구조가 형성된다. 통상적으로 MCB를 이용한 포토레지스트의 오버 행(over hang) 구조의 형성은 그 공정이 간단하면서도 다른 층들에 영향을 미치지 않으므로 많이 이용되고 있지만 포토레지스트의 오버 행 구조의 정확성과 그 재현성에 문제가 있다. 즉, 비어 컨택(55)을 형성한 후, 상기 제1 포토레지스트(51)가 완전히 제거될 수 있도록 하기 위하여 제1 포토레지스트(51)룰 충분히 현상(developing)시킬 필요가 있게 되며, 이러한 과도한 현상은 상기 제1 포토레지스트(51)의 오버 행 구조를 무너뜨리게 되는 문제가 있다. 이에 따라, 상기 금속(52)이 상기 제1 포토레지스트(51)의 측벽이나 말단(tail) 부분에도 증착되게 된다.
도 3c는 상기 금속(52)을 리프트-오프하여 비어 컨택(55)을 형성하는 단계를 도시한 것이다. 이때, 상기 제1 포토레지스트(51)의 측벽이나 말단 부분에 존재하는 금속(52)이 그대로 남아 있게 되어 금속 펜스(52a)를 형성하게 된다. 이와 같은 금속 펜스(52a)는 전기적인 단락(short)을 유발시키거나 공정의 수율을 감소시키는 원인이 된다.
따라서, 본 발명의 목적은 비어 컨택의 형성 시, 포토레지스트에 E­Beam 처리를 수행함으로써 상기 포토레지스트의 오버 행 구조를 정확하고 재현성 있게 형성할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는 것이다.
도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 단면도이다.
도 2a 내지 도 2d는 도 1에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3c는 도 2c의 제조 방법에 있어서 비어 컨택 형성 시의 문제점을 설명하기 위한 단면도들이다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.
도 5는 도 4에 도시한 장치를 A-A' 선으로 자른 단면도이다.
도 6a 내지 도 6h는 도 5에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 액티브 매트릭스 105 : 제1 금속층
110 : 제1 보호층 115 : 제2 금속층
120 : 제2 보호층 125 : 식각 방지층
130 : 희생층 135 : 지지층
140 : 하부 전극 145 : 변형층
150 : 상부 전극 160 : 스트라이프
165 : 비어 홀 170 : 비어 컨택
190 : 에어 갭 200 : 액츄에이터
상술한 본 발명의 목적을 달성하기 위하여, 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 제공하는 단계, 상기 액티브 매트릭스의 상부에 ⅰ) 일측이 상기 액티브 매트릭스 중 상기 드레인 패드가 형성된 부분에 접촉되며 타측이 에어 갭을 개재하여 수평하게 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 형성된 변형층을 형성하는 단계, 및 ⅳ) 상기 변형층의 상부에 상부 전극을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계, 상기 변형층의 일측으로부터, 상기 변형층, 상기 하부 전극, 및 상기 지지층을 식각하여 상기 드레인 패드까지 비어 홀을 형성하는 단계, 상기 액츄에이터의 상부에 포토레지스트를 도포하고 패터닝한 후 상기 포토레지스트에 E-Beam 처리를 수행하여 상기 포토레지스트 중 상기 비어 홀의 상부에 형성된 부분에 오버 행 구조를 형성하는 단계, 그리고 상기 오버 행 구조가 형성된 포토레지스트를 마스크로 이용하여 상기 비어 홀에 상기 드레인 패드와 상기 하부 전극을 연결하는 비어 컨택을 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.
본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호(화상 신호)는 액티브 매트릭스에 내장된 트랜지스터, 드레인 패드 및 비어 컨택을 통해 하부 전극에 인가된다. 동시에, 상부 전극에는 제2 신호(바이어스 신호)가 인가되어 상기 상부 전극과 하부 전극 사이에 전기장이 발생하게 된다. 이 전기장에 의하여 상부 전극과 하부 전극 사이의 변형층이 변형을 일으킨다. 변형층은 상기 전기장에 대하여 직교하는 방향으로 수축하며, 변형층을 포함하는 액츄에이터는 소정의 각도로 휘어진다. 따라서, 액츄에이터 상부의 상부 전극도 같은 방향으로 경사진다. 광원으로부터 입사되는 광은 상기와 같이 소정의 각도로 경사진 상부 전극에 의하여 반사된 후, 스크린에 투영되어 화상을 맺는다.
그러므로, 비어 컨택의 형성 시, 마스크로 이용되는 포토레지스트에 2회에 걸쳐 E­Beam 처리를 수행하여 상기 포토레지스트에 확실한 오버 행 구조가 형성되게 함으로써, 후속하여 형성되는 비어 컨택이 금속 펜스 등을 갖지 않으며 정확한 형상을 갖게 만들 수 있다. 따라서, 상부 전극과 하부 전극 사이의 전기적인 단락을 방지할 수 있고 소자의 공정 수율을 향상시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 5는 도 4에 도시한 장치를 A-A' 선으로 자른 단면도를 도시한 것이다.
도 4 및 도 5를 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(200)를 포함한다.
상기 액티브 매트릭스(100)는 바람직하게는, 실리콘으로 이루어지며 M×N(M, N은 정수) 개의 P­MOS 트랜지스터가 내장된다. 상기 액티브 매트릭스(100)는, 액티브 매트릭스(100)의 상부에 적층된 제1 금속층(105), 제1 금속층(105)의 상부에 적층된 제1 보호층(110), 제1 보호층(110)의 상부에 적층된 제2 금속층(115), 제2 금속층(115)의 상부에 적층된 제2 보호층(120), 제2 보호층(115)의 상부에 적층된 식각 방지층(125)을 포함한다. 상기 제1 금속층(105)은, 상기 P-MOS 트랜지스터의 드레인 영역으로부터 연장되며 제1 신호(화상 신호)를 전달하는 드레인 패드를 포함한다. 상기 제2 금속층(115)은 티타늄(Ti)으로 이루어진 제1 층(115a) 및 질화티타늄(TiN)으로 구성된 제2 층(115b)을 포함한다.
상기 액츄에이터(200)는, 상기 식각 방지층(125) 중 아래에 제1 금속층(105)의 드레인 패드가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(190)을 개재하여 수평하게 형성된 지지층(135), 지지층(135)의 상부에 적층된 하부 전극(140), 하부 전극의 상부에 적층된 변형층(145), 변형층(145)의 상부에 적층된 상부 전극(150), 그리고 상기 변형층(145)의 일측으로부터 변형층(145), 하부 전극(140), 지지층(135), 식각 방지층(125), 제2 보호층(120), 및 제1 보호층(110)을 통하여 상기 드레인 패드까지 수직하게 형성된 비어 홀(165)의 내부에 상기 드레인 패드와 하부 전극(140)이 전기적으로 연결되도록 형성된 비어 컨택(170)을 포함한다.
또한, 도 4를 참조하면 상기 지지층(135)의 평면의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 상기 지지층(135)의 평면의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 지지층(135)의 오목한 부분에 인접한 액츄에이터의 멤브레인의 오목한 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 멤브레인의 오목한 부분에 끼워지게 된다. 상기 지지층(135)은 선행 출원에 기재된 박막형 광로 조절 장치에 있어서 액츄에이터를 지지하는 멤브레인의 역할을 수행한다. 상기 상부 전극(150)의 일부에는 상부 전극(150)을 균일하게 작동시켜 광원으로부터 입사되는 광이 상부 전극(150) 중 변형을 일으키는 부분과 변형되지 않는 부분의 경계에서 난반사 되는 것을 방지하는 스트라이프(160)가 형성된다.
이하 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 6a 내지 도 6h는 도 5에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 6a 내지 도 6h에 있어서, 도 5와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 6a를 참조하면, M×N 개의 P-MOS 트랜지스터가 내장된 반도체 기판인 액티브 매트릭스(100)의 상부에 제1 금속층(105)을 형성한 후, 이를 사진 식각 방법을 이용하여 패터닝하여 상기 P-MOS 트랜지스터의 게이트 상부의 제1 금속층(105)을 제거한다. 상기 제1 금속층(105)은 티타늄, 질화티타늄, 텅스텐 등으로 구성되며, 상기 트랜지스터의 드레인 영역으로부터 후에 형성되는 지지층(135)의 일측까지 연장되는 드레인 패드를 포함한다.
도 6b를 참조하면, 상기 제1 금속층(105) 및 액티브 매트릭스(100)의 상부에는 제1 보호층(110)이 형성된다. 제1 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법으로 증착하여 0．8∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 제1 보호층(110)은 후속하는 공정 동안 트랜지스터가 내장된 액티브 매트릭스(100)를 보호한다.
상기 제1 보호층(110)의 상부에는 제2 금속층(115)을 형성된다. 제2 금속층(115)은 티타늄으로 구성된 제1 층(115a) 및 질화 티타늄으로 구성된 제2 층(115b)을 포함한다. 상기 제1 층(115a)은 티타늄을 스퍼터링하여 300Å 정도의 두께를 가지도록 형성하며, 상기 제2 층(115b)은 질화티타늄을 물리 기상 증착(Physical Vapor Deposition : PVD) 방법으로 증착하여 1200Å 정도의 두께를 가지도록 형성한다. 상기 제2 금속층(115)은 광원으로부터 입사되는 광이 반사층인 상부 전극(150) 뿐만 아니라, 상부 전극(150)이 형성된 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100) 내로 광전류(photo current)가 흘러 소자가 오동작을 일으키는 것을 방지한다. 그리고, 후속 공정에서 형성되는 지지층(135)이 상기 액티브 매트릭스(100) 상에 접촉되는 부분의 일측, 즉, 비어 컨택(170)이 형성될 위치를 고려하여, 상기 비어 컨택(170)보다 넓게 상기 제2 금속층(115)의 일부를 식각하여 제2 금속층(115)에 개구부를 형성함으로써 제1 보호층(110)을 노출시킨다.
상기 노출된 제1 보호층(110) 및 제2 금속층(115)의 상부에는 제2 보호층(120)이 형성된다. 제2 보호층(120)은 인 실리케이트 유리(PSG)를 사용하여 2000Å 정도의 두께로 형성한다. 상기 제2 보호층(120) 역시 후속하는 공정 동안 상기 트랜지스터가 내장된 액티브 매트릭스(100)가 손상을 입게 되는 것을 방지한다. 상기 제2 보호층(120)의 상부에는 식각 방지층(125)이 형성된다. 식각 방지층(125)은 상기 액티브 매트릭스(100) 및 제2 보호층(120)이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다. 상기 식각 방지층(125)은 질화물(Si3N4)을 저압 화학 기상 증착(LPCVD) 방법으로 증착하여 1000∼2000Å 정도의 두께를 가지도록 형성한다.
상기 식각 방지층(125)의 상부에는 희생층(130)이 형성된다. 희생층(130)은 인 실리케이트 유리를 대기압 화학 기상 증착 방법을 이용하여 2. 0∼3. 0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(130)은 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 스핀 온 글래스를 사용하는 방법 또는 화학 기계적 연마 방법을 이용하여 상기 희생층(130)이 1. 1㎛ 정도의 두께가 되도록 상기 희생층(130)의 표면을 연마함으로써 평탄화시킨다. 이어서, 상기 희생층(130) 중 아래에 제1 금속층(105)의 드레인 패드가 형성된 부분을 식각하여 상기 식각 방지층(125)의 일부를 노출시킴으로써, 액츄에이터(200)의 지지부를 형성한다.
도 6c를 참조하면, 지지층(135)을 상기 노출된 식각 방지층(125)의 상부 및 희생층(130)의 상부에 형성한다. 상기 지지층(135)은 질화물을 저압 화학 기상 증착 방법을 이용하여 0. 1∼1．0㎛ 정도의 두께를 가지도록 형성한다.
하부 전극(140)은 상기 지지층(135)의 상부에 형성된다. 하부 전극(140)은 백금, 탄탈륨, 또는 백금­탄탈륨 등의 금속을 스퍼터링하여 0. 1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이와 동시에 하부 전극(140)을 각 화소별로 분리시킴으로써 각 화소들에 독립적인 제1 신호(화상 신호)가 인가되도록 한다(Iso-Cutting공정). 상기 하부 전극(140)에는 외부로부터 액티브 매트릭스(100)에 내장된 트랜지스터를 통하여 제1 신호가 인가된다.
상기 하부 전극(140) 상부에는 PZT 또는 PLZT 등의 압전 물질을 사용하여 변형층(145)이 형성된다. 변형층(145)은 졸-겔법, 스퍼터링 방법 또는 화학 기상 증착(CVD) 방법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께로 형성한다. 이어서, 급속 열처리(RTA) 방법으로 상기 변형층(145)을 구성하는 압전 물질을 열처리하여 상변이시킨다.
상부 전극(150)은 상기 변형층(145)의 상부에 형성된다. 상부 전극(150)은 알루미늄(Al), 은(Ag) 또는 백금(Pt) 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 상부 전극(150)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호(바이어스 신호)가 인가되어 상부 전극(150)과 하부 전극(140)의 사이에 전위차에 따른 전기장이 발생하며, 이러한 전기장에 의하여 변형층(145)이 변형을 일으킨다. 상기 상부 전극(150)은 전기 전도성 및 반사성이 우수하므로 바이어스 전극의 기능뿐만 아니라 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
이어서, 상기 상부 전극(150)으로부터 순차적으로 상부 전극(150), 변형층(145) 그리고 하부 전극(140)을 각기 소정 화소 형상을 갖도록 패터닝한다. 즉, 상기 상부 전극(150) 위에 식각될 재료에 대해서 내성을 갖는 제1 포토레지스트(도시되지 않음)를 도포한 후, 상기 상부 전극(150)을 패터닝한다. 이때, 상기 상부 전극(150)의 일부에 상부 전극(150)을 균일하게 동작시켜 상부 전극(150) 중 변형층(145)의 변형에 따라 변형을 일으키는 부분과 변형되지 않는 부분의 경계에서 광원으로부터 입사되는 빛이 난반사되는 것을 방지하는 스트라이프(160)가 형성되도록 상부 전극(150)을 패터닝한다. 이어서, 상기 패터닝된 상부 전극(150)과 변형층(145)의 상부에 다시 제2 포토레지스트(도시되지 않음)를 도포한 후, 상기 변형층(145)을 소정의 화소 형상으로 패터닝한다. 이와 같은 방식으로 하부 전극(140) 역시 소정의 화소 형상으로 패터닝한다.
도 6d를 참조하면, 상기 변형층(145)의 일측으로부터 변형층(145), 하부 전극(140), 지지층(135), 식각 방지층(130), 제2 보호층(120), 그리고 제1 보호층(110)을 차례로 식각하여 비어 홀(165)을 형성한다. 따라서, 상기 비어 홀(165)은 상기 변형층(145)의 일측으로부터 상기 제1 금속층(105)의 드레인 패드까지 형성된다. 이어서, 상기 비어 홀(165)의 내부에 비어 컨택(170)을 형성한다. 이 경우, 본 발명에 따른 비어 컨택(170)을 형성하는 방법은 다음과 같다. 도 6e 및 도 6f는 도 6d의 'A'부분을 형성하는 과정을 확대 도시한 것이다.
도 6e를 참조하면, 상기 비어 홀(165)이 형성된 결과물 전면에 제3 포토레지스트(161)를 도포한 후, 제3 포토레지스트(161)를 전면 노광시키고 1차 현상을 수행한다. 이어서, 상기 현상된 제3 포토레지스트(161)를 soluble한 상태로 만들기 위하여 제3 포토레지스트(161)에 1차 E-Beam처리를 수행한다.
도 6f를 참조하면, 상기 1차 E-Beam 처리된 제3 포토레지스트(161)의 상부에 1차 보다 더 많은 양으로 2차 E-Beam 처리를 수행함으로써 상기 제3 포토레지스트(161)의 상부가 insoluble한 상태가 되도록 한다. 이어서, 상기 2차 E-Beam 처리된 제3 포토레지스트(161)를 2차 현상하여 오버 행 구조를 갖는 제3 포토레지스트(161) 패턴을 형성한다. 따라서, 상기와 같이 2차의 E-Beam 처리를 수행하여 정확하고 재현성 있게 제3 포토레지스트(161)에 오버 행 구조를 형성할 수 있다.
도 6g를 참조하면, 상기 오버 행 구조를 갖는 제3 포토레지스트(161) 패턴을 마스크로 이용하여 상기 비어 홀(165)의 내부에 이어서, 텅스텐(W), 탄탈륨, 또는 백금 등의 전기 전도성을 갖는 금속을 스터터링하여 증착시킨 후, 상기 증착된 금속을 리프트-오프하여 하부 전극(140)과 드레인 패드를 전기적으로 연결시키는 비어 컨택(170)을 형성하고 상기 제3 포토레지스트(161)를 제거한다. 이 경우, 제3 포토레지스트(161) 패턴에 확실한 오버 행 구조가 형성되었기 때문에, 상기 제3 포토레지스트(161)를 제거한 후 상기 오버 행 구조를 갖는 제3 포토레지스트(161) 패턴의 측벽 또는 말단 부분에는 금속이 증착하여 금속 펜스가 형성되는 것을 방지할 수 있다. 따라서, 외부로부터 인가된 제1 신호(화상 신호)는 액티브 매트릭스(100)에 내장된 트랜지스터, 제1 금속층(105)의 드레인 패드 및 비어 컨택(170)을 통하여 하부 전극(140)에 인가된다.
도 6h를 참조하면, 상부 전극(150)을 패터닝하는 방법과 동일한 방법으로 상기 지지층(135)이 소정의 화소 형상을 갖도록 패터닝한다. 이어서, 상기 희생층(130)을 플루오르화 수소(HF) 증기를 이용하여 식각함으로써 희생층(130)의 위치에 에어 갭(190)을 형성한 후, 세정 및 건조 처리를 수행하여 박막형 AMA 소자를 완성한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터, 제1 금속층(105)의 드레인 패드 및 비어 컨택(170)을 통하여 하부 전극(140)에 인가된다. 동시에, 상부 전극(150)에는 외부로부터 공통 전극선을 통하여 제2 신호가 인가되어 상부 전극(150)과 하부 전극(140) 사이에 전위차에 따른 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극(150)과 하부 전극(140) 사이에 형성된 변형층(145)이 변형을 일으킨다. 변형층(145)은 상기 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터(200)는 소정의 각도로 휘게 된다. 광을 반사하는 거울의 기능도 수행하는 상부 전극(150)은 액츄에이터(200)의 상부에 형성되어 있으므로 액츄에이터(200)와 함께 경사진다. 이에 따라, 상부 전극(150)은 광원으로부터 입사되는 광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 있어서, 비어 컨택의 형성 시, 마스크로 이용되는 포토레지스트에 2회에 걸쳐 E­Beam 처리를 수행하여 상기 포토레지스트에 확실한 오버 행 구조가 형성되게 함으로써, 후속하여 형성되는 비어 컨택이 금속 펜스 등을 갖지 않으며 정확한 형상을 갖게 만들 수 있다. 따라서, 상부 전극과 하부 전극 사이의 전기적인 단락을 방지할 수 있고 소자의 공정 수율을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (2)

  1. 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 제공하는 단계,
    상기 액티브 매트릭스의 상부에 ⅰ) 일측이 상기 액티브 매트릭스 중 상기 드레인 패드가 형성된 부분에 접촉되며 타측이 에어 갭을 개재하여 수평하게 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 형성된 변형층을 형성하는 단계, 및 ⅳ) 상기 변형층의 상부에 상부 전극을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계,
    상기 변형층의 일측으로부터, 상기 변형층, 상기 하부 전극, 및 상기 지지층을 식각하여 상기 드레인 패드까지 비어 홀을 형성하는 단계,
    상기 액츄에이터의 상부에 포토레지스트를 도포하고 패터닝한 후 상기 포토레지스트에 E-Beam 처리를 수행하여 상기 포토레지스트 중 상기 비어 홀의 상부에 형성된 부분에 오버 행 구조를 형성하는 단계, 그리고
    상기 오버 행 구조가 형성된 포토레지스트를 마스크로 이용하여 상기 비어 홀에 상기 드레인 패드와 상기 하부 전극을 연결하는 비어 컨택을 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  2. 제1항에 있어서, 상기 포토레지스트에 오버 행 구조를 형성하는 단계는, 상기 포토레지스트를 노광하고 1차 현상을 수행하는 단계, 상기 1차 현상된 포토레지스트에 1차 E-Beam 처리를 수행하는 단계, 상기 1차 E-Beam 처리된 포토레지스트의 상부에 2차 E-Beam 처리를 수행하는 단계, 그리고 상기 2차 E-Beam 처리된 포토레지스트를 2차 현상하는 단계로 이루어지는 것을 특징으로 하는 박막형 광로 조정 장치의 제조 방법.
KR1019970042382A 1997-08-29 1997-08-29 박막형 광로 조절 장치의 제조 방법 KR19990019080A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970042382A KR19990019080A (ko) 1997-08-29 1997-08-29 박막형 광로 조절 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970042382A KR19990019080A (ko) 1997-08-29 1997-08-29 박막형 광로 조절 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR19990019080A true KR19990019080A (ko) 1999-03-15

Family

ID=66038270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970042382A KR19990019080A (ko) 1997-08-29 1997-08-29 박막형 광로 조절 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR19990019080A (ko)

Similar Documents

Publication Publication Date Title
KR19990004774A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990019080A (ko) 박막형 광로 조절 장치의 제조 방법
KR100248992B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256791B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100257603B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100276664B1 (ko) 박막형 광로조절 장치 및 그 제조 방법
KR100257605B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100251110B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256869B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256870B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256880B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100251101B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100248488B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100248493B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR19990004786A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990019069A (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR20000032305A (ko) 박막형 광로조절 장치의 제조 방법
KR19990019073A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990035315A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990084641A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990004780A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000026435A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990002351A (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR19990019076A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000031508A (ko) 박막형 광로조절 장치의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid