KR19990019069A - 박막형 광로 조절 장치 및 그 제조 방법 - Google Patents

박막형 광로 조절 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR19990019069A
KR19990019069A KR1019970042371A KR19970042371A KR19990019069A KR 19990019069 A KR19990019069 A KR 19990019069A KR 1019970042371 A KR1019970042371 A KR 1019970042371A KR 19970042371 A KR19970042371 A KR 19970042371A KR 19990019069 A KR19990019069 A KR 19990019069A
Authority
KR
South Korea
Prior art keywords
layer
forming
lower electrode
strained
isocut
Prior art date
Application number
KR1019970042371A
Other languages
English (en)
Other versions
KR100271000B1 (ko
Inventor
최영준
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019970042371A priority Critical patent/KR100271000B1/ko
Publication of KR19990019069A publication Critical patent/KR19990019069A/ko
Application granted granted Critical
Publication of KR100271000B1 publication Critical patent/KR100271000B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/90—Methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

박막형 광로 조절 장치 및 그 제조 방법이 개시되어 있다. 상기 장치는 M×N 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드가 형성된 액티브 매트릭스 및 액티브 매트릭스의 상부에 형성된 액츄에이터를 포함한다. 상기 액츄에이터는 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 수평하게 형성된 지지층, 상기 지지층의 상부에 형성되며 Iso­Cut 부에 의해 각 화소별로 분리된 하부 전극, 상기 하부 전극의 상부에 형성된 변형층, 상기 Iso­Cut 부 및 상기 변형층의 단차면에 형성된 분리층, 그리고 변형층의 상부에 형성된 상부 전극을 갖는다. Iso­Cut 부를 보강하기 위한 분리층이 변형층의 단차면에 스페이서 형태로 형성됨으로써, 상기 Iso­Cut 부에 플루오르화 수소(HF) 증기가 침투하는 것을 방지하기 위하여 형성되는 식각 보호층에 의해 상부 전극과 하부 전극간에 전기적인 단락(short)이 유발되는 것을 방지할 수 있다.

Description

박막형 광로 조절 장치 및 그 제조 방법
본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 하부 전극의 Iso­Cut 부를 보강하기 위한 분리층(Isolation layer)을 형성하고 상기 Iso­Cut 부에 플루오르화 수소(HF) 증기가 침투하는 것을 방지하기 위한 식각 보호층을 형성함에 있어서, 상부 전극과 하부 전극간의 전기적인 단락(short)을 방지하고 변형층에 크랙(crack)이 발생하는 것을 방지할 수 있는 박막형 광로 조절 장치 및 그 제조 방법에 관한 것이다.
광학 에너지(optical energy)를 스크린 상에 투영하기 위한 장치인 공간적인 광 변조기(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 상기 광로 조절 장치 또는 공간적 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.
직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device), 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광변조기(reflective spatial light modulators)로 분류될 수 있다.
LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2 % 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.
DMD는 5％ 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트(contrast)가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.
AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3) 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.
이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법을 이용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.
이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일 대한민국 특허청에 특허 출원한 특허 출원 제96-42197호(발명의 명칭: 멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치의 제조 방법)에 개시되어 있다.
도 1b는 상기 선행 출원에 기재된 박막형 광로 조절 장치의 단면도를 도시한 것이다.
도 1b를 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1) 및 액츄에이터(60)를 포함한다. 그 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인 영역으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(1)는, 상기 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10)과 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다.
상기 액츄에이터(60)는, 상기 식각 방지층(15) 중 그 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(25)을 개재하여 수평하게 형성된 멤브레인(30), 멤브레인(30)의 상부에 적층된 하부 전극(35), 하부 전극(35)의 상부에 적층된 변형층(40), 변형층(40)의 상부에 적층된 상부 전극(45), 그리고 상기 변형층(40)의 일측으로부터 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 수직하게 형성된 비어 홀(50) 내에 하부 전극(35)과 드레인 패드(5)가 서로 전기적으로 연결되도록 형성된 비어 컨택(55)을 포함한다.
상기 상부 전극(45)의 일부에는 스트라이프(46)가 형성된다. 상기 스트라이프(46)는 상부 전극(45)을 균일하게 작동시켜 상부 전극(45) 중 변형층(40)의 변형에 따라 변형되는 부분과 변형되지 않는 부분의 경계에서 광원으로부터 입사되는 빛이 난반사 되는 것을 방지한다.
이하, 상기 박막형 광로 조절 장치의 제조 방법을 도 1a 내지 1b를 참조하여 설명한다.
도 1a를 참조하면, M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 상기 트랜지스터의 드레인 영역으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(1) 상에 인 실리케이트 유리(PSG)로 구성된 보호층(10)을 형성한다. 보호층(10)은 화학 기상 증착(CVD) 방법을 이용하여 1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 보호층(10)은 후속하는 공정 동안 상기 트랜지스터가 내장된 액티브 매트릭스(1)를 보호한다.
상기 보호층(10)의 상부에는 질화물로 이루어진 식각 방지층(15)이 형성된다. 식각 방지층(15)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 갖도록 형성한다. 상기 식각 방지층(15)은 후속하는 식각 공정 동안 보호층(10) 및 액티브 매트릭스(1)가 식각되는 것을 방지한다.
상기 식각 방지층(15) 상에는 희생층(20)이 형성된다. 희생층(20)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 희생층(20)은 상기 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(20)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층(20) 중 그 아래에 드레인 패드(5)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(15)의 일부를 노출시킴으로써 액츄에이터(60)의 지지부가 형성될 위치를 만든다.
상기 노출된 식각 방지층(15) 및 희생층(20) 상에 0.1∼1.0㎛ 정도의 두께로 멤브레인(30)을 형성한다. 상기 멤브레인(30)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 형성한다. 이때, 저압의 반응 용기 내에서 반응 가스의 비를 변화시키면서 멤브레인(30)을 형성하여 멤브레인(30) 내의 스트레스(stress)를 조절한다.
상기 멤브레인(30) 상에는 백금(Pt), 탄탈륨(Ta), 백금-탄탈륨 등의 금속으로 구성된 하부 전극(35)이 형성된다. 하부 전극(35)은 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 상기 하부 전극(35)을 패터닝하여 각각의 화소별로 하부 전극(35)을 분리시킴으로써 각 화소들에 독립적인 제1 신호(화상 신호)가 인가되도록 한다(Iso­Cut 식각 공정).
상기 하부 전극(35) 상에는 PZT 또는 PLZT 등의 압전 물질로 구성된 변형층(40)이 형성된다. 변형층(40)은 졸-겔(sol-gel)법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 갖도록 형성한 후, 급속 열처리(RTA) 방법으로써 상변이시킨다. 상기 변형층(40)은 상부 전극(45)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(35)에 제1 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.
상부 전극(45)은 변형층(40)의 상부에 형성된다. 상부 전극(45)은 알루미늄 또는 백금 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 상부 전극(45)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다. 또한, 상기 상부 전극(45)은 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
도 1b를 참조하면, 상기 상부 전극(45), 변형층(40), 그리고 하부 전극(35)을 각기 소정의 화소 형상으로 패터닝한다. 이 때, 상기 상부 전극(45)의 일부에는 스트라이프(46)가 형성되도록 패터닝한다. 계속해서, 변형층(40)의 일측으로부터 드레인 패드(5)의 상부까지 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 순차적으로 식각함으로써 비어 홀(50)을 형성한다. 이어서, 상기 비어 홀(50) 의 내부에 텅스텐, 백금 또는 티타늄 등의 금속을 스퍼터링하여 상기 드레인 패드(5)와 하부 전극(35)을 전기적으로 연결시키는 비어 컨택(55)을 형성한다. 따라서, 상기 비어 컨택(55)은 비어 홀(50) 내에서 하부 전극(35)으로부터 드레인 패드(5)까지 수직하게 형성된다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다.
계속하여, 상기 멤브레인(30)을 소정의 화소 형상을 갖도록 패터닝한다. 그리고, 49% 플루오르화 수소(HF) 증기에 의해 상기 희생층(20)을 식각함으로써 희생층(20)의 위치에 에어 갭(25)을 형성한 후, 남아 있는 식각 용액을 제거하기 위하여 세정 및 건조 공정을 실시함으로써 AMA 소자를 완성한다.
상술한 박막형 광로 조절 장치에 있어서, 제1 신호는 액티브 매트릭스(1)에 내장된 MOS 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 동시에, 상부 전극(45)에는 공통 전극선을 통하여 제2 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전기장이 발생한다. 이러한 전기장에 의하여 상부 전극(45)과 하부 전극(35) 사이에 적층되어 있는 변형층(40)이 변형을 일으킨다. 변형층(40)은 상기 전기장에 대하여 직교하는 방향으로 수축하며, 변형층(40)을 포함하는 액츄에이터(60)는 소정의 각도를 가지고 상방으로 휘어진다. 따라서, 액츄에이터(60) 상부의 상부 전극(45)도 같은 방향으로 경사진다. 광원으로부터 입사되는 빛은 상부 전극(45)에 의해 소정의 각도로 반사된 후, 스크린에 투영되어 화상을 맺는다.
그러나, 상술한 박막형 광로 조절 장치에서는 변형층, 하부 전극 및 멤브레인을 화소 형상으로 패터닝하기 위한 식각 공정들을 진행할 때 하부 전극의 Iso­Cut 부가 손상되는 문제가 발생한다. 이를 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2는 상술한 박막형 광로 조절 장치에 있어서 Iso­Cut 부를 확대 도시한 평면도이다. 도 2를 참조하면, 상술한 박막형 광로 조절 장치의 제조 방법에서는 변형층(40), 하부 전극(35) 및 멤브레인(30)을 각각 소정의 화소 형상으로 패터닝하기 위한 식각 공정들을 진행할 때 Iso­Cut 부(A 참조)는 포토레지스트막으로 커버되지 않고 노출되게 된다. 따라서, 따라서, 상기한 식각 공정들이 진행되는 동안에 Iso­Cut 부(A)의 멤브레인(30)이 과도 식각(over-etch)되어 그 하부의 식각 방지층까지 식각된다. 그 결과, 플루오르화 수소(HF) 증기를 이용하여 희생층을 식각할 때, 상기 식각 방지층의 식각된 부위를 통해 플루오르화 수소 증기가 침투하여 보호층 및 액티브 매트릭스가 손상을 받게 된다.
또한, 상술한 박막형 광로 조절 장치의 제조 방법에 의하면 Iso-cut 부가 멤브레인(30)인 질화물층이 되므로, 하부 전극(35)을 구성하는 백금(Pt) 또는 탄탈륨 등의 금속과는 다른 물성을 갖게 된다. 특히, PZT와 같은 압전 물질로 이루어진 변형층은 질화물층의 상부에서는 잘 증착되지 않는 특성을 가지므로, Iso-cut 부에 보이드(void)가 발생한다. 이와 같이 변형층에 보이드가 생성되어 있는 상태에서 변형층을 구성하는 압전 물질을 상변이시키기 위한 급속 열처리(RTA) 공정을 진행하게 되면, 상기 변형층이 부풀려지게 되어 변형층의 내부에 크랙이 발생하게 된다. 변형층에 크랙이 발생하면, 변형층의 압전 특성이 저하될 뿐만 아니라 그 상부에 증착되는 상부 전극이 단락되거나 상기 상부 전극을 패터닝하기 위한 사진 식각 공정을 신뢰성 있게 진행할 수 없는 문제가 발생한다.
최근에는, Iso­Cut 부가 손상되는 것을 방지하기 위하여, 멤브레인까지 화소 형상으로 패터닝한 후 비정질 실리콘과 같은 물질로 이루어진 식각 보호층을 증착하고, Iso­Cut 부의 식각 보호층을 남기고 나머지는 식각하는 방법이 제안되었다. 상기 식각 보호층은 후속하는 플루오르화 수소 증기에 의한 식각 공정시 식각되지 않는 물질(PECVD-비정질 실리콘)로 이루어지므로, Iso­Cut 부를 통해 플루오르화 수소 증기가 침투하는 것을 방지할 수 있다. 상기 식각 보호층은 플루오르화 수소 증기에 의한 식각 공정을 실시한 후 블랭킷 식각(blanket etch) 방법으로 제거된다. 그러나, 상기한 방법에 의하면, 상부 전극과 하부 전극의 단차면에 형성되는 식각 보호층의 두께가 다른 부위에서의 두께보다 상대적으로 두껍기 때문에, 식각 보호층을 블랭킷 식각 방법으로 제거한 후에도 상부 전극과 하부 전극의 단차면에서 상기 식각 보호층이 잔류하게 된다. 따라서, 상부 전극과 하부 전극간에 전기적인 단락(short)이 유발된다.
또한, PZT와 같은 압전 물질로 이루어진 변형층에 크랙이 발생하는 것을 방지하기 위하여, 하부 전극을 증착한 후 Iso­Cut 공정을 생략하고 그 상부에 변형층 및 상부 전극을 순차적으로 증착한 후, 상기 상부 전극 및 변형층을 화소 형상으로 식각하고 상기 하부 전극을 화소 형상으로 식각하면서 하부 전극을 각 화소별로 분리하도록 Iso­Cut하는 방법도 제안되었다. 따라서, PZT와 같은 압전 물질로 구성되는 변형층을 증착하기 전에 하부 전극의 Iso­Cut 부를 형성하지 않으므로, 상기 변형층이 질화물층이 아닌 백금층이나 탄탈륨층과 샅은 금속층의 위에서만 증착되어 후속하는 상변이를 위한 열처리 공정시 크랙이 발생하지 않는다. 그러나, 상기한 방법에 의하면, 하부 전극을 Iso­Cut하기 위하여 상부 전극을 각 화소별로 분리시켜야 되므로, Iso­Cut 공정을 진행한 후 리프트-오프(lift-off) 공정으로 각 화소별로 분리된 상부 전극을 연결하기 위한 금속층을 형성하여야 한다. 따라서, 상부 전극의 면적이 감소될 뿐만 아니라, 리프트-오프 공정에 의해 접착면의 저항이 증가되는 문제가 발생한다.
따라서, 본 발명의 목적은, 하부 전극의 Iso­Cut 부를 보강하기 위한 분리층을 형성하고 상기 Iso­Cut 부에 플루오르화 수소 증기가 침투하는 것을 방지하기 위한 식각 보호층을 형성함에 있어서, 상부 전극과 하부 전극간의 전기적인 단락을 방지하며 변형층에 크랙이 발생하는 것을 방지할 수 있는 박막형 광로 조절 장치 및 그 제조 방법을 제공하는 것이다.
도 1a 및 도 1b는 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 상기 선행 출원에 기재된 박막형 광로 조절 장치에서 Iso-Cut 부위를 확대 도시한 평면도이다.
도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.
도 4는 도 3에 도시한 장치를 B-B' 선으로 자른 단면도이다.
도 5는 도 3에 도시한 장치를 C-C' 선으로 자른 단면도이다.
도 6a 내지 도 6g는 도 4에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 액티브 매트릭스 105 : 드레인 패드
110 : 보호층 115 : 식각 방지층
125 : 지지층 130 : 하부 전극
135 : 변형층 138 : 분리층
140 : 상부 전극 145 : 비어 홀
150 : 비어 컨택 152 : 식각 보호층
160 : 에어 갭
상술한 본 발명의 목적을 달성하기 위하여, 본 발명은, M×N(M, N은 정수)개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 포함하는 액티브 매트릭스와 상기 액티브 매트릭스의 상부에 형성된 액츄에이터를 포함하는 박막형 광로 조절 장치를 제공한다. 상기 액츄에이터는, i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 수평하게 형성된 지지층, ⅱ) 상기 지지층의 상부에 형성되며 Iso­Cut 부에 의해 각 화소별로 분리된 하부 전극, ⅲ) 상기 하부 전극의 상부에 형성된 변형층, ⅳ) 상기 Iso­Cut 부 및 상기 변형층의 단차면에 형성된 분리층, 그리고 ⅴ) 상기 변형층의 상부에 형성된 상부 전극을 포함한다.
또한, 상술한 본 발명의 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 포함하는 액티브 매트릭스를 제공하는 단계, 상기 액티브 매트릭스의 상부에 희생층을 형성하는 단계, 그리고 i) 상기 희생층의 상부에 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, ⅳ) 상기 하부 전극을 각 화소별로 Iso­Cut하는 단계, ⅴ) 상기 Iso­Cut 부 및 상기 변형층의 단차면에 분리층을 형성하는 단계, ⅵ) 상기 변형층의 상부에 상부 전극을 형성하는 단계, ⅶ) 상기 결과물 상에 상기 지지층과 동일한 패턴으로 식각 보호층을 형성하는 단계, 및 ⅷ) 상기 희생층을 제거하여 에어 갭을 형성하는 단계를 갖는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스에 내장된 트랜지스터, 드레인 패드 및 비어 컨택을 통해 하부 전극에 인가된다. 동시에, 상부 전극에는 외부로부터 제2 신호가 인가되어 상부 전극과 하부 전극 사이에 전위차에 따른 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극과 하부 전극 사이에 형성된 변형층이 변형을 일으킨다. 변형층은 상기 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터는 소정의 각도로 휘게 된다. 빛을 반사하는 거울의 기능도 수행하는 상부 전극은 액츄에이터의 상부에 형성되어 있으므로 액츄에이터와 함께 경사진다. 이에 따라서, 상부 전극은 광원으로부터 입사되는 빛을 소정의 각도로 반사하며, 반사된 빛은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
그러므로, 본 발명에 의하면, 변형층을 증착하고 사진 식각 공정에 의해 상기 변형층을 화소 형상으로 패터닝한 후, 하부 전극에 Iso­Cut 부를 형성하고 결과물의 상부에 상기 Iso­Cut 부를 보강하기 위한 분리층을 증착하고 사진 식각 공정에 의해 상기 분리층을 패터닝한다. 상기 분리층은 Iso­Cut 부에 플루오르화 수소(HF) 증기가 침투하는 것을 방지하기 위하여 형성되는 비정질 실리콘 식각 보호층으로 인하여 상부 전극과 하부 전극간에 전기적인 단락(short)이 유발되는 것을 방지할 수 있도록 상기 변형층의 단차면에 스페이서 형태로 형성된다. 또한, 본 발명에 의하면, 하부 전극을 증착한 후 Iso­Cut 공정을 생략하고 그 상부에 변형층을 증착하며, 상기 변형층을 화소 형상으로 식각한 후 하부 전극을 각 화소별로 분리하도록 Iso­Cut한다. 따라서, PZT와 같은 압전 물질로 구성된 변형층이 질화물층이 아닌 백금층이나 탄탈륨층과 같은 금속층(하부 전극)의 위에서만 증착되므로, 후속하는 변형층의 상변이를 위한 열처리 공정시 상기 압전 물질로 이루어진 변형층에 크랙이 발생하지 않는다. 그리고, 본 발명에 의하면, 별도의 금속층 없이 상부 전극 자체로 각 화소간이 연결되므로 AMA 소자의 구조적 안정화를 얻을 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 4 및 도 5는 도 3에 도시한 장치를 B-B' 선 및 C-C' 선으로 자른 단면도들이다.
도 3 내지 도 5를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(200)를 포함한다.
내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드(105)가 형성된 액티브 매트릭스(100)는, 상기 액티브 매트릭스(100) 및 드레인 패드(105)의 상부에 적층된 보호층(110)과 보호층(110)의 상부에 적층된 식각 방지층(115)을 포함한다.
상기 액츄에이터(200)는, 상기 식각 방지층(115) 중 아래에 드레인 패드(105)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(160)을 개재하여 수평하게 형성된 지지층(125), 지지층(125)의 상부에 형성된 하부 전극(130), 하부 전극(130)의 상부에 형성된 변형층(135), 변형층(135)의 상부에 형성된 상부 전극(140), 그리고 상기 변형층(135)의 일측으로부터 변형층(135), 하부 전극(130), 지지층(125), 식각 방지층(115), 및 보호층(110)을 통하여 상기 드레인 패드(105)까지 수직하게 형성된 비어 홀(145)의 내부에 상기 드레인 패드(5)와 하부 전극(35)이 연결되도록 형성된 비어 컨택(150)을 포함한다. 상기 지지층(125)은 선행 출원에 기재된 박막형 광로 조절 장치 중 액츄에이터를 지지하는 멤브레인의 기능을 수행한다.
도 4 및 도 5를 참조하면, 하부 전극(130)을 각 화소별로 분리하는 Iso­Cut 부에 분리층(138)이 형성된다. 상기 분리층(138)은 상기 Iso­Cut 부에 후속 공정에서 플루오르화 수소(HF) 증기가 침투하는 것을 방지하기 위하여 형성되는 식각 보호층(152)이 블랭킷 식각 공정 후에도 잔류하여 상부 전극(140)과 하부 전극(130) 간에 전기적인 단락이 유발되는 것을 방지할 수 있도록 상기 변형층(135)의 단차면에 스페이서 형태로 형성된다.
이하, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 6a 내지 도 6g는 도 4에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 6a 내지 도 6g에 있어서, 도 4와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 6a를 참조하면, M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(100) 상에 보호층(110)을 형성한다. 상기 액티브 매트릭스(100)는 실리콘 등의 반도체로 이루어지거나 유리 또는 알루미나(Al2O3) 등의 절연 물질로 구성된다. 상기 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 보호층(110)은 후속하는 공정 동안 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100)가 손상되는 것을 방지한다.
상기 보호층(110)의 상부에는 식각 방지층(115)이 형성된다. 식각 방지층(115)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 갖도록 형성한다. 상기 식각 방지층(115)은 후속하는 식각 공정 동안에 보호층(110) 및 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100)가 식각되는 것을 방지한다.
상기 식각 방지층(115)의 상부에는 희생층(120)이 형성된다. 희생층(120)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 2.0∼3.3㎛ 정도의 두께로 증착하여 형성한다. 이 경우, 희생층(120)은 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(120)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 연마함으로써 평탄화시킨다. 이어서, 상기 희생층(120) 중 그 아래에 드레인 패드(105)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(115)의 일부를 노출시킴으로써 액츄에이터(200)의 지지부가 형성될 위치를 만든다.
도 6b를 참조하면, 상기 노출된 식각 방지층(115)의 상부 및 희생층(120)의 상부에는 지지층(125)이 형성된다. 지지층(125)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다.
상기 지지층(125)의 상부에는 하부 전극(130)이 형성된다. 하부 전극(130)은 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 전기 전도성을 갖는 금속을 스퍼터링하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 하부 전극(130)에는 외부로부터 액티브 매트릭스(100)에 내장된 트랜지스터 및 드레인 패드(105)를 통하여 제1 신호(화상 신호)가 인가된다.
상기 하부 전극(130) 상에는 PZT 또는 PLZT 등의 압전 물질로 이루어진 변형층(135)이 형성된다. 변형층(135)은 졸-겔법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한다. 본 발명에서는 PZT와 같은 압전 물질로 구성되는 변형층(135)을 형성하기 전에 하부 전극(130)에 Iso­Cut 부를 형성하지 않는다. 따라서, 상기 압전 물질로 이루어진 변형층(135)이 질화물로 구성된 지지층(125)이 아닌 백금, 탄탈륨 등의 금속으로 이루어진 하부 전극(130)의 위에서만 증착되므로, 상기 압전 물질로 구성된 변형층(135)이 보이드 없이 증착되어 후속하는 상변이를 위한 변형층(135)의 열처리 공정시 변형층(135)의 내부에 크랙이 발생하지 않는다. 이어서, 상기 변형층(135)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 상기 변형층(135)은 상부 전극(140)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(130)에 제1 신호가 인가되어 상부 전극(140)과 하부 전극(130) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.
도 6c를 참조하면, 상기 변형층(135)을 사진 식각 공정을 통해 소정의 화소 형상으로 패터닝한 후, 상기 하부 전극(130)을 각각의 화소별로 분리시킴으로써 각 화소들에 독자적인 제1 신호가 인가되도록 하부 전극(130)을 Iso­Cut한다.
이어서, 상기 결과물의 상부에 상기 Iso­Cut 부를 보강하기 위한 분리층(138)으로서, 예를 들면, 산화막을 증착하고 사진 식각 공정에 의해 상기 분리층(138)을 패터닝한다. 상기 분리층(138)은 Iso­Cut 부에 플루오르화 수소(HF) 증기가 침투하는 것을 방지하기 위하여 형성되는 비정질 실리콘 식각 보호층(152)으로 인하여 상부 전극(140)과 하부 전극(130)간에 전기적인 단락이 유발되는 것을 방지할 수 있도록 상기 변형층(135)의 단차면에 스페이서 형태로 형성된다.
도 6d를 참조하면, 상기 분리층(138)이 형성된 결과물의 상부에 상부 전극(140)을 형성한다. 상부 전극(140)은 알루미늄(Al), 은(Ag), 또는 백금(Pt) 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 상기 상부 전극(140)에는 외부로부터 제2 신호가 인가된다. 상기 상부 전극(140)은 전기 전도성 및 반사성이 우수하므로 전기장을 발생시키는 바이어스 전극의 기능뿐만 아니라 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
이어서, 사진 식각 공정을 이용하여 상기 상부 전극(140)을 상기 분리층(138)의 경계면에 오버랩(overlap)되도록 소정의 화소 형상으로 패터닝한 후, 사진 식각 공정을 이용하여 상기 하부 전극(130)을 소정의 화소 형상을 갖도록 패터닝한다.
도 6e를 참조하면, 상기 변형층(135)의 일측으로부터 변형층(135), 하부 전극(130), 지지층(125), 식각 방지층(115), 및 보호층(110)을 차례로 식각하여 비어 홀(145)을 형성한다. 따라서, 비어 홀(145)은 상기 변형층(135)의 일측으로부터 상기 드레인 패드(105)까지 형성된다. 다음에, 상기 비어 홀(145)의 내부에 텅스텐(W), 알루미늄(Al), 또는 티타늄(Ti) 등의 전기 전도성을 갖는 금속을 스퍼터링하여 비어 컨택(150)을 형성한다. 비어 컨택(150)은 상기 드레인 패드(105)와 하부 전극(130)을 전기적으로 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105), 및 비어 컨택(150)을 통하여 하부 전극(130)에 인가된다. 그리고, 사진 식각 공정을 이용하여 상기 지지층(125)을 Iso­Cut 부를 포함하는 소정의 화소 형상으로 패터닝한다.
도 6f를 참조하면, 상기와 같이 지지층(125)을 식각한 후, 상기 결과물의 상부에 식각 보호층(152)을 형성한다. 식각 보호층(152)은 후속하는 플루오르화 수소(HF) 증기를 이용한 희생층(120)의 식각 시 식각되지 않는 물질로 형성하는 것이 바람직하며, 더욱 바람직하게는 비정질 실리콘을 플라즈마-증대 화학 기상 증착(PECVD) 방법을 이용하여 형성한다. 이어서, 상기 지지층(125)을 패터닝할 때 사용되었던 마스크를 이용하여 상기 식각 보호층(152)을 지지층(125)과 동일한 패턴으로 식각한다.
도 6g를 참조하면, 상기 희생층(120)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 희생층(120)의 위치에 에어 갭(160)을 형성한다. 이 경우, 상기 Iso­Cut 부는 상기 플루오르화 수소 증기에 식각되지 않는 물질(PECVD-비정질 실리콘)로 이루어진 식각 보호층(152)으로 피복되어 있으므로, 상기 Iso­Cut 부를 통해 플루오르화 수소 증기가 액티브 매트릭스(100) 쪽으로 침투하는 것을 방지할 수 있다.
이어서, 상기 식각 보호층(152)을 블랭킷 건식 식각(blanket dry etch) 방법으로 제거함으로써 AMA 소자를 완성한다. 이 경우, 상기 상부 전극(140)과 하부 전극(130)의 단차면에 형성되는 식각 보호층(152)의 두께가 다른 부위에서의 두께보다 상대적으로 두껍기 때문에, 식각 보호층(152)을 블랭킷 식각 방법으로 제거한 후에도 상부 전극(140)과 하부 전극(130)의 단차면에서 상기 식각 보호층(152)이 잔류하게 된다. 그러나, 본 발명에서는 변형층(135)의 단차면에 저항이 높은 산화물로 이루어진 분리층(138)이 스페이서 형태로 형성되어 있기 때문에, 상기 분리층(138)이 상부 전극(140)과 하부 전극(130)을 독립시키는 역할을 한다. 따라서, 상기 상부 전극(140)과 하부 전극(130) 간에 전기적인 단락이 유발되지 않는다. 또한, 상기 분리층(138)에 의해 식각 보호층(152)의 블랭킷 식각량을 적게 할 수 있으므로, 상기 블랭킷 식각 공정에 의해 그 하부의 식각 방지층(115)이 과도 식각되는 것을 최소화할 수 있다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105) 및 비어 컨택(150)을 통해 하부 전극(130)에 인가된다. 동시에, 상부 전극(140)에는 외부로부터 제2 신호가 인가되어 상부 전극(140)과 하부 전극(130) 사이에 전위차에 따른 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극(140)과 하부 전극(130) 사이에 형성된 변형층(135)이 변형을 일으킨다. 변형층(135)은 상기 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터(200)는 소정의 각도로 휘게 된다. 빛을 반사하는 거울의 기능도 수행하는 상부 전극(140)은 액츄에이터(200)의 상부에 형성되어 있으므로 액츄에이터(200)와 함께 경사진다. 이에 따라서, 상부 전극(140)은 광원으로부터 입사되는 빛을 소정의 각도로 반사하며, 반사된 빛은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
상술한 바와 같이 본 발명에 의하면, Iso­Cut 부를 보강하기 위한 분리층이 변형층의 단차면에 스페이서 형태로 형성됨으로써, 상기 Iso­Cut 부를 통해 플루오르화 수소(HF) 증기가 침투하는 것을 방지하기 위하여 형성되는 식각 보호층으로 인하여 상부 전극과 하부 전극간에 전기적인 단락이 유발되는 것을 방지할 수 있다. 또한, 하부 전극을 증착한 후 Iso­Cut 공정을 생략하고 그 상부에 변형층을 증착하므로, PZT와 같은 압전 물질로 구성된 변형층이 질화물층이 아닌 백금층이나 탄탈륨층과 같은 금속층(하부 전극)의 위에서만 증착되어 후속하는 변형층의 상변이를 위한 열처리 공정시 상기 변형층의 내부에 크랙이 발생하지 않는다. 더욱이, 별도의 금속층 없이 상부 전극 자체로 각 화소간이 연결되므로 AMA 소자의 구조적 안정화를 얻을 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드(105)를 포함하는 액티브 매트릭스(100), 그리고
    i) 상기 액티브 매트릭스(100)의 상부에 일측이 접촉되며 타측이 에어 갭(160)을 개재하여 수평하게 형성된 지지층(125), ⅱ) 상기 지지층(125)의 상부에 형성되며 Iso­Cut 부에 의해 각 화소별로 분리된 하부 전극(130), ⅲ) 상기 하부 전극(130)의 상부에 형성된 변형층(135), ⅳ) 상기 Iso­Cut 부 및 상기 변형층(135)의 단차면에 형성된 분리층(138), 및 ⅴ) 상기 변형층(135)의 상부에 형성된 상부 전극(140)을 갖는 액츄에이터를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.
  2. 제1항에 있어서, 상기 상부 전극(140)은 상기 분리층(138)의 경계면에 오버랩되도록 형성된 것을 특징으로 하는 박막형 광로 조절 장치.
  3. 제1항에 있어서, 상기 분리층(138)은 상기 변형층(135)의 단차면에서 스페이서 형태로 형성된 것을 특징으로 하는 박막형 광로 조절 장치.
  4. 제1항에 있어서, 상기 액츄에이터(200)는 상기 분리층(138)의 측벽에 형성된 식각 보호층(152)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.
  5. M×N(M, N은 정수) 개의 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 포함하는 액티브 매트릭스를 제공하는 단계,
    상기 액티브 매트릭스의 상부에 희생층을 형성하는 단계, 그리고
    i) 상기 희생층의 상부에 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, ⅳ) 상기 하부 전극을 각 화소별로 Iso­Cut하는 단계, ⅴ) 상기 Iso­Cut 부 및 상기 변형층의 단차면에 분리층을 형성하는 단계, ⅵ) 상기 변형층의 상부에 상부 전극을 형성하는 단계, ⅶ) 상기 결과물의 상부에 상기 Iso­Cut 부를 피복하도록 식각 보호층을 형성하는 단계, 및 ⅷ) 상기 희생층을 제거하여 에어 갭을 형성하는 단계를 갖는 액츄에이터를 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  6. 제5항에 있어서, 상기 액츄에이터를 형성하는 단계는, 상기 하부 전극을 각 화소별로 Iso­Cut하는 단계 전에 상기 변형층을 화소 형상으로 식각하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  7. 제5항에 있어서, 상기 상부 전극을 형성하는 단계는, 상기 상부 전극을 상기 분리층의 경계면에 오버랩되도록 식각하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  8. 제5항에 있어서, 상기 액츄에이터를 형성하는 단계는, 상기 식각 보호층을 형성하는 단계 전에 상기 하부 전극을 화소 형상으로 식각하는 단계, 상기 하부 전극과 드레인 패드를 전기적으로 연결시키기 위하여 상기 변형층으로부터 상기 드레인 패드까지 수직하게 비어 컨택을 형성하는 단계, 및 상기 지지층을 화소 형상으로 식각하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  9. 제5항에 있어서, 상기 식각 보호층을 형성하는 단계는, 상기 식각 보호층이 상기 지지층과 동일한 패턴을 갖게 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  10. 제5항에 있어서, 상기 식각 보호층을 형성하는 단계는, 비정질 실리콘을 플라즈마-증대 화학 기상 증착(PECVD) 방법을 이용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  11. 제5항에 있어서, 상기 액츄에이터를 형성하는 단계는, 상기 에어 갭을 형성하는 단계 후 상기 식각 보호층을 블랭킷 식각 방법으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
KR1019970042371A 1997-08-29 1997-08-29 박막형 광로 조절 장치 및 그 제조 방법 KR100271000B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970042371A KR100271000B1 (ko) 1997-08-29 1997-08-29 박막형 광로 조절 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970042371A KR100271000B1 (ko) 1997-08-29 1997-08-29 박막형 광로 조절 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR19990019069A true KR19990019069A (ko) 1999-03-15
KR100271000B1 KR100271000B1 (ko) 2000-11-01

Family

ID=19519230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970042371A KR100271000B1 (ko) 1997-08-29 1997-08-29 박막형 광로 조절 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100271000B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240041385A (ko) 2022-09-22 2024-04-01 (주)이암컴패니 손잡이 회전 제어 기능을 갖는 조리용기

Also Published As

Publication number Publication date
KR100271000B1 (ko) 2000-11-01

Similar Documents

Publication Publication Date Title
KR100271000B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100256869B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100257605B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100251098B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100251110B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256875B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100251101B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100256791B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256870B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100248990B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100257603B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100271003B1 (ko) 박막형 광로 조절 장치
KR100270991B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100248989B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100271001B1 (ko) 액츄에이터의 초기 기울어짐을 방지할 수 있는 박막형 광로 조절 장치 및 그의 제조 방법
KR19990019073A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990019075A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990019079A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990019071A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000032305A (ko) 박막형 광로조절 장치의 제조 방법
KR19990035328A (ko) 박막형 광로 조절 장치
KR19990004771A (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR19990019078A (ko) 액츄에이터의 초기 기울어짐을 방지할 수 있는 박막형 광로조절 장치의 제조 방법
KR19990034636A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990002351A (ko) 박막형 광로 조절 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040728

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee