KR19990018195A

KR19990018195A - 아날로그/디지탈 컨버터

Info

Publication number: KR19990018195A
Application number: KR1019970041313A
Authority: KR
Inventors: 장강열
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-08-26
Filing date: 1997-08-26
Publication date: 1999-03-15
Also published as: KR100487494B1

Abstract

본 발명은 아날로그/디지탈 컨버터에 관한 것으로, 멀티플렉서는 아날로그 입력신호를 선택하고, 비교기는 아날로그 입력신호와 비교신호를 비교하여 출력하고, 변환출력버퍼는 비교기의 출력값을 디지털데이타로 변환시켜 저장시키고, 변환데이타쉬프터는 저장된 데이타를 쉬프트시킨 후 변환출력버퍼로 부터의 디지털데이타를 저장시키고 쉬프터가 모두 채워지면 출력시킨다. 이와 같이 구성된 본 발명에 의하면, 데이타변환 클럭이 줄어들게 되어 처리속도가 높아진다.

Description

아날로그/디지탈 컨버터

본 발명은 아날로그/디지탈 변환기에 관한 것으로, 좀 더 구체적으로는 변환처리 클럭을 줄여 아날로그데이타를 디지탈 데이타로 변환시키는 장치에 관한 것이다.

아날로그신호를 디지털 데이타로 변환시키는 변환기는 이른바 아날로그/디지탈변환기라 한다.

도1을 참조하여 종래의 아날로그/디지탈 컨버터를 설명한다. 도면에서 참조부호 10은 멀티플렉서, 20은 비교기, 30은 디지털/아날로그컨버터, 40은 변환출력버퍼를 각각 나타낸다.

도면에서 멀티플렉서(10)는 선택신호(IS)에 따라 다수의 아날로그신호(ADC0∼ADC3)에서 임의의 아날로그신호를 선택한다. 상기 멀티플렉서(10)로부터 선택된 아날로그신호는 비교기(20)에서 비교된 후, 변환출력버퍼(40)에서 디지털 값으로 변환되어 버퍼에 저장되게 된다.

상기 디지털/아날로그컨버터(30)는 변환출력버터(40)에 저장된 값을 아날로그신호로 변환시켜 비교기(20)의 비교신호로서 입력시킨다.

변환출력버퍼(40)는 데이타를 변환시켜 저장한 후에 데이타의 변환이 되었음을 나타내는 종료신호(EOC) 및 변환된 데이타를 출력시킨다. 여기서는 변환된 데이타는 예컨대 4비트의 16레벨을 예로 들어 설명한다.

상기의 아날로그신호를 디지털 데이타로 변환시키는 동작을 예컨대 어셈블리 언어에 따른 프로그램코드 및 소요되는 클럭으로 나타내면 다음과 같다.

LD R0, #40H ; 클럭 = 6

LD R1, #12 ; 클럭 = 6

AD_START:

LD ADCON,#00H ; 클럭 = 10

AD_LOOP:

NOP ; 클럭 = 6

TM ADCON,#80H ; 클럭 = 10

JR Z,AD_LOOP ; 클럭 = 12

LD @R0,ADCON ; 클럭 = 10

INC R0 ; 클럭 = 6

DJNZ R1,AD_START ; 클럭 = 12

[수학식 1]

CPU클럭수 = 6 + 6 + {10 + (6 + 10 + 12) * 2 + 10 + 6 +12} * 12

= 1140

그리고 상기 변환출력버퍼(40)로부터 출력된 데이타는 예컨대 40Hex∼4BHex 번지에 기억된다. 즉, 12개의 메모리를 사용하기 된다.

상술한 바와 같이 종래의 아날로그/디지탈컨버터는 변환에 소요되는 클럭수에 따라 처리 시간이 많이 소요 되고, 메모리 용량이 많이 소요되는 문제점이 있다.

따라서, 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 아날로그 입력을 선택하여 디지털데이타로 변환할 수 있고, 변환된 디지털데이타를 축적시킨 후 출력시킴으로써 변환클럭수를 줄인 아날로그/디지탈 컨버터를 제공함에 그 목적이 있다.

도1은 종래의 실시예에 따른 아날로그/디지탈 컨버터를 도시한 도면;

도2는 본 발명의 실시예에 따른 아날로그/디지탈 컨버터를 도시한 도면;

도3은 도2에 도시된 변환데이타쉬프터의 데이타저장 구조를 도시한 도면.

도면의 주요부분에 대한 부호의 설명

10, 110 : 멀티플렉서 20, 120 : 비교기

30, 130 : 디지털/아날로그컨버터 40, 140 : 버퍼

150 : 쉬프터

상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 아날로그/디지탈 컨버터는 소정의 선택신호에 따라 아날로그신호를 선택하는 멀티플렉서와; 상기 멀티플렉서에 의해 선택된 아날로그신호를 소정의 기준신호와 비교하여 출력시키는 비교기와; 상기 비교기로부터 비교된 값을 디지털값으로 변환시켜 저장시킨후, 데이타 쉬프트신호와 변환데이타를 출력시키는 변환출력버퍼와; 상기 변환출력버퍼에 저장된 디지털값을 아날로그신호로 변환시켜 상기 비교기의 비교신호로서 입력시키는 디지털 아날로그컨버터와; 상기 변환출력버퍼로 부터의 데이타 쉬프트 신호에 따라 저장된 데이터를 쉬프트시킨 후, 변환출력버퍼로 부터의 데이타를 저장시키는 변환데이타쉬프터를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 변환출력버퍼는 4비트 데이터 버퍼를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 변환데이타쉬프터는 16비트 쉬프터를 포함한다.

본 발명은 아날로그/디지탈 컨버터에 관한 것으로 멀티플렉서는 아날로그 입력신호를 선택하고, 비교기는 아날로그 입력신호와 비교신호를 비교하여 출력하고, 변환출력버퍼는 비교기의 출력값을 디지털데이타로 변환시켜 저장시키고, 변환데이타쉬프터는 저장된 데이타를 쉬프트시킨 후 변환출력버퍼로 부터의 디지털데이타를 저장시키고 쉬프터가 모두 채워지면 출력시킨다. 이와 같이 구성된 본 발명에 의하면, 데이타변환 클럭이 줄어들게 되어 처리속도가 높아진다.

이하, 도2를 참조하여 본 발명의 실시예를 상세히 설명한다.

도2를 참조하면, 본 발명의 신규한 아날로그/디지탈 컨버터는 멀티플렉서(110), 비교기(120), D/A컨버터(130), 변환출력버퍼(140), 변환데이타쉬프터(150)를 구비하여, 데이타변환 클럭이 줄어들게 되어 처리속도가 높아진다.

도면에서, 멀티플렉서(110)는 선택신호(IS)에 따라 다수의 아날로그 입력(ADC0∼ADC3)에서 임의의 입력신호를 선택한다.

비교기(120)는 예컨대 연산증폭기로 구성되고, 상기 멀티플렉서(110)로 부터의 출력신호와 소정의 비교신호를 비교한다. 즉, 도면에 도시된 바와 같은 비반전입력단(+)으로 입력된 변환시키고자 하는 아날로그신호와 반전입력단(-)으로 입력된 아날로그 비교신호를 비교한다. 여기서 상기 비교기(120)의 반전입력단(-)으로 입력되는 아날로그 신호는 변환시키고자 하는 아날로그신호의 이전 레벨의 값을 갖게 된다.

변환출력버퍼(140)는 비교기(120)로부터 출력된 비교신호를 디지털 값으로 변환시켜 버퍼에 기억시킨다. 즉, 변환출력버퍼(140)는 비교기(120)로 부터의 비교값이 이전에 변환된 데이타값보다 높으면 그 차이만큼 합산하고, 낮으면 그 차이만큼 감산하여 버퍼에 기억시킨다.

이어서 변환출력버퍼(140)는 데이타 변환이 이루어지게 되면, 데이타쉬프트 신호를 출력한 후, 변환된 데이타를 출력시킨다. 여기서는 예컨대 16단계의 아날로그레벨에 대응되는 4비트 데이타를 출력시킨다.

한편, 디지털/아날로그컨버터(130)는 상기 변환출력버퍼(140)에 기억된 디지탈값을 아날로그신호로 변환시켜 비교기(120)의 반전입력단(-)으로 입력시킨다.

변환데이타쉬프터(150)는 예컨대 16비트의 데이타를 저장할 수 있도록 구성되고, 4비트씩 쉬프트시킨다. 그러므로, 변환데이타쉬프터(150)는 변환출력버퍼(140)로부터 데이타쉬프트신호가 있으면, 4비트의 데이타를 쉬프트시킨 후, 변환출력버퍼(140)로부터 수신된 4비트의 데이타를 저장시킨다.

그러므로 4번의 데이타변환이 이루어진 후에 변환데이타쉬프터(150)에는 도3에 도시된 바와 같이 데이타가 저장된다. 즉, 첫번째로 변환된 4비트 데이타(AD1)는 쉬프터의 OF(Hex)로부터 하위 4비트에 기억된다. 마찬가지로 네번째로 변환된 4비트 데이타(AD4)는 쉬프터의 00(Hex)로부터 상위 4비트에 기억된다.

상기와 같이 변환데이타쉬프트(150)에 데이타가 모두 저장되면, 변환데이타쉬프터(150)는 데이타가 저장되었음을 나타내는 종료신호(EOC)를 출력시킨 후, 16비트의 변환데이타(ADDATA)를 출력시킨다.

상기의 아날로그신호를 디지털 데이타로 변환시키는 동작을 예컨대 어셈블리 언어에 따른 프로그램 코드 및 소요되는 클럭으로 나타내면 다음과 같다. 여기서는 아날로그/디지탈변환을 12번 처리하는 경우를 예로들어 설명한다.

LD R0, #40H ; 클럭 = 6

LD R1, #3 ; 클럭 = 6

AD_START:

LD ADCON,#00H ; 클럭 = 10

AD_LOOP:

NOP ; 클럭 = 6

TM ADCON,#80H ; 클럭 = 10

JR Z,AD_LOOP ; 클럭 = 12

LD @R0,ADCON ; 클럭 = 10

INC R0 ; 클럭 = 6

DJNZ R1,AD_START ; 클럭 = 12

따라서, 데이타변환에 소요되는 전체 클럭수는 다음과 같이 나타낼수 있다.

[수학식 2]

클럭수 = 6 + 6 + {10 + (6 + 10 + 12) * 8 + 10 + 6 +12} * 3

= 798 CPU CLOCK

이와 같은 본 발명에 의하면, 처리속도를 약 70%이상 높일 수 있다.

[수학식 3]

그리고 상기 변환데이타쉬프터(150)로부터 출력된 데이타는 예컨대 40Hex∼42Hex번지에 저장되도록 3개의 메모리를 사용하면 된다.

본 발명은 종래의 아날로그/디지탈컨버터에 있어서 변환에 소요되는 클럭수에 따라 처리 시간이 많게 되고, 메모리 용량이 많이 소요되는 문제점을 해결한 것으로, 아날로그 입력을 선택하여 디지털데이타로 변환할 수 있고, 변환된 디지털데이타를 축적시킨 후 출력시킴으로써, 변환클럭을 줄일 수 있고 변환속도를 높일 수 있다.

Claims

소정의 선택신호(IS)에 따라 아날로그신호를 선택하는 멀티플렉서(110)와; 상기 멀티플렉서(110)에 의해 선택된 아날로그신호를 소정의 기준신호와 비교하여 출력시키는 비교기(120)와; 상기 비교기(120)로부터 비교된 값을 디지털값으로 변환시켜 저장시킨 후, 데이타 쉬프트신호와 변환데이타를 출력시키는 변환출력버퍼(140)와; 상기 변환출력버퍼(140)에 저장된 디지털값을 아날로그신호로 변환시켜 상기 비교기(120)의 비교신호로서 입력시키는 디지털 아날로그컨버터(130)와;

상기 변환출력버퍼(140)로 부터의 데이타 쉬프트신호에 따라 저장된 데이타를 쉬프트시킨 후, 변환출력버퍼(140)로 부터의 데이타를 저장시키는 변환데이타쉬프터(150)를 구비하여 구성된 값을 특징으로 하는 아날로그/디지탈 컨버터.
제1항에 있어서, 상기 변환출력버퍼(140)는 4비트 데이타 버퍼를 구비하여 구성된 것을 특징으로 하는 아날로그/디지탈 컨버터.
제1항에 있어서, 상기 변환데이타쉬프터(150)는 16비트 쉬프터인 것을 특징으로 하는 아날로그/디지탈 컨버터.