KR19990017672A - Semiconductor chip package manufacturing method - Google Patents
Semiconductor chip package manufacturing method Download PDFInfo
- Publication number
- KR19990017672A KR19990017672A KR1019970040669A KR19970040669A KR19990017672A KR 19990017672 A KR19990017672 A KR 19990017672A KR 1019970040669 A KR1019970040669 A KR 1019970040669A KR 19970040669 A KR19970040669 A KR 19970040669A KR 19990017672 A KR19990017672 A KR 19990017672A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- wafer
- protective tape
- sawing
- separating
- Prior art date
Links
Landscapes
- Dicing (AREA)
Abstract
본 발명은 집적회로가 형성된 웨이퍼를 스크라이빙(scribing)하는 웨이퍼 소잉(wafer sawing) 단계와 웨이퍼로부터 반도체 칩을 분리시키는 칩 분리 단계를 포함하는 반도체 칩 패키지 제조 공정에 있어서, 웨이퍼 소잉 단계전에 웨이퍼의 집적회로가 형성된 면에 보호 테이프를 부착시키는 테이프 부착 단계가 실시되고, 소잉 단계 후에 자외선을 조사하여 보호 테이프를 분리시키는 단계가 실시되는 것을 특징으로 하는 반도체 칩 패키지 제조 방법을 제공함으로써, 공정의 진행도중 소잉 공정에서 발생되는 부스러기로 인한 불량을 발생을 미연에 방지하여 생산성을 향상시킬 수 있으며, 특히 전하 결합 소자의 제조에 있어서 칩 이미지 영역에 부스러기가 부착되어 발생될 수 있는 칩 불량을 방지하는 효과가 있다.The present invention relates to a semiconductor chip package manufacturing process comprising a wafer sawing step of scribing a wafer on which an integrated circuit is formed and a chip separation step of separating a semiconductor chip from the wafer, wherein the wafer is subjected to a wafer before the wafer sawing step. A tape attaching step of attaching a protective tape to a surface on which an integrated circuit is formed is carried out, and after the sawing step, a step of irradiating ultraviolet rays to separate the protective tape is carried out, thereby providing a method of manufacturing a semiconductor chip package. It is possible to improve productivity by preventing defects caused by debris in the sawing process during the process, and in particular, in the manufacture of a charge-coupled device, to prevent chip defects that may occur due to debris adhered to the chip image area. It works.
Description
본 발명은 반도체 칩 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 소잉 공정의 진행중 발생되는 웨이퍼 부스러기에 의해 일어나는 문제점들을 방지하는 반도체 칩 패키지 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor chip package, and more particularly, to a method for manufacturing a semiconductor chip package that prevents problems caused by wafer debris generated during the progress of a wafer sawing process.
일반적인 반도체 칩 패키지의 조립 공정은 집적회로가 형성된 웨이퍼로부터 단위 반도체 칩으로 스크라이빙(scribing)하는 소잉 (sawing)공정, 단위 반도체 칩을 리드 프레임에 부착하는 다이 어태치(die attach) 공정, 리드 프레임과 반도체 칩을 전기적으로 연결하는 와이어 본딩(wire bonding) 공정, 반도체 칩의 전기적 기능의 신뢰성을 외부환경으로부터 보호하기 위하여 소정의 성형 수지를 이용하여 봉지하는 몰딩(molding) 공정, 및 반도체 칩의 외부 접속 단자로 사용되는 리드를 소정의 형태로 절단하고 굴곡하는 트림/폼(trim/form) 공정을 거치게 된다.The assembly process of a typical semiconductor chip package is a sawing process of scribing from a wafer on which an integrated circuit is formed to a unit semiconductor chip, a die attach process of attaching a unit semiconductor chip to a lead frame, and a lead. A wire bonding process for electrically connecting the frame and the semiconductor chip, a molding process for sealing using a predetermined molding resin to protect the reliability of the electrical function of the semiconductor chip from the external environment, and a molding process of the semiconductor chip The lead used as the external connection terminal is subjected to a trim / form process of cutting and bending a predetermined shape.
도 1은 일반적인 웨이퍼 소잉 공정이 진행되는 상태를 부분 사시도이고,1 is a partial perspective view of a state in which a general wafer sawing process is performed;
도 2는 웨이퍼 소잉 공정이 진행된 후의 웨이퍼 상태를 나타낸 단면도이며,2 is a cross-sectional view showing a wafer state after a wafer sawing process is performed;
도 3은 다이 어태치를 위하여 웨이퍼를 지지하고 있는 테이프로부터 반도체 칩을 분리하는 동작을 나타낸 상태도이다.3 is a state diagram illustrating an operation of separating a semiconductor chip from a tape supporting a wafer for die attach.
도 1에 도시된 것과 같이 다이 어태치 공정의 진행을 위한 소잉 공정을 통하여 집적회로가 형성된 웨이퍼(10)는 단위 반도체 칩(11)으로 스크라이빙된다. 웨이퍼(10)는 스크라이빙 후에 발생될 수 있는 반도체 칩(11)의 이탈을 방지하기 위해 집적회로가 형성되어 있지 않은 웨이퍼 밑면에 웨이퍼 링(wafer ring;16)을 이용하여 테이프(17)가 부착된 상태로 취급된다. 그리고, 스크라이빙은 다이아몬드 재질의 절단날(50)을 갖는 절단 장치(51)에 의해 이루어진다. 절단날(50)을 스크라이브 라인(12)을 따라 동작시켜 각 단위 반도체 칩(11)으로 분리할 때 웨이퍼에서 부스러기(particle;13)가 발생하게된다. 보통 이 웨이퍼 부스러기(13)가 웨이퍼 상에 잔존하게 되는 경우 많은 문제점이 발생할 수 있기 때문에 웨이퍼 소잉 공정에서는 탈이온수(52)를 웨이퍼(10)와 절단날(50)에 분사하여 웨이퍼 부스러기(13)가 잔류되지 않도록 하고 있다.As shown in FIG. 1, a wafer 10 in which an integrated circuit is formed is scribed into a unit semiconductor chip 11 through a sawing process for advancing a die attach process. The wafer 10 is formed by using a wafer ring 16 on the bottom of the wafer on which the integrated circuit is not formed so as to prevent the semiconductor chip 11 from being separated after scribing. Treated as attached. The scribing is performed by a cutting device 51 having a cutting blade 50 made of diamond. When the cutting blade 50 is operated along the scribe line 12 to separate each unit semiconductor chip 11, particles 13 are generated in the wafer. Usually, since the wafer debris 13 remains on the wafer, many problems may occur. In the wafer sawing process, deionized water 52 is sprayed onto the wafer 10 and the cutting blade 50, thereby degrading the wafer debris 13. Does not remain.
그런데 웨이퍼 소잉 공정을 진행하다보면 웨이퍼(11)의 윗면에서의 웨이퍼 부스러기를 완전히 제거하기란 쉽지 않다. 분진의 형태로 날라다니다가 웨이퍼(10)의 윗면에 안착되어 남아있을 수 있으며 특히 도 2에 도시된 것과 같이 스크라이빙에 의해 형성되는 반도체 칩간의 틈(14)에는 웨이퍼 부스러기(13)가 완전히 제거되지 않고 남아 있을 수 있다. 만일 이 상태에서 도 3에서와 같이 다이 어태치를 위하여 진공 흡착기(40)로 반도체 칩(11)을 진공 흡착하여 들어올려 이송할 때 반도체 칩(11)에 웨이퍼 부스러기(13)가 딸려 올라가 이송 도중 이웃하는 반도체 칩의 상면에 떨어질 수 있다.However, when the wafer sawing process is performed, it is not easy to completely remove the wafer debris from the upper surface of the wafer 11. Floating in the form of dust may remain seated on the top surface of the wafer 10, in particular, the wafer chips 13 are completely in the gap 14 between the semiconductor chips formed by scribing as shown in FIG. It may remain unremoved. In this state, when the semiconductor chip 11 is vacuum-adsorbed and lifted up by the vacuum adsorber 40 for the die attach as shown in FIG. 3, the wafer debris 13 accompanies the semiconductor chip 11 and is moved during the transfer. To fall on the upper surface of the semiconductor chip.
이와 같이 집적회로 형성면에 부스러기가 잔존하는 상태에서 반도체 조립 공정이 진행되면 반도체 칩의 윗면에 있는 웨이퍼 부스러기로 인하여 여러 가지 불량을 일으킨다. 예를 들어 와이어 본딩 불량이라든지 성형 불량 등의 문제점이 발생하게 될 수 있다.As described above, when the semiconductor assembly process is performed while debris remains on the integrated circuit forming surface, various defects are caused by wafer debris on the upper surface of the semiconductor chip. For example, problems such as poor wire bonding or poor molding may occur.
특히, 전하 결합 소자(Charge Cuple Device)의 경우에 반도체 칩의 윗면으로 빛을 감지하여야 하는 특성으로 인하여 빛이 투과되는 이미지 영역에 웨이퍼 부스러기가 잔존하게 될 경우에 이 전하 결합 소자는 테스트 공정에서 불량으로 처리될 수 있다.In particular, in the case of a charge cupping device, when the wafer debris remains in the image area through which light is transmitted due to the characteristic of detecting light on the upper surface of the semiconductor chip, the charge coupling device is defective in the test process. Can be processed.
결국 웨이퍼 소잉 공정에서 발생되는 웨이퍼 부스러기는 반도체 칩의 상면에 잔존하게 됨으로 인하여 수율을 감소시키고 생산성을 저하시킬 수 있다.As a result, wafer debris generated in the wafer sawing process remains on the upper surface of the semiconductor chip, thereby reducing yield and lowering productivity.
따라서 본 발명의 목적은 웨이퍼에서 반도체 칩을 분리할 때 발생되는 부스러기가 반도체 칩의 상면에 잔존하지 않도록 하여 부스러기로 인한 문제점의 발생을 방지할 수 있는 반도체 칩 패키지 제조 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor chip package which can prevent the generation of problems caused by debris by preventing debris generated when the semiconductor chip is separated from the wafer on the upper surface of the semiconductor chip.
도 1은 일반적인 웨이퍼 소잉 공정이 진행되는 상태를 부분 사시도,1 is a partial perspective view of a state in which a general wafer sawing process is performed;
도 2는 웨이퍼 소잉 공정이 진행된 후의 웨이퍼 상태를 나타낸 단면도,2 is a cross-sectional view showing a wafer state after a wafer sawing process is performed;
도 3은 다이 어태치(die attach)를 위하여 웨이퍼를 지지하고 있는 테이프로부터 반도체 칩을 분리하는 동작을 나타낸 상태도,3 is a state diagram illustrating an operation of separating a semiconductor chip from a tape supporting a wafer for die attach;
도 4내지 도 10은 본 발명에 의한 반도체 칩 패키지 제조 공정도,4 to 10 is a semiconductor chip package manufacturing process diagram according to the present invention,
도 11과 도 12는 본 발명에 의한 반도체 칩 패키지 제조 방법의 다른 실시예의 부분 공정도이다.11 and 12 are partial process diagrams of another embodiment of the method for manufacturing a semiconductor chip package according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
10 : 웨이퍼 11 : 단위 반도체 칩10 wafer 11 unit semiconductor chip
12 : 스크라이브 라인 13,18 : 웨이퍼 부스러기12: scribe line 13,18: wafer shavings
14 : 틈 15 : 테이프14: gap 15: tape
16 : 웨이퍼 링 17 : 보호 테이프16: wafer ring 17: protective tape
20 : 반도체 칩 패키지 21 : 다이패드20: semiconductor chip package 21: die pad
23 : 리드 25 : 접착제23: lead 25: adhesive
26 : 접착층 27 : 본딩 와이어26: adhesive layer 27: bonding wire
29 : 에폭시계 성형 수지 40 : 진공 흡착기29 epoxy resin molding 40 vacuum adsorber
50 : 절단날 51 : 절단기50: cutting blade 51: cutter
상기 목적을 달성하기 위한 본 발명에 따른 반도체 칩 패키지 제조 방법은 집적회로가 형성된 웨이퍼를 단위 반도체 칩으로 스크라이빙 하는 웨이퍼 소잉 단계와 웨이퍼로부터 반도체 칩을 분리시키는 칩 분리 단계를 포함하는 반도체 칩 패키지 제조 공정에 있어서, 웨이퍼 소잉 단계전에 웨이퍼의 집적회로가 형성된 면에 보호 테이프를 부착시키는 보호 테이프 부착 단계가 실시되고, 소잉 단계 후에 자외선을 조사하여 보호 테이프를 분리시키는 단계가 실시되는 것을 특징으로 한다.A semiconductor chip package manufacturing method according to the present invention for achieving the above object includes a semiconductor chip package comprising a wafer sawing step of scribing a wafer on which an integrated circuit is formed into a unit semiconductor chip and a chip separation step of separating the semiconductor chip from the wafer In the manufacturing process, a protective tape attaching step of attaching a protective tape to a surface on which the integrated circuit of the wafer is formed before the wafer sawing step is performed, and after the sawing step, a step of irradiating ultraviolet rays to separate the protective tape is performed. .
이하 첨부 도면을 참조하여 본 발명에 따른 반도체 칩 패키지 제조 방법을 보다 상세하게 설명하고자 한다.Hereinafter, a method of manufacturing a semiconductor chip package according to the present invention will be described in detail with reference to the accompanying drawings.
도 4내지 도 10은 본 발명에 의한 반도체 칩 패키지 제조 공정도이다.4 to 10 is a manufacturing process chart of the semiconductor chip package according to the present invention.
먼저 도 4에서와 같이 웨이퍼(10)의 집적회로가 형성된 면에 보호 테이프(15)를 부착한다. 이 보호 테이프(15)로는 접착성을 갖는 플라스틱 테이프가 사용될 수 있다. 집적회로가 형성되어 있지 않은 웨이퍼(10)의 밑면과 웨이퍼 링(16)의 밑면에는 테이프(17)가 부착된다. 이 테이프(17)에 의해 이후 진행되는 스크라이빙 후에 반도체 칩의 이탈이 방지된다.First, as shown in FIG. 4, the protective tape 15 is attached to a surface on which the integrated circuit of the wafer 10 is formed. As the protective tape 15, an adhesive plastic tape can be used. A tape 17 is attached to the bottom of the wafer 10 and the bottom of the wafer ring 16 where the integrated circuit is not formed. The tape 17 prevents the detachment of the semiconductor chip after the subsequent scribing.
이 상태에서 도 5에서와 같이 웨이퍼(10)에 대해 절단날(50)을 이용하여 단위 반도체 칩(11)으로의 분리를 위한 스크라이빙을 진행시킨다. 스크라이빙을 진행할 때 발생되는 웨이퍼 부스러기(18)는 웨이퍼(11)의 상면에 남아있을 수 있다.In this state, as shown in FIG. 5, scribing is performed on the wafer 10 using the cutting blade 50 to separate the unit semiconductor chip 11. Wafer debris 18 generated during scribing may remain on the top surface of the wafer 11.
스크라이빙이 완료되면 다이 어태치를 위하여 도 6처럼 진공 흡착기(40)로 흡착하여 테이프(17)로부터 반도체 칩(11)을 분리시킨다. 이때 반도체 칩(11)간의 틈 사이에 위치하는 부스러기(13)들이 반도체 칩(11) 분리중에 이웃하는 반도체 칩(11)의 윗면에 부착되어 있는 보호 테이프(15)의 윗면에 떨어지게 된다.When scribing is completed, the semiconductor chip 11 is separated from the tape 17 by adsorption with a vacuum adsorber 40 as shown in FIG. 6 for die attach. At this time, the debris 13 positioned between the gaps between the semiconductor chips 11 falls on the upper surface of the protective tape 15 attached to the upper surface of the neighboring semiconductor chip 11 during the separation of the semiconductor chip 11.
이 상태에서 도 7에서와 같이 반도체 칩(11)을 실장 수단, 예컨대 리드(23)와 다이패드(21)를 갖는 리드 프레임의 다이패드(21) 상에 실장시킨다. 다이패드(21)의 윗면에 은 에폭시와 같은 접착 제(25)를 도포한 상태에서 반도체 칩(11)을 탑재한 후에 열압착하면 반도체 칩(11)이 다이패드(21)에 부착된다.In this state, the semiconductor chip 11 is mounted on the die pad 21 of the lead frame having the mounting means, for example, the lead 23 and the die pad 21, as shown in FIG. The semiconductor chip 11 is attached to the die pad 21 when the semiconductor chip 11 is mounted on the upper surface of the die pad 21 and then thermocompression-bonded after the semiconductor chip 11 is mounted.
다이 어태치공정이 완료되면 도 8처럼 접착제(25)가 접착층(26)으로 변하여 반도체 칩(11)이 완전히 다이패드(21)상에 부착되는데 이때 반도체 칩(11)의 상부에서 화살표로 표시된 것과 같이 자외선을 조사한다. 일정한 시간동안 자외선을 조사하면 보호 테이프(15)의 접착력이 떨어지고 이 상태에서 보호 테이프(15)의 분위기 온도를 높여주면 도 9처럼 반도체 칩(11)의 윗면으로부터 보호 테이프(15)가 분리되어 오그라든다. 이 상태에서 압축 공기를 불어주어 보호 테이프(15)를 제거하면 웨이퍼 부스러기(18)들도 함께 제거되기 때문에 반도체 칩(11)의 윗면은 깨끗한 상태가 된다.When the die attach process is completed, as shown in FIG. 8, the adhesive 25 turns to the adhesive layer 26 so that the semiconductor chip 11 is completely attached onto the die pad 21, as shown by the arrow on the top of the semiconductor chip 11. Irradiate UV light together. When the ultraviolet light is irradiated for a certain time, the adhesive strength of the protective tape 15 is lowered. In this state, if the ambient temperature of the protective tape 15 is increased, the protective tape 15 is separated from the upper surface of the semiconductor chip 11 as shown in FIG. Holding When the protective tape 15 is removed by blowing compressed air in this state, the wafer debris 18 is also removed, so that the upper surface of the semiconductor chip 11 is in a clean state.
다음에 도 10에 도시된 것과 같이 반도체 칩(11)과 리드(23)를 도전성 금속선(27)을 이용하여 와이어 본딩(wire bonding)하고 에폭시계 성형 수지(29)로 봉지하며, 리드(23)를 실장형태에 적합한 소정의 형태로 절단/절곡 성형하면 반도체 칩 패키지(20)가 완성된다.Next, as shown in FIG. 10, the semiconductor chip 11 and the lead 23 are wire bonded using a conductive metal wire 27 and sealed with an epoxy-based molding resin 29. The semiconductor chip package 20 is completed by cutting / bending molding the mold into a predetermined form suitable for the mounting form.
실시예에서 나타난 것과 다이 어태치 공정을 진행할 때 반도체 칩의 집적회로가 형성된 면에 부스러기가 떨어져 발생되는 문제점들은 소잉 공정의 진행전에 테이프를 부착하고 와이어 본딩 공정의 진행전에 제거시킴으로서 해결될 것이다. 이와 같은 방법은 집적회로가 형성된 면이 일반적인 반도체 칩보다 깨끗해야 하는 전하 결합 소자의 제조 공정에 있어서 더욱 큰 효과를 얻을 수 있을 것이다. 또한 후속 공정의 진행에서 먼지 등과 같은 이물질이 집적회로 형성면에 부착되는 것을 방지할 수 있다.Problems caused by debris falling on the surface on which the integrated circuit of the semiconductor chip is formed during the die attach process will be solved by attaching a tape before the sawing process and removing it before the wire bonding process. Such a method may have a greater effect in the manufacturing process of the charge coupled device in which the surface on which the integrated circuit is formed should be cleaner than a general semiconductor chip. In addition, it is possible to prevent foreign matters such as dust and the like from adhering to the integrated circuit forming surface in a subsequent process.
도 11과 도 12는 본 발명에 의한 반도체 칩 패키지 제조 방법의 다른 실시예의 부분 공정도이다.11 and 12 are partial process diagrams of another embodiment of the method for manufacturing a semiconductor chip package according to the present invention.
만일 도 7에서와 같이 소잉 공정을 진행할 때 발생되는 부스러기들이 반도체 칩간의 틈에서 잔존하지 않는다면, 테이프를 소잉 공정의 전에 부착하고 다이 어태치 공정 후가 아닌 공정 전에 테이프를 제거하여도 무방하다. 이 경우에 웨이퍼에 대하여 소잉을 실시한 후에 도 11에서와 같이 자외선을 보호 테이프(15)에 조사하고 도 12에서와 같이 가열하여 다이 어태치 공정을 실시하기 전에 보호 테이프(15)를 제거시켜 줄 수도 있다.If debris generated during the sawing process does not remain in the gap between the semiconductor chips as shown in FIG. 7, the tape may be attached before the sawing process and the tape may be removed before the process but not after the die attach process. In this case, after sawing the wafer, the protective tape 15 may be irradiated with ultraviolet rays as shown in FIG. 11 and heated as shown in FIG. 12 to remove the protective tape 15 before performing the die attach process. have.
이상과 같은 본 발명에 의한 반도체 칩 패키지 제조 방법에 따르면 공정의 진행도중 소잉 공정에서 발생되는 부스러기로 인한 불량을 발생을 미연에 방지하여 생산성을 향상시킬 수 있다. 특히, 전하 결합 소자의 제조에 있어서 칩 이미지 영역에 부스러기가 부착되어 발생될 수 있는 칩 불량을 방지하는 이점(利點)이 있다.According to the method of manufacturing a semiconductor chip package according to the present invention as described above it is possible to prevent the defects caused by debris generated in the sawing process during the progress of the process in advance to improve the productivity. In particular, in the manufacture of charge-coupled devices, there is an advantage of preventing chip defects that may occur due to debris adhered to the chip image region.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970040669A KR19990017672A (en) | 1997-08-25 | 1997-08-25 | Semiconductor chip package manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970040669A KR19990017672A (en) | 1997-08-25 | 1997-08-25 | Semiconductor chip package manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990017672A true KR19990017672A (en) | 1999-03-15 |
Family
ID=66047187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970040669A KR19990017672A (en) | 1997-08-25 | 1997-08-25 | Semiconductor chip package manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990017672A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688064B1 (en) * | 2001-01-30 | 2007-03-09 | 삼성전자주식회사 | Method for manufacturing flip chip package using UV-curable tape |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563077A (en) * | 1991-08-29 | 1993-03-12 | Nitto Denko Corp | Processing method for semiconductor wafer |
| JPH05226467A (en) * | 1992-01-28 | 1993-09-03 | Nec Corp | Chip dividing method of semiconductor wafer |
| KR940022721A (en) * | 1993-03-29 | 1994-10-21 | 윌리엄 이. 힐러 | Grid Array Masking Tape Process |
| JPH0722358A (en) * | 1993-06-15 | 1995-01-24 | Sharp Corp | Manufacture of semiconductor device |
| KR970063678A (en) * | 1996-02-13 | 1997-09-12 | 세키사와 다다시 | A method of manufacturing a semiconductor device comprising the step of dicing while protecting the semiconductor wafer with a tape |
-
1997
- 1997-08-25 KR KR1019970040669A patent/KR19990017672A/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563077A (en) * | 1991-08-29 | 1993-03-12 | Nitto Denko Corp | Processing method for semiconductor wafer |
| JPH05226467A (en) * | 1992-01-28 | 1993-09-03 | Nec Corp | Chip dividing method of semiconductor wafer |
| KR940022721A (en) * | 1993-03-29 | 1994-10-21 | 윌리엄 이. 힐러 | Grid Array Masking Tape Process |
| JPH0722358A (en) * | 1993-06-15 | 1995-01-24 | Sharp Corp | Manufacture of semiconductor device |
| KR970063678A (en) * | 1996-02-13 | 1997-09-12 | 세키사와 다다시 | A method of manufacturing a semiconductor device comprising the step of dicing while protecting the semiconductor wafer with a tape |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688064B1 (en) * | 2001-01-30 | 2007-03-09 | 삼성전자주식회사 | Method for manufacturing flip chip package using UV-curable tape |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121118A (en) | Chip separation device and method | |
| US6582983B1 (en) | Method and wafer for maintaining ultra clean bonding pads on a wafer | |
| KR100944285B1 (en) | A method of manufacturing a semiconductor device | |
| US20070275543A1 (en) | Manufacturing method of a semiconductor device | |
| JPH11204551A (en) | Manufacture of semiconductor device | |
| CN112117204A (en) | Manufacturing method of packaging structure | |
| KR100555559B1 (en) | Fabricating method of a semiconductor device which performs a dicing process using a surface protection tape for a back grinding process | |
| JP2007048876A (en) | Manufacturing method for semiconductor device | |
| JP2013120767A (en) | Semiconductor device manufacturing method | |
| JPH09330940A (en) | Manufacture of semiconductor device | |
| JPH1027836A (en) | Manufacture of semiconductor device and semiconductor manufacturing device | |
| JP2000091274A (en) | Formation of semiconductor chip and manufacture of semiconductor device using the same | |
| US7531432B2 (en) | Block-molded semiconductor device singulation methods and systems | |
| KR19990017672A (en) | Semiconductor chip package manufacturing method | |
| JP2007180252A (en) | Semiconductor device manufacturing method | |
| KR100539271B1 (en) | Method for die attaching a chip having a warpage prevention materials | |
| JP4489492B2 (en) | Manufacturing method of semiconductor device | |
| JP2003059863A (en) | Wafer-cutting device | |
| KR100486241B1 (en) | Semiconductor package for preventing of particle contamination and assembly method thereof | |
| WO2007049356A1 (en) | Semiconductor device and method for manufacturing same | |
| KR19990069593A (en) | Wafer sawing apparatus and wafer sawing method using the same | |
| KR20000008966A (en) | Wafer sawing method using a protection tape | |
| KR100289403B1 (en) | Semiconductor package manufacturing method | |
| KR100244492B1 (en) | Method for sawing wafer of semiconductor | |
| KR100730621B1 (en) | Method and wafer for maintaining ultra clean bonding pads on a wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |