KR19990011185A - 입출력보드의 데이터 버퍼 메모리 확장회로 - Google Patents
입출력보드의 데이터 버퍼 메모리 확장회로 Download PDFInfo
- Publication number
- KR19990011185A KR19990011185A KR1019970034170A KR19970034170A KR19990011185A KR 19990011185 A KR19990011185 A KR 19990011185A KR 1019970034170 A KR1019970034170 A KR 1019970034170A KR 19970034170 A KR19970034170 A KR 19970034170A KR 19990011185 A KR19990011185 A KR 19990011185A
- Authority
- KR
- South Korea
- Prior art keywords
- buffer memory
- data buffer
- sram modules
- signal
- supplied
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
본 발명은 주전산기Ⅲ 시스템의 입출력 프로세서 보드에서, 데이터 버퍼 메모리를 보다 효율적으로 관리하는 기술에 관한 것으로, 두 개의 데이터버퍼 메모리뱅크 중에서 사용자의 요구에 따라 어느 하나의 데이터버퍼 메모리뱅크만 사용되어 본의 아니게 다른 하나의 데이터버퍼 메모리뱅크가 낭비되는 것을 방지하기 위하여, 기본 에스램 모듈(31A,31B)과 추가 에스램 모듈(32A,32B)에 공통으로 어드레스신호 Add19:0와 데이터 127:0를 공통으로 공급함과 아울러, 라이트인에이블신호(WE_3) 및 아웃인에이블신호(OE_)를 공통으로 공급하고, 특정 어드레스신호 Add20를 이용하여 그 기본 에스램 모듈(31A,31B)만을 인에이블시켜 단독으로 사용하거나, 추가 에스램 모듈(32A,32B)을 인에이블시켜 추가로 사용할 수 있게 하였다.
Description
본 발명은 주전산기에서 데이터 버퍼 메모리를 보다 효율적으로 관리하는 기술에 관한 것으로, 특히 주전산기 Ⅲ에 적용되는 입출력 프로세서에서 두 개의 데이터 버퍼 메모리 중에서 사용되지 않는 데이터 버퍼 메모리를 사용되는 데이터 버퍼 메모리에 포함시켜 사용할 수 있도록한 입출력보드의 데이터 버퍼 메모리 확장회로에 관한 것이다.
도 1은 일반적인 주전산Ⅲ에 적용되는 입출력 프로세서(IOP:Input-Output Processor)의 블록도이고, 도 2는 도 1에서 데이터버퍼 메모리뱅크의 상세 블록도로서 이들을 참조하여 데이터 버퍼 메모리의 작용을 설명하면 다음과 같다.
입출력프로세서(IOP) 보드의 데이터버퍼 메모리뱅크(8),(9)는 에스씨에스아이 콘트롤러(11~14)와 하이파이 플러스 버스(HiPi+ BUS) 사이에 위치하여 입출력 데이터를 버퍼링하는 역할을 수행한다.
SCSI(Small Computer System Interface) 채널1,2에 해당되는 상기 에스씨에스아이 콘트롤러(11),(12)는 데이터버퍼 메모리뱅크(8)와 연결되어 있고, SCSI 채널3,4에 해당되는 상기 에스씨에스아이 콘트롤러(13),(14)는 데이터버퍼 메모리뱅크(9)와 연결되어 있음을 알 수 있다.
상기 데이터버퍼 메모리뱅크(8),(9)는 각각 4개의 데이터 버퍼 메모리로 이루어지며, 도 2는 그 각각의 데이터 버퍼 메모리를 1M×32bit의 용량을 갖는 에스램 모듈(SRAM Module)로 구현한 예를 보여주고 있다. 즉, 데이터버퍼 메모리뱅크(8)를 4개의 에스램 모듈(21~24)로 구현하고, 이와 마찬가지로 데이터버퍼 메모리뱅크(9)를 4개의 에스램 모듈(21~24)로 구현한 예를 보인 것이다.
그런데, 상기 데이터버퍼 메모리뱅크(8),(9)는 서로 아무런 관련이 없이 서로 독립적으로 데이터의 입출력 기능을 수행한다. 또한, 상기 4개의 SCSI 채널에 각기 연결된 에스씨에스아이 콘트롤러(11~14)에는 각각 15개 까지의 SCSI 디바이스들이 수용될 수 있으며, 최소한 7개(narrow SCSI인 경우) 까지 수용될 수 있다.
참고로, 주전산기Ⅲ 시스템을 구현할 때, IOP보드의 개수와, SCSI 디스크, 백업 디바이스들은 사용자의 선택사양이므로 상기 두 개의 데이터버퍼 메모리뱅크(8),(9) 중 어느 하나만 사용되는 경우가 발생될 수 있다.
상기 도 1에서 미설명부호 SIO는 직렬 입출력부이고, BTL는 버스 트랜시버 로직이며, LIH는 로컬 인터럽트 핸들러이고, MPIC는 멀티 프로세스 인트럽트 콘트롤러이며, RQ는 리퀘스터이다.
이와 같이 주전산Ⅲ 시스템에서, 통상적으로 두 개의 데이터버퍼 메모리뱅크가 설치되지만 사용자의 요구에 따라 어느 하나의 데이터버퍼 메모리뱅크만 사용되는 경우가 발생되어 본의 아니게 다른 하나의 데이터버퍼 메모리뱅크가 낭비되는 결함이 있었다.
따라서, 본 발명이 이루고자하는 기술적 과제는 스위칭회로를 이용하여 두 개의 데이터버퍼 메모리뱅크가 사용자의 선택에 따라 각기 분리되어 사용되거나 하나의 데이터버퍼 메모리뱅크로 통합되어 사용할 수 있도록한 입출력보드의 데이터 버퍼 메모리 확장회로를 제공함에 있다.
도 1은 종래기술에 의한 주전산기 Ⅲ에 적용되는 입출력 프로세서의 블록도.
도 2는 도 1에서 데이터 버퍼 메모리뱅크의 상세 블록도.
도 3은 본 발명에 의한 데이터 버퍼 메모리뱅크의 일실시 예시 블록도.
* 도면의 주요부분에 대한 부호의 설명
31A,31B,32A,32B : 에스램 모듈 33 : 칩인에이블 제어부
OR1,OR2 : 오아게이트 I1 : 인버터
도 3은 본 발명의 목적 입출력보드의 데이터 버퍼 메모리 확장회로에 대한 일실시 예시 회로도로서 이에 도시한 바와 같이, SCSI채널과 HiPi버스 사이에 위치하여 입출력되는 데이터를 완충증폭하는 에스램 모듈(31A),(31B)과; 후술할 칩인에이블 제어부(33)의 제어에 의해 상기 에스램 모듈(31A),(31B)에 합병되어 사용되거나, 별도의 데이터버퍼 메모리콘트롤러에 귀속되는 에스램 모듈(32A),(32B)과; 칩선택신호(CS_0) 및 특정 어드레스신호 Add20를 근거로 하여 상기 에스램 모듈(31A),(31B)을 인에이블시키거나 에스램 모듈(32A),(32B)을 인에이블시키는 칩인에이블 제어부(33)로 구성하였다.
상기 칩인에이블 제어부(33)는 외부로 부터 공급되는 칩선택신호(CS_0)와 특정 어드레스신호 Add20를 오아연산하여 그 결과를 상기 에스램 모듈(31A),(31B)의 칩선택신호로 공급하는 오아게이트(OR1)와; 상기 외부로 부터 공급되는 칩선택신호(CS_0)를 반전출력하는 인버터(I1)와; 상기 인버터(I1)의 출력신호와 상기 특정 어드레스신호 Add20를 오아연산하여 그 결과를 상기 에스램 모듈(32A),(32B)의 칩선택신호로 공급하는 오아게이트(OR2)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 상세히 설명하면 다음과 같다.
먼저, 특정 어드레스신호 Add20가 로우로 공급되는 경우, 오아게이트(OR1)에서는 칩선택신호(CS_0)에 따라 로우가 출력되거나 하이가 출력되고, 그 오아게이트(OR1)에서는 칩선택신호(CS_0)가 로우로 출력될 때 에스램 모듈(31A,31B)이 인에이블된다.
따라서, SCSI채널과 HiPi버스 사이에 입출력되는 데이터 Data127:0를 어드레스신호 Add19:0을 이용하여 에스램 모듈(31A,31B)에 억세스할 수 있게 되며, 이때, 라이트인에이블신호(WE_3)와 아웃인에이블신호(OE_)가 이용된다.
이때, 상기 로우로 공급되는 특정 어드레스신호 Add20가 인버터(I1)를 통해 하이로 반전된 후 오아게이트(OR2)의 일측 입력으로 공급되므로 그 오아게이트(OR2)의 타측 입력으로 공급되는 칩선택신호(CS_0)에 관계없이 그 오아게이트(OR2)에서 하이가 출력되고, 이로 인하여 추가된 모듈 즉, 에스램 모듈(32A,32B)이 디스에이블된다.
한편, 상기 특정 어드레스신호 Add20가 하이로 공급되는 경우, 상기 오아게이트(OR1)에서는 일측입력으로 공급되는 상기 칩선택신호(CS_0)에 관계없이 그 어드레스신호 Add20에 의해 하이가 출력되고, 이에 의해 상기 상기 에스램 모듈(31A,31B)이 디스에이블된다.
상기 하이로 공급되는 특정 어드레스신호 Add20는 상기 인버터(I1)를 통해 로우로 반전되어 상기 오아게이트(OR2)의 일측 입력으로 공급되므로 이 오아게이트(OR2)에서는 상기 외부로 부터 공급되는 칩선택신호(CS_0)에 따라 로우가 출력되거나 하이가 출력되고, 이로 부터 로우가 출력될 때 상기 에스램 모듈(32A,32B)이 인에이블된다.
따라서, SCSI채널과 HiPi버스 사이에 입출력되는 데이터 Data127:0를 어드레스신호 Add19:0을 이용하여 에스램 모듈(32A,32B)에 억세스할 수 있게 되며, 이때에도, 상기 라이트인에이블신호(WE_3)와 아웃인에이블신호(OE_)가 이용된다.
결국, 기본 에스램 모듈(31A,31B)과 추가 에스램 모듈(32A,32B)에 공통으로 어드레스신호 Add19:0와 데이터 127:0를 공통으로 공급함과 아울러, 라이트인에이블신호(WE_3) 및 아웃인에이블신호(OE_)를 공통으로 공급하고, 특정 어드레스신호 Add20를 이용하여 그 기본 에스램 모듈(31A,31B)만을 인에이블시켜 단독으로 사용하거나, 추가 에스램 모듈(32A,32B)을 인에이블시켜 추가로 사용할 수 있게 하였다.
이상에서 상세히 설명한 바와 같이, 본 발명은 두 뱅크의 데이터 버퍼 메모리에 어드레스신호와 데이터를 공통으로 공급함과 아울러, 라이트인에이블신호 및 아웃인에이블신호를 공통으로 공급하고, 특정 어드레스신호를 이용하여 그 기본 데이터 버퍼 메모리만을 단독으로 사용하거나 추가 데이터 버퍼 메모리를 추가시켜 사용할 수 있게 함으로써 사용자의 선택사양에 관계없이 데이터 버퍼 메모리의 사용 효율을 그대화 할 수 있는 효과가 있다.
Claims (2)
- 주전산 Ⅲ의 입출력 프로세서에 있어서, SCSI채널과 HiPi버스 사이에 위치하여 입출력되는 데이터를 완충증폭하는 에스램 모듈(31A),(31B)과; 상기 에스램 모듈(31A),(31B)과 어드레스 및 데이터, 라이트인에이블신호 및 아웃인에이블신호를 공통으로 공급받고, 후술할 칩인에이블 제어부(33)의 제어에 의해 상기 에스램 모듈(31A),(31B)에 합병되어 사용되거나, 별도의 데이터버퍼 메모리콘트롤러에 귀속되어 사용되는 에스램 모듈(32A),(32B)과; 칩선택신호(CS_0) 및 특정 어드레스신호 Add20를 근거로 하여 상기 에스램 모듈(31A),(31B)을 인에이블시키거나 에스램 모듈(32A),(32B)을 인에이블시키는 칩인에이블 제어부(33)로 구성한 것을 특징으로 하는 입출력보드의 데이터 버퍼 메모리 확장회로.
- 제1항에 있어서, 상기 칩인에이블 제어부(33)는 외부로 부터 공급되는 칩선택신호(CS_0)와 특정 어드레스신호 Add20를 오아연산하여 그 결과를 상기 에스램 모듈(31A),(31B)의 칩선택신호로 공급하는 오아게이트(OR1)와; 상기 외부로 부터 공급되는 칩선택신호(CS_0)를 반전출력하는 인버터(I1)와; 상기 인버터(I1)의 출력신호와 상기 특정 어드레스신호 Add20를 오아연산하여 그 결과를 상기 에스램 모듈(32A),(32B)의 칩선택신호로 공급하는 오아게이트(OR2)로 구성한 것을 특징으로 하는 입출력보드의 데이터 버퍼 메모리 확장회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034170A KR19990011185A (ko) | 1997-07-22 | 1997-07-22 | 입출력보드의 데이터 버퍼 메모리 확장회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034170A KR19990011185A (ko) | 1997-07-22 | 1997-07-22 | 입출력보드의 데이터 버퍼 메모리 확장회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990011185A true KR19990011185A (ko) | 1999-02-18 |
Family
ID=66040743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970034170A KR19990011185A (ko) | 1997-07-22 | 1997-07-22 | 입출력보드의 데이터 버퍼 메모리 확장회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990011185A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451799B1 (ko) * | 1999-11-22 | 2004-10-08 | 엘지전자 주식회사 | 운용 메모리부의 메모리 모듈 |
-
1997
- 1997-07-22 KR KR1019970034170A patent/KR19990011185A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451799B1 (ko) * | 1999-11-22 | 2004-10-08 | 엘지전자 주식회사 | 운용 메모리부의 메모리 모듈 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7907469B2 (en) | Multi-port memory device for buffering between hosts and non-volatile memory devices | |
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| KR920008458B1 (ko) | 컴퓨터 시스템 구조체 | |
| US6279072B1 (en) | Reconfigurable memory with selectable error correction storage | |
| KR100288038B1 (ko) | 초대규모집적에 적합한 파이프라인 반도체장치 | |
| US5659711A (en) | Multiport memory and method of arbitrating an access conflict therein | |
| US7385870B2 (en) | Semiconductor memory device and semiconductor integrated circuit device | |
| US20040236877A1 (en) | Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices in a fully buffered dual in-line memory module format (FB-DIMM) | |
| US20040006676A1 (en) | Method for bus capacitance reduction | |
| US20020103988A1 (en) | Microprocessor with integrated interfaces to system memory and multiplexed input/output bus | |
| KR20000077262A (ko) | 캐시의 사용이 선택될 수 있는 반도체 메모리 디바이스 | |
| US6538951B1 (en) | Dram active termination control | |
| JPH0146946B2 (ko) | ||
| US5202968A (en) | Expansion system | |
| KR19990011185A (ko) | 입출력보드의 데이터 버퍼 메모리 확장회로 | |
| KR100204616B1 (ko) | 효율적인 파우어 온 초기화를 갖는 정보 처리 시스템 | |
| KR100270683B1 (ko) | 비동기전송모드 교환기에서 메인 프로세서의 이중화 장치 | |
| US5862408A (en) | Microprocessor system having multiplexor disposed in first and second read paths between memory CPU and DMA for selecting data from either read path | |
| JP3164848B2 (ja) | メモリアクセス回路 | |
| JPS6371760A (ja) | メモリシステム | |
| KR100336743B1 (ko) | 데이터처리회로 | |
| KR950006547Y1 (ko) | 프로세서 이중화시 공통메모리 액세스회로 | |
| JPH0624908Y2 (ja) | デ−タ転送制御装置 | |
| JPH11306073A (ja) | 情報処理装置 | |
| JPH02148244A (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |