KR19990010332A - 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 - Google Patents

3전극 면방전 플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR19990010332A
KR19990010332A KR1019970033120A KR19970033120A KR19990010332A KR 19990010332 A KR19990010332 A KR 19990010332A KR 1019970033120 A KR1019970033120 A KR 1019970033120A KR 19970033120 A KR19970033120 A KR 19970033120A KR 19990010332 A KR19990010332 A KR 19990010332A
Authority
KR
South Korea
Prior art keywords
electrode surface
surface discharge
pdp
frame
discharge
Prior art date
Application number
KR1019970033120A
Other languages
English (en)
Other versions
KR100251149B1 (ko
Inventor
강성호
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970033120A priority Critical patent/KR100251149B1/ko
Publication of KR19990010332A publication Critical patent/KR19990010332A/ko
Application granted granted Critical
Publication of KR100251149B1 publication Critical patent/KR100251149B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 순차 방식(sequential system)으로 전송되는 VGA(Video Graphic Array) 신호를 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함) 상에 표시하기 위하여 방전 유지 기간이 서로 다른 복수개의 서브필드(sub-field) 화면을 셀 단위로 선택 조합하여 1 프레임 화면을 구성하고, 연속적으로 입력되는 VGA 신호를 2 프레임마다 1 프레임 분량씩 상기 3전극 면방전 PDP 상에 표시하고, 상기 2 프레임 중 상기 3전극 면방전 PDP 상에 표시되지 않는 프레임의 구동시간은 상기 3전극 면방전 PDP 상에 표시되는 프레임의 복수개 서브필드의 방전 유지 기간에 각각 나누어 할당하는 3전극 면방전 PDP의 구동방법에 관한 것으로서, 연속적으로 입력되는 VGA 신호를 1 프레임 분량씩 건너뛰면서 종래 기술의 2 프레임 구동시간에 해당되는 시간(1/30초) 동안 3전극 면방전 PDP 상에 표시하고, 각 프레임의 구동시간 중 종래 기술보다 증가된 구동시간(1/60초)은 3전극 면방전 PDP 화면의 밝기에 영향을 미치는 각 서브필드의 방전 유지 기간에 나누어 할당하기 때문에 3전극 면방전 PDP 화면의 휘도를 크게 증가시킬 수 있는 효과가 있다.

Description

3전극 면방전 플라즈마 디스플레이 패널의 구동방법
본 발명은 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함)의 구동방법에 관한 것으로서, 특히 순차 방식(sequential system)으로 전송되는 VGA(Video Graphic Array) 신호를 3전극 면방전 PDP 상에 표시하기 위한 3전극 면방전 PDP의 구동방법에 관한 것이다.
현대는 정보화 사회라고 불려지고 있는 만큼 정보 처리 시스템의 발전과 보급 증가에 따라 디스플레이의 중요성이 증대되고, 그 종류도 점차 다양화되고 있다.
이전부터 디스플레이로 가장 많이 이용되어 오던 CRT(Cathode Ray Tube)는 사이즈가 크고, 동작 전압이 높으며, 표시 일그러짐이 발생하는 등 여러 가지 문제점을 가지고 있어 화면의 대형화, 평면화를 목표로 하는 최근의 추세에 적합하지 않아 최근에는 매트릭스 구조를 가지는 각종 평면 디스플레이의 연구 개발이 활발히 진행되고 있다.
상기 평면 디스플레이 중 차세대 대화면 평면 디스플레이로 각광받고 있는 것이 PDP(Plasma Display Panel)이다. 상기 PDP는 화면이 크고 두께가 얇아 벽걸이 텔레비전, 가정 극장용(home theater) 디스플레이, 각종 모니터 등으로 응용되고 있다.
도 1에는 가장 많이 사용되고 있는 PDP 중 하나인 3전극 면방전 PDP와, 상기 3전극 면방전 PDP 상에 동화상(moving image) 또는 정지화상(still image)을 디스플레이시키는 구동장치의 간략화된 구성이 도시되어 있다.
도 1에서 참조번호 10은 교대로 하나씩 상호 평행하게 배열된 N개의 주사 전극(Y1∼YN) 및 N개의 공통 전극(X1∼XN)과, 상기 주사 전극들(Y1∼YN) 및 공통 전극들(X1∼XN)과 소정 공간을 사이에 두고 직교하도록 배열된 M개의 어드레스 전극(A1∼AM)을 구비한 3전극 면방전 PDP를 나타낸다. 여기서, 공통 전극들(X1∼XN)은 일단이 공통으로 연결되어 있고, 주사 전극들(Y1∼YN)은 각각 독립되어 있으며, N개의 주사 전극(Y1∼YN) 및 공통 전극(X1∼XN)과 M개의 어드레스 전극(A1∼AM)의 각 교차점마다 셀이 형성되어 3전극 면방전 PDP(10)의 전체 화면은 매트릭스 형태의 M×N개 셀로 구성되어 있다.
상기 3전극 면방전 PDP(10)의 각 셀의 구성을 도 2에 도시된 i 번째 행과 j 번째 열의 셀을 예로 들어 설명하면 다음과 같다.
먼저, 상호 평행한 i 번째 주사 전극(Yi)과 i 번째 공통 전극(Xi)이 화상의 표시면인 전면 기판(11)의 일면에 형성되어 있고, 상기 주사 전극(Yi)과 공통 전극(Xi) 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 유전체층(12)이 형성되어 있고, 상기 유전체층(12) 위에 방전시 일어나는 스퍼터링(sputtering)으로부터 상기 주사 전극(Yi)과 공통 전극(Xi)과 유전체층(12)을 보호하는 산화마그네슘(MgO) 보호막(13)이 형성되어 있다.
또한, j 번째 어드레스 전극(Aj)이 전면 기판(11)과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판(14) 중 상기 전면 기판(11)과의 대향면에 형성되어 있고, 상기 전면 기판(11)과 배면 기판(14) 사이에는 셀간 혼색을 방지하고 방전공간을 확보하는 제 1, 2 격벽(15a, 15b)이 배열 형성되어 있고, 상기 어드레스 전극(Aj) 위와 제 1, 2 격벽(15a, 15b)의 일부에 형광체(16)가 도포되어 있으며, 방전공간 내부에는 방전가스가 주입되어 있다.
상기와 같이 구성된 3전극 면방전 PDP(10)의 각 셀의 기본 구동 원리는 주사 전극(Yi)과 어드레스 전극(Aj) 간에 방전을 일으켜 방전가스를 플라즈마 상태로 만들어 자외선을 발생시키고, 그 자외선이 형광체(16)를 여기시켜 가시광이 발생되도록 하며, 주사 전극(Yi)과 공통 전극(Xi) 간에 방전을 일으켜 가시광의 발생을 유지시키는 것이다.
아울러, 도 1에서 참조번호 20은 주사 전극들(Y1∼YN)의 일단이 출력단자에 일대일 대응으로 접속되어 있는 Y 구동부를 나타내고, 30은 공통 전극들(X1∼XN)의 일단이 출력단자에 공통으로 접속되어 있는 X 구동부를 나타내고, 40은 어드레스 전극들(A1∼AM)의 일단이 출력단자에 일대일 대응으로 접속되어 있는 어드레스 구동부를 나타내며, 50은 각종 외부 입력에 따라 각종 구동 전압 파형과 제어신호를 발생시켜 상기 X 구동부(20)와 Y 구동부(30)와 어드레스 구동부(40)에 공급하는 제어부를 나타낸다.
상기 제어부(50)는 보다 구체적으로 외부에서 입력되는 아날로그 화상 신호(IMAGE)를 디지털화하여 디지털 화상 신호를 출력하고, 상기 디지털 화상 신호, 클록(CLK), 수평 동기신호(HS) 및 수직 동기신호(VS)에 따라 각종 구동 전압 파형과 제어신호를 발생시킨다.
한편, 상기와 같이 구성된 3전극 면방전 PDP(10)의 각 셀의 계조(gray scale) 구현은 방전의 강약 조정이 난이한 관계로 단위 시간당 방전 횟수를 통해 구현하고, 매 프레임(frame)마다 각 셀의 방전 횟수를 0∼2X-1회로 나누어 방전시키면 1 프레임 동안의 방전 횟수에 따라 각 셀의 밝기가 달라져서 결국 전체 화면에 2X계조의 화상이 표시된다.
상기와 같은 개념을 토대로 한 계조 구현 방법 중 하나가 ADS 서브필드 방식(Addressing and Display System sub-field method)으로서, 상기 ADS 서브필드 방식은 각 셀이 온(on), 오프(off)의 두 가지 상태로 작동하는 것과 2X계조를 구현하는 것에 근거를 둔 2진수 X 비트 체계를 이용하여 1 프레임을 방전 횟수(즉, 방전 유지 기간)가 서로 다른 X개의 서브필드로 분할 구동한다.
다음에서는 종래 기술의 ADS 서브필드 방식 중 하나를 예로 들어 그에 따른 순차 화상 표시 과정을 보다 구체적으로 설명한다.
먼저, 2X계조 구현을 위하여 1 프레임은 X개의 서브필드로 분할 구동되고, 각 서브필드는 리셋 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동되며, 각 리셋 기간은 전면 써넣기 기간과 전면 소거 기간으로 분할 구동된다.
상기에서 각 서브필드의 전면 써넣기 기간은 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN) 사이에 방전개시전압보다 높은 전압의 써넣기 펄스(writing pulse)를 인가하여 3전극 면방전 PDP(10)의 모든 셀을 방전 발광시켜 그 내부에 벽전하를 생성시키는 기간이고, 전면 소거 기간은 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN) 사이에 방전개시전압보다 낮은 전압이고 바로 전의 전면 써넣기 기간에서 생성된 벽전하와 동일 극성인 소거 펄스(erase pulse)를 인가하여 각 셀의 내부 벽전하를 소거시키는 기간이고, 어드레스 기간은 디지털 화상 신호에 따라 전체 주사 전극들(Y1∼YN)과 어드레스 전극들(A1∼AM) 사이에 선택적으로 방전개시전압보다 낮은 전압의 어드레스 펄스(address pulse)를 인가하여 상기 어드레스 펄스가 인가된 셀만 온되어 그 내부에 벽전하가 생성되도록 하는 기간이며, 방전 유지 기간은 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN) 사이에 방전개시전압보다 낮은 전압이고 바로 전의 어드레스 기간에서 생성된 벽전하와 동일 극성인 서스테인 펄스(sustain pulse)를 인가하여 어드레스 기간에서 온된 셀의 방전 및 발광을 유지시키는 기간이다.
상기에서 각 서브필드 화면의 밝기는 리셋 기간의 써넣기 방전과 어드레스 기간의 어드레스 방전에 의한 밝기도 고려해야 하지만 이해의 편리를 위하여 상기 써넣기 방전과 어드레스 방전은 화면의 밝기에 기여하지 않고 방전 유지 기간의 서스테인 방전만이 화면의 밝기에 기여한다고 가정한다.
아울러, 상기 방전 유지 기간동안 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN) 사이에 인가되는 서스테인 펄스의 주파수(단위 시간당 인가되는 개수)와 폭의 변화에 따라 각 서브필드 화면의 밝기 더 나아가서 1 프레임 화면의 휘도(brightness) 역시 증감된다. 즉, 정해진 방전 유지 기간동안 인가되는 서스테인 펄스의 개수가 많아지거나 각 서스테인 펄스의 폭이 넓어지면 3전극 면방전 PDP(10)의 전체 화면 휘도가 증가한다.
상기에서 설명된 종래 기술의 ADS 서브필드 방식에 따라 순차 방식으로 전송되는 VGA 신호를 3전극 면방전 PDP 상에 표시하는 과정을 설명하면 다음과 같다(여기서, 3전극 면방전 PDP는 각종 모니터로 사용되고 있음).
도 3에는 종래 기술의 ADS 서브필드 방식에 따라 3전극 면방전 PDP(10)의 각 전극들에 인가되는 일부 구동 전압 파형들의 타이밍도가 도시되어 있다.
먼저, 각 서브필드의 전면 써넣기 기간에는 도 3에 도시된 바와 같이 전체 주사 전극들(Y1∼YN)과 어드레스 전극들(A1∼AM)에 0V를 인가한 상태에서 전체 공통 전극들(X1∼XN)에 Vw 전압의 써넣기 펄스를 인가하여 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN) 사이에서 써넣기 방전이 일어나도록 하고, 그로 인해 각 셀의 내부에 벽전하가 생성되도록 한다.
그 후, 전면 소거 기간에는 공통 전극들(X1∼XN)에 Vs 전압을 인가하고 어드레스 전극들(A1∼AM)에 0V를 인가한 상태에서 전체 주사 전극(Y1∼YN)에 0V 의 펄스를 인가하여 전체 셀의 내부 벽전하를 소거시킨다.
각 서브필드의 어드레스 기간에는 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN)에 Vs 전압을 인가하고 전체 어드레스 전극들(A1∼AM)에 0V를 인가한 상태에서 N개의 주사 전극(Y1∼YN)에 순차적으로 하나씩 0V의 스캔 펄스(scan pulse)를 인가하는 동시에 상기 스캔 펄스와 동기화된 Va 전압의 화상 펄스(image pulse)를 전체 어드레스 전극들(A1∼AM)에 선택적으로 인가하여 주사 전극과 어드레스 전극 사이에 Va 전압의 어드레스 펄스가 인가된 셀 내부에서만 어드레스 방전이 일어나 온되도록 한다.
각 서브필드의 방전 유지 기간에는 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN)에 Vs 전압을 인가하고 전체 어드레스 전극들(A1∼AM)에 0V를 인가한 상태에서 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN)에 교번하는 0V의 펄스를 인가하여 바로 전의 어드레스 기간에서 온된 셀의 방전 및 발광을 유지시킨다.
상기에서 각 전극에 인가되는 전압 펄스들 Vw, Vf(방전개시전압), Vs, Va 는 Vw Vf Vs Va 및 Vf Vw-Vs 를 만족하는 전압값들로 설정하고, 각 서브필드의 어드레스 기간동안 어드레스 전극들(A1∼AM)에 인가되는 화상 펄스는 각 셀에 해당되는 X 비트의 VGA 화상 신호(최하위 비트 B1∼최상위 비트 BX) 중 1개 비트값에 해당되며, 보다 구체적으로는 제 1 서브필드의 어드레스 기간동안 B1이, 제 2 서브필드의 어드레스 기간동안 B2가, …, 제 X 서브필드의 어드레스 기간동안 BX가 각각 인가된다.
결과적으로 상기에서 설명된 세부 과정을 거쳐 1/60초(약 16.67ms) 동안 제 1 내지 X 서브필드 화면을 차례대로 구성하면 3전극 면방전 PDP(10) 상에 1 프레임의 VGA 화상이 표시된다.
아울러, 도 3에 도시된 각종 구동 전압 파형들은 Y 구동부(20)와 X 구동부(30)와 어드레스 구동부(40)를 통해 해당 전극들에 각각 인가되고, 그 타이밍은 제어부(50)에 의해 제어된다.
한편, 상기에서 설명된 ADS 서브필드 방식에 따라 VGA 화상을 표시하는 경우 1 프레임(1/60초) 동안 리셋 기간과 어드레스 기간과 방전 유지 기간이 각각 차지하는 시간을 살펴보면 다음과 같다.
예를 들어, 종래 기술의 서브필드 방식에 따라 워크스테이션(workstation)용 모니터로 많이 사용되는 640×480 해상도의 3전극 면방전 PDP 상에 256(28) 계조의 VGA 화상을 디스플레이시키는 경우1 프레임 내의 어드레스 기간은 3㎲(어드레스 주기) × 480(주사 전극 개수) × 8(256 계조 구현을 위한 서브필드 개수) =11.52ms이고,리셋 기간은 300㎲(1 서브필드 내의 리셋 기간) × 8(256 계조 구현을 위한 서브필드 개수) =2.4ms이므로 결국1 프레임 내의 방전 유지 기간은 16.67ms - 11.52ms - 2.4ms =2.75ms가 된다.
상기의 계산 결과를 살펴보면 1 프레임 동안 어드레스 기간이 차지하는 비율이 너무 높아 화면의 밝기에 기여하는 방전 유지 기간의 길이가 너무 짧아 즉, 1 프레임의 구동시간 1/60초 중 방전 유지 기간이 차지하는 비율이 약 16.5%(2.75/16.67×100%) 밖에 되지 않기 때문에 3전극 면방전 PDP 화면의 밝기가 매우 어두워지고, 그로 인해 화상 표시 수단으로 널리 알려진 CRT 나 LCD(Liquid Crystal Display) 등에 비해 실용화가 어려운 문제점이 있었다.
즉, 종래에는 1 프레임의 구동시간 중 3전극 면방전 PDP 화면의 밝기에 기여하는 방전 유지 기간이 차지하는 비율이 매우 작아 전체 화면의 휘도가 매우 낮기 때문에 실용화를 위해서는 전체 화면의 휘도를 증가시킬 수 있는 방법의 모색이 필요하였다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 3전극 면방전 PDP가 각종 모니터로 사용된다는 상황과 인간의 눈에 있는 잔상현상을 효과적으로 이용하여 연속적으로 입력되는 VGA 신호를 2 프레임마다 1 프레임 분량씩 1/30초(종래 기술의 2배에 해당되는 구동시간) 동안 3전극 면방전 PDP 상에 디스플레이시키고, 각 프레임의 구동시간 중 종래보다 증가된 1/60초를 각 서브필드의 방전 유지 기간에 나누어 할당함으로써 3전극 면방전 PDP 화면의 휘도를 크게 증가시킬 수 있는 3전극 면방전 PDP의 구동방법을 제공함에 그 목적이 있다.
도 1은 일반적인 3전극 면방전 플라즈마 디스플레이 패널 및 그 구동장치의 간략화된 구성을 나타내는 블록도, 도 2는 도 1에 도시된 3전극 면방전 플라즈마 디스플레이 패널 중 1개 셀의 단면도(단, 전면 기판 90°회전됨),도 3은 종래 기술에 따라 각 전극에 인가되는 일부 구동 전압 파형들의 타이밍도, 도 4는 종래 기술에 따른 256 계조 구현시 연속되는 2 프레임의 세부 구성도, 도 5는 본 발명의 일 실시예에 따른 256 계조 구현시 1 프레임의 세부 구성도, 도 6은 본 발명의 또 다른 실시예에 따른 256 계조 구현시 1 프레임의 세부 구성도.
도면의 주요부분에 대한 부호의 설명
10: 3전극 면방전 플라즈마 디스플레이 패널
20: Y 구동부 30: X 구동부
40: 어드레스 구동부 50: 제어부
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 3전극 면방전 PDP의 구동방법은 순차 방식(sequential system)으로 전송되는 VGA(Video Graphic Array) 신호를 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함) 상에 표시하기 위하여 방전 유지 기간이 서로 다른 복수개의 서브필드(sub-field) 화면을 셀 단위로 선택 조합하여 1 프레임 화면을 구성하는 3전극 면방전 PDP의 구동방법에 있어서, 연속적으로 입력되는 VGA 신호를 2 프레임마다 1 프레임 분량씩 상기 3전극 면방전 PDP 상에 표시하고, 상기 2 프레임 중 상기 3전극 면방전 PDP 상에 표시되지 않는 프레임의 구동시간은 상기 3전극 면방전 PDP 상에 표시되는 프레임의 복수개 서브필드의 방전 유지 기간에 각각 나누어 할당하는 것을 특징으로 한다.
본 발명의 실시예에 의하면 상기 3전극 면방전 PDP 상에 표시되는 프레임의 복수개 서브필드의 방전 유지 기간에는 각 서브필드의 방전 유지 기간 길이의 상대비에 비례하는 시간을 각각 추가로 할당하거나, 동일한 시간을 각각 추가로 할당하는 것이 바람직하다.
이하, 본 발명의 일 실시예를 첨부한 도면을 참조하여 보다 상세하게 설명한다.
본 발명의 일 실시예가 적용되는 3전극 면방전 PDP는 각종 모니터로 사용되는 것으로서, 도 1 및 도 2에 도시된 일반적인 3전극 면방전 PDP의 구성과 동일하다.
본 발명의 일 실시예에 의한 3전극 면방전 PDP의 구동방법은 순차 방식으로 전송되는 VGA 신호를 3전극 면방전 PDP 상에 표시하기 위하여 연속적으로 입력되는 VGA 신호를 2 프레임마다 1 프레임 분량씩 즉, 홀수번째 프레임들에 해당되는 VGA 신호만 상기 3전극 면방전 PDP 상에 표시하고, 상기 3전극 면방전 PDP 상에 표시되는 각각의 홀수번째 프레임은 종래 기술에서 설명된 ADS 서브필드 방식과 마찬가지로 구현하고자 하는 계조(2X)에 따라 X개의 서브필드로 분할 구동하고 상기 각 서브필드 역시 리셋 기간(전면 써넣기 기간 + 전면 소거 기간)과 어드레스 기간과 방전 유지 기간으로 분할 구동하며, 상기 2 프레임 중 3전극 면방전 PDP 상에 표시되지 않는 짝수번째 프레임의 구동시간은 홀수번째 프레임의 X개 서브필드의 방전 유지 기간에 각각 나누어 할당한다.
즉, 상기 3전극 면방전 PDP 상에 표시되는 홀수번째 프레임의 각 구동시간은 종래 기술의 2배인 1/30초(약 33.34ms)가 되고, 1/30초 중 종래 기술의 1 프레임 구동시간(1/60초)보다 늘어난 1/60초는 해당 프레임의 X개 서브필드의 방전 유지 기간에 나누어 할당한다.
이 때, 홀수번째 프레임의 X개 서브필드의 방전 유지 기간에는 각 서브필드의 방전 유지 기간 길이의 상대비(20: 21: 22: 23: 24: …: 2X-2: 2X-1)에 비례하는 시간을 각각 할당한다.
상기에서 설명된 본 발명의 일 실시예의 이해가 용이하도록 워크스테이션용 모니터로 많이 사용되고 있는 640×480 해상도의 3전극 면방전 PDP 상에 256 계조의 VGA 화상을 디스플레이시키는 경우를 예로 들어 설명하면 다음과 같다.
상기한 640×480 해상도의 3전극 면방전 PDP에는 480개의 주사 전극과, 480개의 공통 전극과, 640 × 3(컬러 패널일 경우 1개 화소가 R(Red), G(Green), B(Blue) 3개 셀로 구성됨) = 1920개의 어드레스 전극이 각각 형성되어 있다(도 1 참조).
아울러, 도 5에는 본 발명의 일 실시예에 따른 256 계조 구현시 1 프레임의 세부 구성도가 도시되어 있다.
도 5에 도시된 바와 같이 256 계조의 구현을 위하여 각각의 홀수번째 프레임은 8개의 서브필드(SF1∼SF8)로 분할 구동되고, 각 서브필드(SF1∼SF8) 역시 리셋 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동된다.
상기에서 각 서브필드의 리셋 기간에는 종래 기술에서 설명된 바와 같이 3전극 면방전 PDP의 480개의 주사 전극들과 480개의 공통 전극들 사이에 써넣기 펄스와 소거 펄스를 차례대로 인가하여 전체 셀의 내부 벽전하를 소거시키고, 어드레스 기간에는 480개 주사 전극들과 1920개의 어드레스 전극들 사이에 선택적으로 어드레스 펄스를 인가하여 상기 어드레스 펄스가 인가된 셀 내부에서만 어드레스 방전이 일어나 온되도록 한다.
즉, 1 프레임 내에서 리셋 기간과 어드레스 기간이 차지하는 비율은 3전극 면방전 PDP의 해상도가 종래 기술과 동일할 경우 종래 기술과 같아진다.
그에 비해 각 서브필드의 방전 유지 기간에는 종래 기술보다 증가된 1/60초를 1: 2: 4: 8: 16: 32: 64: 128의 비율로 나눈 시간들이 각각 추가로 할당되어 해당 어드레스 기간에서 온된 셀의 방전 및 발광을 종래 기술보다 더 오랜 시간 동안 유지시킨다. 보다 구체적으로 SF1← 65㎲, SF2 ← 130㎲, SF3 ← 260㎲, SF4 ← 520㎲, SF5 ← 1ms, SF6 ← 2ms, SF7 ← 4ms, SF8 ← 8ms 정도의 방전 유지 기간이 각각 추가로 할당될 수 있다.
즉, 상기 제 1 내지 8 서브필드(SF1∼SF8)의 방전 유지 기간에 480개의 주사 전극과 480개의 공통 전극 사이에 종래 기술과 동일한 주파수(일반적인 시스템에서 사용되는 서스테인 펄스의 주파수 100㎑ → 주기 10㎲)의 서스테인 펄스가 인가되는 경우 각 서브필드의 추가 방전 유지 기간에 각각 6개, 12개, 24개, 48개, 96개, 192개, 384개, 768개 정도의 서스테인 펄스가 추가될 수 있고, 이는 각 서브필드 화면의 구성시 임의의 주사 전극과 공통 전극 사이에 인가되는 서스테인 펄스의 개수 증가를 의미하므로 결국 3전극 면방전 PDP 화면의 휘도는 종래 기술보다 증가된다(도 3 참조).
아울러, 각 서브필드(SF1∼SF8)의 추가 방전 유지 기간동안 상기와 같이 서스테인 펄스의 개수를 증가시키는 대신 종래 기술과 동일한 개수의 서스테인 펄스를 가진 상태에서 각 서스테인 펄스의 폭(도 3의 W)을 일정하게 증가시켜도 3전극 면방전 PDP 화면의 휘도 증가가 가능해진다.
상기에서 설명된 본 발명의 일 실시예에서 홀수번째 프레임 대신 짝수번째 프레임이나, 연속되는 2 프레임 중 1 프레임을 랜덤(random)하게 선택하여 3전극 면방전 PDP 상에 표시하여도 홀수번째 프레임을 표시하는 경우와 마찬가지의 결과(화면의 휘도 증가)를 얻을 수 있다.
도 6에는 본 발명의 또 다른 실시예에 따른 256 계조 구현시 1 프레임의 세부 구성도가 도시되어 있다.
본 발명의 또 다른 실시예는 본 발명의 일 실시예에서 1 프레임의 구동시간(1/30초) 중 종래 기술보다 증가된 시간(1/60초)을 각 서브필드의 방전 유지 기간에 1: 2: 4: 8: 16: … 의 비율로 나누어 할당하는 대신 도 6에 도시된 바와 같이 각 서브필드마다 동일한 시간(640×480 해상도, 256 계조의 경우 16.67ms ÷ 8 ≒ 2.1ms)을 할당하면 각 서브필드의 방전 유지 기간 길이의 상대비는 바뀌지만 추가로 할당된 방전 유지 기간을 이용하여 서스테인 펄스 개수를 증가시키거나 서스테인 펄스의 폭을 일정하게 증가시킬 수 있으므로 상기에서 설명된 본 발명의 일 실시예와 마찬가지로 3전극 면방전 PDP 화면의 휘도를 종래 기술보다 증가시킬 수 있다.
즉, 640×480 해상도의 3전극 면방전 PDP 상에 256 계조를 구현하는 경우 본 발명의 실시예들은 모두1 프레임 내의 어드레스 기간이 종래 기술과 동일한 3㎲(어드레스 주기) × 480(주사 전극 개수) × 8(256 계조 구현을 위한 서브필드 개수) =11.52ms이고,리셋 기간역시 종래 기술과 동일한 300㎲(1개 서브필드 내의 리셋 기간) × 8(256 계조 구현을 위한 서브필드 개수) =2.4ms이므로 결국1/30초(본 발명의 실시예들의 1 프레임 구동시간) 내의 방전 유지 기간이 33.3ms - 11.52ms - 2.4ms =19.42ms가 된다.
그 중 3전극 면방전 PDP 화면의 밝기에 기여하는 1 프레임(1/30초) 내의 방전 유지 기간은 종래 기술의 동일한 시간(1/30초) 내의 방전 유지 기간 - 종래 기술의 경우 도 4에 도시된 바와 같이 1/30초 동안 연속되는 2 프레임 화면이 구성되므로 1/30초 내의 방전 유지 기간은 2.75ms(1/60초 내의 방전 유지 기간) × 2 = 5.5ms 가 됨 - 에 비해 3.5배 이상 증가되었음을 쉽게 알 수 있다.
따라서, 본 발명의 실시예들에 따라 3전극 면방전 PDP 상에 VGA 화상이 표시되는 경우 종래 기술의 경우보다 3전극 면방전 PDP 화면의 밝기가 3.5배 이상 밝아지게 된다.
이와 같이 본 발명에 의한 3전극 면방전 PDP의 구동방법은 연속적으로 입력되는 VGA 신호를 1 프레임 분량씩 건너뛰면서 종래 기술의 2 프레임 구동시간에 해당되는 시간(1/30초) 동안 3전극 면방전 PDP 상에 표시하고, 각 프레임의 구동시간 중 종래 기술보다 증가된 구동시간(1/60초)은 3전극 면방전 PDP 화면의 밝기에 영향을 미치는 각 서브필드의 방전 유지 기간에 나누어 할당하기 때문에 3전극 면방전 PDP 화면의 휘도를 크게 증가시킬 수 있는 효과가 있다.

Claims (4)

  1. 순차 방식(sequential system)으로 전송되는 VGA(Video Graphic Array) 신호를 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함) 상에 표시하기 위하여 방전 유지 기간이 서로 다른 복수개의 서브필드(sub-field) 화면을 셀 단위로 선택 조합하여 1 프레임 화면을 구성하는 3전극 면방전 PDP의 구동방법에 있어서, 연속적으로 입력되는 VGA 신호를 2 프레임마다 1 프레임 분량씩 상기 3전극 면방전 PDP 상에 표시하고, 상기 2 프레임 중 상기 3전극 면방전 PDP 상에 표시되지 않는 프레임의 구동시간은 상기 3전극 면방전 PDP 상에 표시되는 프레임의 복수개 서브필드의 방전 유지 기간에 각각 나누어 할당하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.
  2. 제 1 항에 있어서, 상기 3전극 면방전 PDP 상에 표시되는 프레임의 복수개 서브필드의 방전 유지 기간에는 각 서브필드의 방전 유지 기간 길이의 상대비에 비례하는 시간을 각각 추가로 할당하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.
  3. 제 2 항에 있어서, 1 프레임이 X개의 서브필드로 분할 구동되는 경우 상기 각 서브필드의 방전 유지 기간 길이의 상대비는 20: 21: 22: 23: 24: …: 2X-2: 2X-1인 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.
  4. 제 1 항에 있어서, 상기 3전극 면방전 PDP 상에 표시되는 프레임의 복수개 서브필드의 방전 유지 기간에는 동일한 시간을 각각 추가로 할당하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.
KR1019970033120A 1997-07-16 1997-07-16 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 KR100251149B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970033120A KR100251149B1 (ko) 1997-07-16 1997-07-16 3전극 면방전 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970033120A KR100251149B1 (ko) 1997-07-16 1997-07-16 3전극 면방전 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR19990010332A true KR19990010332A (ko) 1999-02-18
KR100251149B1 KR100251149B1 (ko) 2000-04-15

Family

ID=19514651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970033120A KR100251149B1 (ko) 1997-07-16 1997-07-16 3전극 면방전 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100251149B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585633B1 (ko) * 1999-06-02 2006-06-02 엘지전자 주식회사 고주파용 플라즈마 표시장치의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585633B1 (ko) * 1999-06-02 2006-06-02 엘지전자 주식회사 고주파용 플라즈마 표시장치의 구동방법

Also Published As

Publication number Publication date
KR100251149B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
EP0903718B1 (en) AC plasma display panel and method of driving the same
US6020687A (en) Method for driving a plasma display panel
US6144348A (en) Plasma display panel having dedicated priming electrodes outside display area and driving method for same panel
KR100314607B1 (ko) Ｐｄｐ의 구동 방법
JP2006301571A (ja) プラズマディスプレイ装置及びその駆動方法
JP4089759B2 (ja) Ａｃ型ｐｄｐの駆動方法
JPH11316571A (ja) Ａｃ形ｐｄｐの駆動方法
JP4240160B2 (ja) Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置
JPH11265163A (ja) Ａｃ型ｐｄｐの駆動方法
KR100251154B1 (ko) 교류 플라즈마 표시장치 및 그 패널 구동방법
KR100256092B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그 구동장치
KR100353679B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100529955B1 (ko) 3전극면방전플라즈마디스플레이패널의구동방법및그구동회로
KR100251149B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
KR100251152B1 (ko) 교류 플라즈마 표시장치 및 그 패널 구동방법
KR100260943B1 (ko) 4전극 플라즈마 디스플레이 장치와 그 구동방법
KR100237212B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그장치
JP4697377B2 (ja) プラズマ表示装置の駆動方法
KR100441105B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
KR100479112B1 (ko) 3전극면방전플라즈마디스플레이패널의구동방법
KR20000003386A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100237213B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널
KR100287730B1 (ko) 3전극면방전플라즈마디스플레이패널의구동방법
KR100296009B1 (ko) 플라즈마디스플레이패널의구동방법
KR19990010331A (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee