KR19990008879A

KR19990008879A - Tungsten Plug Formation Method of Semiconductor Device

Info

Publication number: KR19990008879A
Application number: KR1019970031064A
Authority: KR
Inventors: 제이.비.호샴 로이; 이정석
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-07-04
Filing date: 1997-07-04
Publication date: 1999-02-05

Abstract

본 발명은 반도체 소자의 텅스텐 플러그 형성방법에 관한 것으로, 에치 백 공정을 이용한 W-플러그 형성 공정에서, 증착된 W을 블랭킷 식각과 에치백 공정에 따른 손실을 감안하여 배리어 메탈과 W을 증착하기 전 단계에서 하부 산화막층을 일정깊이 이상이 되도록 식각하여 콘택홀을 형성한 다음, 전체구조 상부에 W을 증착한 후 에치백하고, 이어 노출된 베리어 메탈을 습식식각으로 제거한다. 그후 전체구조 상부에 평탄화 산화막을 증착한 후 평탄화한 다음, 상기 증착된 산화막을 텅스텐 플러그의 상부면이 노출되기 까지 다시 에치 백하여 텅스텐 플러그를 최종 형성함으로써, 콘택홀 내에 있는 W이 종래의 에치백 공정에서 같이 식각되어 콘택홀의 상부에 W이 채워지지 않음으로 인해 반도체 소자의 제조공정 수율 및 신뢰성을 저하시키는 문제점을 해결할 수 있다.The present invention relates to a method for forming a tungsten plug of a semiconductor device. In the W-plug forming process using an etch back process, before depositing the barrier metal and the W in consideration of the loss caused by the blanket etching and the etch back process, In the step, the lower oxide layer is etched to a predetermined depth or more to form a contact hole, and then W is deposited on the entire structure and then etched back, and then the exposed barrier metal is removed by wet etching. Thereafter, a planarization oxide film is deposited on the entire structure and then planarized, and then the deposited oxide film is etched back until the upper surface of the tungsten plug is exposed to form a tungsten plug, whereby W in the contact hole is conventionally etched back. Since the etching is not performed in the process and the W is not filled in the upper portion of the contact hole, it is possible to solve the problem of lowering the manufacturing process yield and reliability of the semiconductor device.

Description

Tungsten Plug Formation Method of Semiconductor Device

본 발명은 반도체 소자의 텅스텐 플러그 형성방법에 관한 것으로, 특히 콘택홀의 식각깊이를 깊게 하고, 에치 백(Etch back)에 의해 완전한 텅스텐-플러그를 형성할 수 있도록 하는 반도체 소자의 텅스텐 플러그 형성방법에 관한 것이다.The present invention relates to a method for forming a tungsten plug of a semiconductor device, and more particularly, to a method for forming a tungsten plug of a semiconductor device to deepen the etch depth of a contact hole and to form a complete tungsten plug by etch back. will be.

종래의 기술에 따른 반도체 소자의 텅스텐 플러그 형성공정에 대해 첨부 도면을 참조하여 살펴보기로 한다.A tungsten plug forming process of a semiconductor device according to the prior art will be described with reference to the accompanying drawings.

도 1A와 도 1B는 종래의 기술에 따른 반도체 소자의 텅스텐 플러그 형성 공정 단계를 도시한 도면이다.1A and 1B illustrate a process of forming a tungsten plug in a semiconductor device according to the related art.

도 1A는 반도체 소자 제조 공정 중, 금속배선 형성을 위해 콘택홀(15) 내에 텅스텐 플러그를 형성한 상태를 도시한 도면으로서, 베리어 메탈층(13)과 W(17)을 도포한 후 에치백한 상태를 도시하고 있으며, 도 1B는 상기 텅스텐 플러그(17) 형성 후 그 상부에 금속배선층 즉, Al 층(19)을 형성한 상태를 도시하고 있다.FIG. 1A is a view illustrating a state in which a tungsten plug is formed in a contact hole 15 to form metal wiring during a semiconductor device manufacturing process, and is etched back after applying the barrier metal layer 13 and the W 17. 1B shows a state in which a metal wiring layer, that is, an Al layer 19, is formed on the top of the tungsten plug 17 after the tungsten plug 17 is formed.

상기 도면에서 알 수 있듯이, 텅스텐 플러그(17)를 형성하고 그 위에 Al과 같이 낮은 저항을 갖는 금속층(19)을 형성하기 위해서는 콘택홀(15)내에 있는 W(17)만을 남기고 BPSG등의 절연 산화막층(11) 위에 형성된 W(19)은 남김없이 제거 해야 한다.As can be seen from the figure, in order to form a tungsten plug 17 and to form a metal layer 19 having a low resistance such as Al thereon, an insulating oxide film such as BPSG, leaving only the W 17 in the contact hole 15. W 19 formed on layer 11 should be removed.

만일, W(17) 레지듀(Residue)가 남게 되면 이것은 그 위에 형성될 금속배선의 원하지 않는 연결을 초래하는 브리지(bridge)로 작용하게 되기 때문이다.If the W 17 residue remains, it acts as a bridge resulting in unwanted connection of the metallization to be formed thereon.

따라서 다른 여러곳의 토폴로지 그리고 W(17)이 존재하는 곳의 평탄도 및 경사도 등의 여러가지 요인을 고려해서 최악의 조건에서도 W 레지듀가 남지 않도록 증착된 W(17)의 두께보다 더 많이 에치 백 해내어야 하는 과도식각(Over-etch)공정이 필요하다.Therefore, in consideration of various factors such as different topologies and flatness and inclination where the W (17) is present, the etch back is more than the thickness of the deposited W (17) so that the W residue does not remain in the worst condition. There is an over-etch process that needs to be done.

즉, 만일 증착된 W층(19)의 두께가 4,000Å이라고 가정한다면, 에치백해 내는 두께는 예를 들면, 5,000Å 또는 6,000Å 등 4,000Å보다는 훨씬 큰 양이 되어야 하는 것이다. 이때 상기 과도식각에는 상기 도 1B에 도시된 바와 같이, 꽉 차 있어야 할 콘택홀(17) 내의 W(19)의 일부가 손실되고, 상기 손실된 양이 클 경우에는 다음의 메탈-1 금속 배선층의 공정이 어려워지게 되므로 결국 반도체 소자 제조수율 및 신뢰성을 저하시키게 되는 요인으로 작용하는 문제점이 있다.That is, if it is assumed that the thickness of the deposited W layer 19 is 4,000 ,, the thickness etched back should be much larger than 4,000 Å such as 5,000 Å or 6,000 Å. In the transient etching, as shown in FIG. 1B, a part of the W 19 in the contact hole 17 to be full is lost. When the amount is large, the next metal-1 metal wiring layer Since the process becomes difficult, there is a problem that acts as a factor that ultimately lowers the semiconductor device manufacturing yield and reliability.

따라서 본 발명은 상기의 문제점을 해결하기 위하여, 에치 백 공정을 이용한 W-플러그 형성 공정에서, 증착된 W을 블랭킷 식각과 에치백 공정에 따른 손실을 감안하여 베리어 메탈과 W을 증착하기 전 단계에서 하부 산화막층을 보다 깊이 식각하여 콘택홀을 형성한 다음, W 증착한 및 1차 에치백하고, 이어 노출된 베리어 메탈을 습식식각으로 제거하고, 다시 상부에 절연 산화막을 증착한 후 평탄화한 다음, 상기 증착된 산화막을 텅스텐 플러그의 상부면이 노출되기 까지 2차 에치 백하여 온전한 형상의 텅스텐 플러그를 최종 형성함에 의해 반도체 소자의 제조수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 텅스텐 플러그 형성방법을 제공함에 그 목적이 있다.Accordingly, in order to solve the above problem, the present invention provides a method for forming a barrier metal and W in a W-plug forming process using an etch back process in view of the loss caused by blanket etching and etch back process. The lower oxide layer is etched deeper to form a contact hole, and then W-deposited and first etched back, and then the exposed barrier metal is removed by wet etching, and an insulating oxide film is deposited on the top and then planarized. Provided is a method for forming a tungsten plug of a semiconductor device which can improve the manufacturing yield and reliability of the semiconductor device by the final etch back of the deposited oxide film until the upper surface of the tungsten plug is exposed to form an intact tungsten plug. Has its purpose.

도 1A와 도 1B는 종래의 기술에 따른 텅스텐 플러그 형성 공정단계를 도시한 단면도1A and 1B are cross-sectional views illustrating a tungsten plug forming process step according to the prior art.

도 2A 내지 도 2F는 본 발명의 기술에 따른 텅스텐 플러그 형성 공정단계를 도시한 단면도2A-2F are cross-sectional views illustrating a tungsten plug forming process step in accordance with the techniques of this disclosure.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

11,21: 하부층 산화막13,23: 베리어 메탈11,21: lower layer oxide film 13,23: barrier metal

15,25: 콘택홀17,27: W15, 25: contact hole 17, 27: W

19,29: 금속배선층(Al)27': 텅스텐 플러그19, 29 metal wiring layer (Al) 27 ': tungsten plug

상기 목적을 달성하기 위한 본 발명의 방법은, 반도체 소자의 W-플러그 형성방법에 있어서, 하부 산화막층 상부에 식각 및 에치백 공정에 따른 손실을 감안한 보다 깊은 깊이를 갖는 콘택홀을 형성하는 단계와, 전체구조 상부에 베리어 메탈 및 W을 차례로 형성하는 단계와, 상기 증착된 W을 에치백하여 하부 베리어 메탈층이 노출되기 까지 식각하는 단계와, 상기 노출된 베리어 메탈층을 식각하여 제거하는 단계와, 전체 구조 상부에 절연 산화막을 소정 두께로 증착한 후 평탄화하는 단계와, 상기 평탄화된 산화막을 에치백하여 하부의 W이 노출되게 하는 단계로 구성되는 것을 특징으로 한다.The method of the present invention for achieving the above object, in the method of forming the W-plug of the semiconductor device, forming a contact hole having a deeper depth in consideration of the loss due to the etching and etching back process on the lower oxide layer layer; And sequentially forming a barrier metal and W on the entire structure, etching back the deposited W until the lower barrier metal layer is exposed, and etching and removing the exposed barrier metal layer; And depositing an insulating oxide film on the entire structure to a predetermined thickness and then planarizing, and etching back the planarized oxide film to expose the lower portion of W.

이하 첨부된 도면을 참조하여 본 발명의 일실시예에 대한 상세한 설명을 하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2A 내지 도 2F는 본 발명의 일실시예에 따른 반도체 소자의 텅스텐 플러그 형성 공정단계를 도시한 단면도이다.2A to 2F are cross-sectional views illustrating a tungsten plug forming process step of a semiconductor device according to an embodiment of the present invention.

먼저, 증착된 W(27)을 블랫킹 식각과 에치백 공정에 따른 손실을 감안하여 베리어 메탈과 W을 증착하기 전 단계에서 하부 산화막층(21)을 일정깊이 이상이 되도록 식각하여 콘택홀(25)을 형성한다.(도 2A,2B 참조)First, in consideration of the loss of the deposited W 27 and the etch back process, the lower oxide layer 21 may be etched to a predetermined depth or more before the deposition of the barrier metal and the W. The contact hole 25 may be formed. ) (See Figs. 2A and 2B).

다음, 전체구조 상부에 W(27)을 증착한 후 에치백하고, 이어 노출된 베리어 메탈(23)을 습식식각으로 제거한다.(도 2C 참조)Next, the W 27 is deposited on the entire structure and then etched back, and then the exposed barrier metal 23 is removed by wet etching (see FIG. 2C).

그 후 전체구조 상부에 절연 산화막(29)을 증착한 후 상부면을 CMP(Chemical Mechanical Polishing) 법 등을 이용하여 평탄화한다.Thereafter, after the insulating oxide film 29 is deposited on the entire structure, the upper surface is planarized by using a chemical mechanical polishing (CMP) method.

상기 절연 산화막(29)으로는 BPSG(Borophospkorsilicagate Glass)를 사용한다(도 2E 참조)BPSG (Borophospkorsilicagate Glass) is used as the insulating oxide film 29 (see FIG. 2E).

다음 상기 평탄화된 산화막층(29)을 텅스텐 플러그의 상부면이 노출되기 까지 에치 백하여 텅스텐 플러그(27')를 최종 완성한다.Next, the planarized oxide layer 29 is etched back until the top surface of the tungsten plug is exposed to finally complete the tungsten plug 27 '.

이때, 상기 평탄화된 산화막(29)을 에치백 할 때, 아른곤 가스를 포함한 C_xF_y가스를 사용한 건식식각으로 하거나 또는 BOE나 HF를 사용하여 습식식각으로 할 수도 있다.In this case, when the planarized oxide layer 29 is etched back, dry etching may be performed using C _x F _y gas including an argon gas, or wet etching may be performed using BOE or HF.

상기 최종 형성된 텅스텐 플러그(27')는 콘택홀(25)의 상부면까지 완전히 채워진 형태의 텅스텐 플러그가 됨을 알 수 있다.The final formed tungsten plug 27 'can be seen that the tungsten plug is completely filled to the upper surface of the contact hole 25.

이상 상술한 바와 같이, 본 발명의 방법에 따라 에치 백 공정을 이용한 W-플러그 형성 공정에서, 증착된 W을 블랭킷 식각과 에치백 공정에 따른 손실을 감안하여 베리어 메탈과 W을 증착하기 전 단계에서 하부 산화막층을 보다 깊게 식각하여 콘택홀을 형성한 다음, 전체구조 상부에 W을 증착한 후 에치백하고, 이어 노출된 베리어 메탈을 습식식각으로 제거하고, 그 후 전체구조 상부에 절연 산화막을 증착한 후 평탄화한 다음, 상기 증착된 산화막을 텅스텐 플러그의 상부면이 노출되기 까지 다시 에치 백하여 텅스텐 플러그를 최종 형성함으로써, 콘택홀 내에 있는 W이 종래의 에치백 공정에서 같이 식각되어 콘택홀의 상부에 W이 채워지지 않음으로 인해 반도체 소자의 제조공정 수율 및 신뢰성을 저하시키는 문제점을 해결할 수 있다.As described above, in the W-plug forming process using the etch back process according to the method of the present invention, in the step before depositing the barrier metal and the W in consideration of the loss due to the blanket etching and the etch back process The lower oxide layer is etched deeper to form a contact hole, then W is deposited on top of the entire structure, and then etched back, and then the exposed barrier metal is removed by wet etching, and then an insulating oxide layer is deposited on the entire structure. After planarization, the deposited oxide film is etched back until the top surface of the tungsten plug is exposed to form a tungsten plug, whereby the W in the contact hole is etched as in the conventional etch back process to form an upper portion of the contact hole. Since the W is not filled, a problem of lowering the manufacturing process yield and the reliability of the semiconductor device may be solved.

Claims

In the method of forming a W-plug of a semiconductor device,

Forming a contact hole having a deeper depth on top of the lower oxide layer in view of the loss caused by the etching and etching back process;

Sequentially forming a barrier metal and W on the entire structure;

Etching back the deposited W and etching until the lower barrier metal layer is exposed;

Etching and removing the exposed barrier metal layer;

Depositing an insulating oxide film on the entire structure to a predetermined thickness and then planarizing the same;

And etching back the planarized oxide film to expose the lower portion of the tungsten plug.

The method for forming a tungsten plug of a semiconductor device according to claim 1, wherein BPSG is used as an insulating oxide film deposited over W.

The method of claim 1, wherein the barrier metal layer is removed by wet etching during barrier metal layer etching.

The tungsten plug forming method of claim 1, wherein dry etching is performed using C _x F _y gas including argon gas during the planarization oxide etch back process.

The method of claim 1, wherein the etching process is wet etching using BOE and HF during the planarization oxide etch back process.