KR19990006196A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
KR19990006196A
KR19990006196A KR1019970030418A KR19970030418A KR19990006196A KR 19990006196 A KR19990006196 A KR 19990006196A KR 1019970030418 A KR1019970030418 A KR 1019970030418A KR 19970030418 A KR19970030418 A KR 19970030418A KR 19990006196 A KR19990006196 A KR 19990006196A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
conductive
conductive film
semiconductor substrate
semiconductor device
Prior art date
Application number
KR1019970030418A
Other languages
Korean (ko)
Inventor
김기철
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970030418A priority Critical patent/KR19990006196A/en
Publication of KR19990006196A publication Critical patent/KR19990006196A/en

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 전도 배선간의 브리지(bridge) 현상 및 스컴(sccum) 현상을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device capable of preventing a bridge phenomenon and a sccum phenomenon between conductive wirings.

본 발명의 구성은, 최상단에 전도막이 형성된 반도체 기판을 제공하는 단계; 전도막 상부에 소정의 형태를 갖는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 형태로 전도막을 패터닝하는 단계; 상기 패터닝된 전도막 사이의 식각 잔재물을 산화시키는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.The configuration of the present invention, providing a semiconductor substrate having a conductive film formed on the top; Forming a photoresist pattern having a predetermined shape on the conductive film; Patterning a conductive film in the form of the photoresist pattern; Oxidizing an etching residue between the patterned conductive film; And removing the photoresist pattern.

Description

반도체 소자의 제조방법Manufacturing method of semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 전도배선간의 브리지(bridge) 현상 및 스컴(scum) 현상을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device capable of preventing bridge phenomenon and scum phenomenon between conductive wirings.

일반적으로, 반도체 소자의 배선 공정은, 반도체 소자를 구성하는 층과 층 사이를 전기적으로 연결하기 위한 공정으로, 이 전기적 연결 매체로는 불순물이 도핑된 폴리실리콘, 이온 주입된 폴리실리콘, 알루미늄, 텅스텐 등이 이용된다.In general, the wiring process of a semiconductor device is a process for electrically connecting the layers constituting the semiconductor device with the layers, and the electrically connecting medium includes polysilicon doped with impurities, polysilicon implanted with ion, aluminum and tungsten. Etc. are used.

여기서, 종래의 방식에 따른 전도 배선 공정을 첨부한 도면 도 1A 내지 도 1C에 의거하여 설명하도록 한다.Here, the conductive wiring process according to the conventional method will be described with reference to FIGS. 1A to 1C.

먼저, 도 1A에 도시된 바와 같이, 모스 트랜지스터, 또는 디램 디바이스가 형성된 반도체 기판(1) 상부에 전도막(2)이 소정 두께로 형성된다. 이 전도막(2)으로는 상기에서 설명된 바와 같이, 불순물이 도핑된 폴리실리콘, 이온 주입된 폴리실리콘, 알루미늄, 텅스텐막 등이 이용될 수 있다. 그후, 전도막(2) 상부에는 이 전도막을 미세한 간격을 갖는 전도 배선을 형성하기 위하여, 포토레지스트 패턴(3)이 공지의 포토리소그라피 공정에 의하여, 형성된다. 이때, 포토레지스트 패턴(3)은 반도체 소자의 고 집적화를 달성하기 위하여, 노광장비로 형성할 수 있는 최소 간격(d)으로 형성된다.First, as shown in FIG. 1A, a conductive film 2 is formed on the semiconductor substrate 1 on which a MOS transistor or a DRAM device is formed to have a predetermined thickness. As described above, polysilicon doped with impurities, polysilicon implanted with ion, aluminum, a tungsten film, or the like may be used as the conductive film 2. Thereafter, a photoresist pattern 3 is formed on the conductive film 2 by a known photolithography process in order to form conductive wirings with a small gap therebetween. At this time, the photoresist pattern 3 is formed at the minimum distance d that can be formed by exposure equipment in order to achieve high integration of the semiconductor device.

그리고나서, 도 1B에 도시된 바와 같이, 이 포토레지스트 패턴(3)을 이용하여, 전도막(2)이 식각되어, 전도 배선(2A)이 형성된다. 여기서, 전도 배선(2A) 사이에는 식각 공정중 식각 잔재물(4A,4B)이 형성된다. 이러한 현상은 전도 배선(2A)의 간격이 미세함으로 인하여, 식각 공정시, 전도막이 완전히 식각되지 않는데 기인한다.Then, as shown in FIG. 1B, using this photoresist pattern 3, the conductive film 2 is etched to form the conductive wiring 2A. Here, the etching residues 4A and 4B are formed between the conductive wirings 2A during the etching process. This phenomenon is due to the fact that the conductive film is not completely etched during the etching process due to the small spacing of the conductive wirings 2A.

그후, 도 1C에 도시된 바와 같이, 포토레지스트 패턴(3)이 제거되어, 전도 배선(2A)이 완성된다.Thereafter, as shown in FIG. 1C, the photoresist pattern 3 is removed to complete the conductive wiring 2A.

그러나, 상기한 도 1C의 식각 잔재물(4A,4B)들은 전도 배선과 같이 라인의 형태로 형성되어 있어, 인접하는 전도 배선(2A)를 쇼트시키거나, 전도 배선(2A) 사이에 누설 전류를 발생시키어, 전도 배선 신뢰성이 저하된다.However, the above etching residues 4A and 4B of FIG. 1C are formed in the form of lines, such as conductive wires, so as to short the adjacent conductive wires 2A or generate a leakage current between the conductive wires 2A. By doing so, the conductive wiring reliability is lowered.

여기서, 상기와 같이, 전도 배선들(2A)간에 식각 잔재물(4A)들이 라인 형상으로 잔존하여, 전도 배선의 신뢰성 저하를 유발하는 현상을 브리지 현상이라 한다.Here, as described above, the phenomenon in which the etching residues 4A remain in a line shape between the conductive lines 2A, causing a decrease in reliability of the conductive lines, is called a bridge phenomenon.

한편, 전도 배선(2A)들 사이에 식각 부산물(4B)이 잔존하는 것을 스컴 현상이라 한다.Meanwhile, the etching by-product 4B remaining between the conductive lines 2A is called a scum phenomenon.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 전도 배선(2A) 간에 완전한 절연을 도모하여, 전도 배선(2A) 사이의 브리지 현상 및 스컴 현상을 방지하는 반도체 소자의 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to solve the above-mentioned conventional problems, and to provide complete insulation between the conductive wirings 2A, thereby preventing a bridge phenomenon and a scum phenomenon between the conductive wirings 2A. To provide.

도 1A 내지 도 1C는 종래의 방식에 따른 반도체 소자의 전도 배선 형성방법을 설명하기 위한 도면.1A to 1C are diagrams for explaining a conductive wiring forming method of a semiconductor device according to a conventional method.

도 2A 내지 도 2C는 본 발명의 제1실시예에 따른 반도체 소자의 전도 배선 형성방법을 설명하기 위한 도면.2A to 2C are views for explaining a method of forming conductive wirings in a semiconductor device according to a first embodiment of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

1: 반도체 기판2: 전도 배선1: Semiconductor Substrate 2: Conductive Wiring

2A: 전도 배선3: 포토레지스트 패턴2A: conductive wiring 3: photoresist pattern

4A,4B: 식각 잔재물4A, 4B: Etch Remnants

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 최상단에 전도막이 형성된 반도체 기판을 제공하는 단계, 전도막 상부에 소정의 형태를 갖는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 형태로 전도막을 패터닝하는 단계; 상기 패터닝된 전도막 사이의 식각 잔재물을 산화시키는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention provides a semiconductor substrate having a conductive film formed on top, forming a photoresist pattern having a predetermined shape on the conductive film; Patterning a conductive film in the form of the photoresist pattern; Oxidizing an etching residue between the patterned conductive film; And removing the photoresist pattern.

본 발명에 의하면, 포토레지스트 패턴에 의하여 전도막 식각공정과, 포토레지스트 패턴을 제거 공정 사이에, 산소 이온을 주입하는 공정 또는 오존 샤워 공정을 선택적으로 진행하여, 전도 배선들 사이에 발생하는 브리징 현상 및 스컴 현상이 방지된다.According to the present invention, a bridging phenomenon occurs between conductive wirings by selectively conducting a process of injecting oxygen ions or an ozone shower process between a conductive film etching process and a photoresist pattern removing process using a photoresist pattern. And scum phenomenon is prevented.

[실시예]EXAMPLE

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도면 도 2A 내지 도 2C를 본 발명의 제1실시예를 설명하기 위한 반도체 소자의 제조방법을 설명하기 위한 도면이다. 참고로, 본 실시예의 구성을 설명함에 있어, 명세서의 서두에서 설명된 종래의 기술과 동일한 부분에 대하여는 동일한 부호를 부여하도록 한다.2A to 2C are views for explaining a method of manufacturing a semiconductor device for explaining the first embodiment of the present invention. For reference, in describing the configuration of the present embodiment, the same reference numerals are given to the same parts as those of the conventional technology described at the beginning of the specification.

[제1실시예][First Embodiment]

도 2A를 참조하여, 모스 트랜지스터, 또는 디램 디바이스의 셀 플레이트 전극과 아울러 층간 절연막까지 형성된 반도체 기판(1) 상부에 전도막(2)이 소정 두께로 형성된다. 이 전도막(2)으로는 상기에서 설명된 바와 같이, 불순물이 도핑된 폴리실리콘, 이온 주입된 폴리실리콘, 알루미늄, 텅스텐막 등이 이용될 수 있다. 그후, 전도막(2) 상부에는 이 전도막을 미세한 간격을 갖는 전도 배선을 형성하기 위하여, 포토레지스트 패턴(3)이 공지의 포토리소그라피 공정에 의하여, 형성된다. 이때, 포토레지스트 패턴(3)은 반도체 소자의 고 집적화를 달성하기 위하여, 노광장비로 형성할 수 있는 최소 간격(d)으로 형성된다.Referring to FIG. 2A, a conductive film 2 is formed on the semiconductor substrate 1 formed with a MOS transistor or a cell plate electrode of a DRAM device and an interlayer insulating film. As described above, polysilicon doped with impurities, polysilicon implanted with ion, aluminum, a tungsten film, or the like may be used as the conductive film 2. Thereafter, a photoresist pattern 3 is formed on the conductive film 2 by a known photolithography process in order to form conductive wirings with a small gap therebetween. At this time, the photoresist pattern 3 is formed at the minimum distance d that can be formed by exposure equipment in order to achieve high integration of the semiconductor device.

그리고나서, 도 2B에 도시된 바와 같이, 이 포토레지스트 패턴(3)을 이용하여, 전도막(2)이 식각되어, 전도 배선(2A)이 형성된다. 이때, 전도 배선(2A)의 형성시, 전도 배선(2A) 사이에는 전도배선(2A)간의 간격에 따른 식각 속도의 차이로 인하여, 식각 잔재물(4A,4B)이 형성될 수 있다. 이 식각 잔재물(4A,4B)은 전도 배선(2A) 사이에서, 배선간에 쇼트 등의 현상을 유발한다.Then, as shown in Fig. 2B, using this photoresist pattern 3, the conductive film 2 is etched to form the conductive wiring 2A. At this time, when the conductive wires 2A are formed, the etching residues 4A and 4B may be formed between the conductive wires 2A due to the difference in the etching speed according to the interval between the conductive wires 2A. These etching residues 4A and 4B cause a phenomenon such as a short between the wirings between the conductive wirings 2A.

그후, 상기 식각 잔재물(4A,4B)의 전도체로의 영향을 최소화하도록 산소이온(oxygen ion)이 주입된다. 이때, 산소 이온은 전도 배선(2A) 사이의 식각 잔재물과 반응되어, 금속 산화물이 되도록 한다.Thereafter, oxygen ions are implanted to minimize the effect of the etching residues 4A and 4B on the conductors. At this time, the oxygen ions react with the etching residues between the conductive wirings 2A to be metal oxides.

도 2C는 반도체 기판(1) 상부에 전도 배선(2A)이 형성된 반도체 소자의 사시도로서, 포토레지시트 패턴(3)은 공지의 방식에 의하여 제거되고, 결과물은 소정 시간동안 열처리 공정이 진행된다. 그러면, 배선(2A) 사이에 브리징 또는 스컴 등의 현상을 유발하는 식각 잔재물(4A,4B)이 산화되어, 식각 잔재물(4A,4B)이 전도 배선(2A) 사이에 미치는 전기적인 영향이 최소화된다. 한편, 금속 배선간에 산화된 잔재물(4A-1,4B-1)이 존재하여, 이후에 층간 절연막의 형성 공정시 후미진 부분에 용이하게 절연막을 형성할 수 있는 장점이 있다.2C is a perspective view of a semiconductor device in which conductive wiring 2A is formed on the semiconductor substrate 1, wherein the photoresist pattern 3 is removed by a known method, and the resultant is subjected to a heat treatment process for a predetermined time. Then, the etching residues 4A and 4B causing the phenomenon such as bridging or scum are oxidized between the wirings 2A, and the electrical influence of the etching residues 4A and 4B between the conductive wirings 2A is minimized. . On the other hand, the oxidized residues 4A-1 and 4B-1 are present between the metal wires, so that an insulating film can be easily formed on the trailing portion during the formation process of the interlayer insulating film.

본 실시예에 의하면, 전도 배선의 식각 공정과 포토레지스트 패턴을 제거하는 공정 사이에, 산소 이온을 결과물 전면에 이온 주입한다. 이로써, 전도 배선 사이에 발생하는 식각 잔재물이 상기 주입된 산소 이온 및 열처리 공정에 의하여 산화되어, 전도 물질로의 작용이 억제된다. 따라서, 브리징 현상 및 스컴 현상에 의한 신뢰성 저하가 개선된다.According to this embodiment, oxygen ions are implanted into the entire surface of the resultant between the etching process of the conductive wiring and the process of removing the photoresist pattern. As a result, the etch residue generated between the conductive wirings is oxidized by the implanted oxygen ions and the heat treatment process, and the action of the conductive material is suppressed. Therefore, the reliability fall by the bridging phenomenon and the scum phenomenon is improved.

[제2실시예]Second Embodiment

본 실시예는 상기 식각 잔재물을 산화시키는 방법으로, 오존 샤워 방식을 이용한다. 본 실시예는 제1실시예와 산소 이온을 주입하는 공정만 상이하고, 그 이전 및 이후 공정은 동일하다.The present embodiment uses the ozone shower method as a method of oxidizing the etching residue. This embodiment differs from the first embodiment only in the process of injecting oxygen ions, and the processes before and after are the same.

본 실시예에서는, 포토레지스트 패턴(3)에 의하여 전도 배선(2A)을 형성한다음, 오존 샤워(ozone(O3) shower) 공정을 진행한다. 여기서, 오존 샤워 공정은 소정의 온도, 바람직하게는 450℃이상의 온도에서, 온도를 서서히 증가시키면서, 오존 분위기하에서 열처리 공정을 진행하는 것을 의미한다.In this embodiment, the conductive wiring 2A is formed by the photoresist pattern 3, and then an ozone shower (O 3 ) shower process is performed. Here, the ozone shower step means that the heat treatment step is performed in an ozone atmosphere while gradually increasing the temperature at a predetermined temperature, preferably at a temperature of 450 ° C. or higher.

이와같이, 오존 샤워 공정으로, 배선(2A) 사이에 브리징 또는 스컴등의 현상을 유발하는 식각 잔재물(4A,4B)이 산화되어, 식각 잔재물(4A,4B)이 전도 배선(2A) 사이에서 미치는 전기적인 영향을 최소화한다.In this manner, in the ozone shower process, the etching residues 4A and 4B causing the phenomenon such as bridging or scum are oxidized between the wirings 2A, and the etching residues 4A and 4B are applied between the conductive wirings 2A. Minimize the impact.

이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 포토레지스트 패턴에 의하여 전도막 식각공정과, 포토레지스트 패턴을 제거 공정 사이에, 산소 이온을 주입하는 공정 또는 오존 샤워 공정을 선택적으로 진행하여, 전도 배선들 사이에 발생하는 브리징 및 스컴 등의 식각 잔재물을 산화시킨다.As described in detail above, according to the present invention, the conductive wiring process is performed by selectively injecting oxygen ions or an ozone shower process between the conductive film etching process and the photoresist pattern removing process by the photoresist pattern, thereby conducting wiring. Oxidation residues such as bridging and scum that occur between them are oxidized.

따라서, 전도 배선의 신뢰성이 개선되는 효과가 있다.Therefore, there is an effect that the reliability of the conductive wiring is improved.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (5)

최상단에 전도막이 형성된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate having a conductive film formed on an uppermost end thereof; 전도막 상부에 소정의 형태를 갖는 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern having a predetermined shape on the conductive film; 상기 포토레지스트 패턴의 형태로 전도막을 패터닝하는 단계;Patterning a conductive film in the form of the photoresist pattern; 상기 패터닝된 전도막 사이의 식각 잔재물을 산화시키는 단계; 및Oxidizing an etching residue between the patterned conductive film; And 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And removing the photoresist pattern. 제1항에 있어서, 상기 식각 잔재물을 산화시키는 단계는, 반도체 기판 전면에 산소 이온을 주입하는 단계인 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein oxidizing the etching residues comprises injecting oxygen ions into the entire surface of the semiconductor substrate. 제1항 또는 제2항에 있어서, 상기 포토레지스트 패턴을 제거하는 단계 이후에, 소정의 열 공정을 진행하는 단계를 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, further comprising, after removing the photoresist pattern, performing a predetermined thermal process. 제1항에 있어서, 상기 식각 잔재물을 산화시키는 단계는, 상기 반도체 기판을 오존 분위기하에서 열처리시키는 단계인 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein oxidizing the etching residues comprises heat treating the semiconductor substrate in an ozone atmosphere. 제4항에 있어서, 상기 반도체 기판을 열처리시키는 단계에서, 상기 열처리 온도는 450℃이상에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 4, wherein in the heat treatment of the semiconductor substrate, the heat treatment temperature is performed at 450 ° C. or higher.
KR1019970030418A 1997-06-30 1997-06-30 Manufacturing method of semiconductor device KR19990006196A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030418A KR19990006196A (en) 1997-06-30 1997-06-30 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030418A KR19990006196A (en) 1997-06-30 1997-06-30 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
KR19990006196A true KR19990006196A (en) 1999-01-25

Family

ID=66038835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030418A KR19990006196A (en) 1997-06-30 1997-06-30 Manufacturing method of semiconductor device

Country Status (1)

Country Link
KR (1) KR19990006196A (en)

Similar Documents

Publication Publication Date Title
KR100953034B1 (en) Semiconductor device and method for manufacturing the same
KR100255512B1 (en) Manufacturing method of flash memory device
KR100340879B1 (en) Method for forming fine patterns and method for forming gate electrodes in semiconductor device using the same
KR100308515B1 (en) Method of manufacturing semiconductor device
KR100278277B1 (en) Method for improve contact resistance of silicide in semiconductor device
KR19990006196A (en) Manufacturing method of semiconductor device
KR950014271B1 (en) Removing method of etching residue to polysilicon film
KR100587036B1 (en) Contact formation method of semiconductor device
KR100314810B1 (en) A method for fabricating semiconductor device using to damascene gate
KR100523919B1 (en) Method of manufacturing flash memory device
KR950014268B1 (en) Forming method of contact
KR100312379B1 (en) Method for forming multiple metal lines in semiconductor device
KR100321733B1 (en) A method for fabricating semiconductor device using nitride film for preventing oxidation metal bit line
KR0140733B1 (en) Method of forming dontact in semiconductor device
KR0149889B1 (en) Field effect device and method for forming electrodes of the same
KR19980048950A (en) Method for forming contact hole in semiconductor device
KR960016236B1 (en) Self aligned type contact manufacturing method
KR100277898B1 (en) Dual gate formation method of semiconductor device
KR0158903B1 (en) Method of manufacturing gate electrode contact in semiconductor device
KR0126877B1 (en) Silicide of formation method
KR100460801B1 (en) Semiconductor device manufacturing method
KR100274337B1 (en) Method of manufacturing a semiconductor device
KR100209210B1 (en) Method for forming a contact of semiconductor device
KR19980056109A (en) Gate electrode formation method of semiconductor device
KR19980048146A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination