KR19990006066A - Well Forming Method of Semiconductor Device - Google Patents
Well Forming Method of Semiconductor Device Download PDFInfo
- Publication number
- KR19990006066A KR19990006066A KR1019970030288A KR19970030288A KR19990006066A KR 19990006066 A KR19990006066 A KR 19990006066A KR 1019970030288 A KR1019970030288 A KR 1019970030288A KR 19970030288 A KR19970030288 A KR 19970030288A KR 19990006066 A KR19990006066 A KR 19990006066A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- temperature
- wafer
- oxide film
- forming method
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체소자의 웰 형성방법에 관한 것으로, 웨이퍼를 반응로에 장입하고 온도를 안정화시키고 상기 반응로의 온도를 드라이브-인 공정온도까지 상승시키되, 상기 웨이퍼 표면에 산화막을 형성한 다음, 상기 웨이퍼를 암모니아가스 (NH3) 분위기에서 드라이브-인시켜 상기 산화막을 질화막으로 변화시킴으로써 결함을 공공을 유발하는 공정으로 불순물의 수직확산능력을 향상시켜 소자의 특성 및 신뢰성을 향상시키며 소자의 수율 및 생산성을 향상시킬 수 있는 기술이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a well of a semiconductor device, wherein a wafer is charged into a reactor, the temperature is stabilized, and the temperature of the reactor is raised to a drive-in process temperature, and an oxide film is formed on the wafer surface. Drive-in the wafer in ammonia gas (NH 3 ) atmosphere to change the oxide film into a nitride film to induce defects and improve the vertical diffusion ability of impurities to improve device characteristics and reliability, yield and productivity It is a technology that can improve.
Description
본 발명은 반도체 소자의 웰을 형성하는 방법에 관한 것으로, 특히 기판 표면에 결함을 유발시켜 측면확산보다 수직확산이 우수하도록 불순물을 확산시킴으로써 소자의 특성을 향상시키는 기술에 관한 것이다.The present invention relates to a method for forming a well of a semiconductor device, and more particularly, to a technique for improving the characteristics of a device by diffusing impurities such that defects are caused on the surface of the substrate to improve vertical diffusion than side diffusion.
종래기술에 따른 반도체소자의 웰(well)은, 웰을 형성을 위하여 도펀트 이온주입 후 1150℃ 의 온도에서 6 ~ 12 시간 동안 도펀트를 기판의 아래로 확산시키는 드라이브인 ( Drive-in ) 공정을 실시한다.A well of a semiconductor device according to the prior art performs a drive-in process in which a dopant is diffused down a substrate for 6 to 12 hours at a temperature of 1150 ° C. after implantation of dopant ions to form a well. do.
이 공정은 고온에서 장시간 실시하게 되어 생산성을 저하시키고, 원치 않는 도펀트의 재배치 및 웨이퍼의 왜곡 현상을 유발할 수 있다.This process can be carried out for a long time at a high temperature, thereby lowering the productivity, causing unwanted rearrangement and distortion of the wafer.
또한, 도펀트의 측면확산에 의해 웰의 정확한 경계 설정이 어렵게 된다.In addition, the lateral diffusion of the dopant makes it difficult to accurately define the wells.
상기한 바와같이 종래기술에 따른 반도체소자의 웰 형성방법은, 소자의 특성 및 신뢰성을 저하시키고 생산성을 저하시켜 그에 따른 소자의 고집적화를 어렵게 하는 문제점이 있다.As described above, the well forming method of a semiconductor device according to the related art has a problem of lowering the characteristics and reliability of the device and lowering productivity, thereby making it difficult to integrate the device.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 기판 표면에 결함을 유발시켜 불순물의 수직 확산을 용이하게 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 생산성 및 수율을 향상시키는 반도체소자의 웰 형성방법을 제공하는데 그 목적이 있다.In order to solve the above-mentioned problems of the prior art, a method of forming a well of a semiconductor device, which improves the characteristics and reliability of the semiconductor device and improves productivity and yield by causing defects on the substrate surface to facilitate vertical diffusion of impurities. The purpose is to provide.
도 1 은 본 발명의 실시예에 따른 반도체소자의 웰 형성방법을 도시한 공정도.1 is a process chart showing a well forming method of a semiconductor device according to an embodiment of the present invention.
도 2 는 상기 도 1 의 드라이브-인 공정시 웨이퍼 강한 응력(stress)를 유발시키는 웨이퍼의 단면도.FIG. 2 is a cross-sectional view of the wafer causing wafer strong stress in the drive-in process of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 반도체기판, 13 : 실리콘산화막, 15 : 실리콘산화질화막, 17 : 실리콘질화막11 semiconductor substrate, 13 silicon oxide film, 15 silicon oxynitride film, 17 silicon nitride film
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 웰 형성방법은,In order to achieve the above object, the well-forming method of a semiconductor device according to the present invention,
웨이퍼를 반응로에 장입하고 온도를 안정화시키는 공정과,Charging the wafer into the reactor and stabilizing the temperature;
상기 반응로의 온도를 드라이브-인 공정온도까지 상승시키되, 상기 웨이퍼표면에 산화막을 형성하는 공정과,Increasing the temperature of the reactor to a drive-in process temperature, and forming an oxide film on the wafer surface;
상기 웨이퍼를 암모니아가스(NH3) 분위기에서 드라이브-인시켜 상기 산화막을 질화막으로 변화시킴으로써 결함을 공공을 유발하는 공정을 포함하는 것을 특징으로 한다.And driving the wafer in an ammonia gas (NH 3 ) atmosphere to change the oxide film to a nitride film, thereby causing defects to be vacated.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 도펀트의 확산은 기판의 격자 결합에 의해 좌우 된다. 즉, 확산이 일어나는 동안 격자 결함이 증가하게 되면 이 결합에 의해 확산 속도가 빨라져 짧은 시간에 원하는 깊이 만큼 도펀트를 확산시킬 수 있다. 따라서, 고온에서 NH3를 흘려 표면의 산화막이 질화되면서 기판에 강한 응력(stress)을 유발시키도록 하여 표면 하부에 전위 밀도를 증가 시키고, 이러한 전위에 의해 도펀트의 확산 속도가 증가한다. 또한 확산 방향에서도 측면 확산 속도 증가보다 수직 확산 속도 증가량이 커져 측면 확산에 의한 웰의 잠식 현상도 방지할 수 있다.On the other hand, the principle of the present invention for achieving the above object, the diffusion of the dopant is determined by the lattice bonding of the substrate. In other words, if the lattice defects increase while diffusion occurs, the diffusion speed is increased by this coupling, and the dopant can be diffused to a desired depth in a short time. Therefore, NH 3 flows at a high temperature to cause the surface oxide film to be nitrided to cause a strong stress on the substrate, thereby increasing dislocation density at the bottom of the surface, thereby increasing the diffusion rate of the dopant. In addition, in the diffusion direction, the vertical diffusion speed increase amount is larger than the side diffusion speed increase, thereby preventing the erosion of the well due to the side diffusion.
이하, 첨부된 도면을 참고로 하여 본 발명은 상세히 설명하도로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1 은 본 발명의 실시예에 따른 반도체소자의 웰 형성방법을 도시한 공정도로서, 드라이브-인 공정을 도시한다.1 is a process diagram showing a well forming method of a semiconductor device according to an embodiment of the present invention, and shows a drive-in process.
먼저, 웨이퍼(wafer)(11)를 장입하고 온도를 750 ~ 850 ℃ 정도로 안정화시킨 다음, 온도 상승 구간에서 소량의 산소에 의해 얇은 산화막(13)을 100 ~ 150 Å 정도의 두께로 성장시킨다.First, a wafer 11 is charged and the temperature is stabilized at about 750 ° C. to 850 ° C., and the thin oxide film 13 is grown to a thickness of about 100 to 150 Pa by a small amount of oxygen in a temperature rising section.
그리고, 상기 온도가 1100 ~ 1200 ℃ 정도로 상승된 상태에서 NH3를 플로우시키며 드라이브-인 공정을 실시한다. 이때, 고온에서 NH3가 분해되어 상기 산화막(SiO2, 13)의 결합을 끊고 질화막(Si3N4,17)을 형성하게 된다.In the state where the temperature is raised to about 1100 to 1200 ° C., NH 3 is flowed to perform a drive-in process. At this time, NH 3 is decomposed at a high temperature to break the bonds of the oxide films (SiO 2 , 13) and form a nitride film (Si 3 N 4 , 17).
여기서, 상기 산화막(13)은 매우 얇은 산화막이지만 질화에 대한 강한 저항력을 가지기 때문에 산화막이 전부 질화막(17)으로 변하지 않고 산화막(13)/산화질화막(15)/질화막(17)의 다층 구조 박막으로 변한다.Here, since the oxide film 13 is a very thin oxide film but has a strong resistance to nitriding, the oxide film does not change into the nitride film 17 but is a multilayer structure thin film of the oxide film 13 / oxynitride film 15 / nitride film 17. Change.
이렇게 초기 산화막이 Si3N4+ SiO2의 다층 막으로 변화 하면서 유발되는 응력에 의해 기판 결함, 즉 전위가 발생하고 이 전위에 의해 유발되는 공공(vacancy)을 따라 도펀트가 확산하게 되어 도펀트의 빠른 확산이 유도된다.As the initial oxide film is changed into a multilayer film of Si 3 N 4 + SiO 2 , the substrate defects, or dislocations, are generated by the stresses, and the dopant diffuses along the vacancy caused by the dislocations. Diffusion is induced.
또한 상기 응력은 수직 방향의 응력이므로 발생된 전위의 이동이 수직 방향으로 발생하기 때문에 도펀트의 확산 속도도 측면 방향 보다는 수직 방향으로 더 빨리 상승하게 되어 측면 확산 효과를 억제할 수 있다.In addition, since the stress is a stress in the vertical direction, since the movement of the generated dislocation occurs in the vertical direction, the diffusion speed of the dopant also rises faster in the vertical direction than in the lateral direction, thereby suppressing the side diffusion effect.
이상의 메카니즘 ( mechanism ) 에 의해 N2분위기에서 필요한 드라이브-인 시간에 비하여 NH3분위기에서 필요한 드라이브-인 시간은 약 20 ~ 30 % 에 불과하다. 예를 들면, N2분위기에서 10시간 소요되는 것이 NH3분위기에서는 2 ~ 3 시간이면 충분하게 된다.By the above mechanism, the drive-in time required in the NH 3 atmosphere is only about 20 to 30% compared to the drive-in time required in the N 2 atmosphere. For example, it takes 10 hours in N 2 atmosphere is 2-3 hours in the atmosphere of NH 3 is more than enough.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 웰 형성방법은, 웰 형성시 요구되는 공정 마진이 소자가 고집적화됨에 따라 줄어 들고 웨이퍼의 대형화에 따라 열처리 시간이 길어지므로 측면 확산을 억제하고 짧은 시간에 원하는 깊이의 웰을 용이하게 형성할 수 있어 소자의 수율 및 생산성을 향상시키며 그에 따른 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, in the well forming method of the semiconductor device according to the present invention, the process margin required for forming the well is reduced as the device is highly integrated, and the heat treatment time is lengthened as the size of the wafer is increased. The well depth of the desired depth can be easily formed to improve the yield and productivity of the device, thereby improving the characteristics and reliability of the device.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970030288A KR19990006066A (en) | 1997-06-30 | 1997-06-30 | Well Forming Method of Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970030288A KR19990006066A (en) | 1997-06-30 | 1997-06-30 | Well Forming Method of Semiconductor Device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990006066A true KR19990006066A (en) | 1999-01-25 |
Family
ID=66038960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970030288A KR19990006066A (en) | 1997-06-30 | 1997-06-30 | Well Forming Method of Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990006066A (en) |
-
1997
- 1997-06-30 KR KR1019970030288A patent/KR19990006066A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
El-Kareh et al. | Fundamentals of semiconductor processing technology | |
KR930000310B1 (en) | Manufacturing method of semiconductor device | |
US6023093A (en) | Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof | |
CN1320614C (en) | Composite spacer liner for improved transistor performance | |
US5637528A (en) | Semiconductor device manufacturing method including dry oxidation | |
US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
JPS618931A (en) | Manufacture of semiconductor device | |
KR100455737B1 (en) | Gate oxide film formation method of semiconductor device | |
US6673696B1 (en) | Post trench fill oxidation process for strained silicon processes | |
US4461072A (en) | Method for preparing an insulated gate field effect transistor | |
KR19990006066A (en) | Well Forming Method of Semiconductor Device | |
JPS59189677A (en) | Manufacture of semiconductor device | |
EP0289246A1 (en) | Method of manufacturing MOS devices | |
KR960002066B1 (en) | Manufacturing method of oxinitride | |
JP2003179066A (en) | Semiconductor device and its manufacturing method | |
KR0162900B1 (en) | Ramped oxide formation method | |
KR0119965B1 (en) | Oxidation method of semiconductor device | |
US5496742A (en) | Method for manufacturing semiconductor device enabling gettering effect | |
JP2003158092A (en) | Manufacturing method for semiconductor device | |
US20040014301A1 (en) | Method of manufacturing a semiconductor wafer | |
KR100305201B1 (en) | Method for forming gate insulating layer of semiconductor device | |
KR100476396B1 (en) | Silicon oxide film formation method of semiconductor device | |
US20090170292A1 (en) | Method for producing semiconductor substrate and semiconductor substrate | |
KR100227641B1 (en) | Method for forming gate oxide film of semiconductor | |
KR20020037420A (en) | Method for forming isolation layer in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |