KR19990006046A - 반도체 소자의 캐패시터 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 상부전극과 Ta₂O₅막 사이에 충덮힘이 우수한 CVD-TiN막을 증착한 후, 암모니아 가스를 사용하여 플라즈마 처리를 실시함으로서 소자 특성이 매우 안정되어 누설전류 및 Tox증가를 크게 억제 시킬 수 있어 소자의 전기적 특성 및 신뢰성을 향상시키는 기술에 관한 것이다.

Description

반도체 소자의 캐패시터 제조방법

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 상부전극과 Ta₂O₅막 사이에 층덮힘이 우수한 CVD(Chemical Vapor Deposition 이하, CVD)-TiN막을 증착한 후, 암모니아 가스를 사용하여 플라즈마 처리를 실시함으로서 소자의 전기적 특성 및 신뢰성을 향상시키는 기술에 관한 것이다.

기존에는 반도체 소자에서 유전막으로 NO구조를 많이 사용하였으나 반도체 소자의 고집적화에 따라 1기가 디램 이상의 초고집적 소자에서는 이와 같은 구조로는 충분한 정전용량을 확보하기가 어렵게 되었다.

그러므로, 이를 대체한 유전체로서 고유전율을 갖는 Ta₂O₅막에 관하여 많은 연구가 진행되고 있다.

그러나, 상기 Ta₂O₅막은 상부전극인 폴리실리콘과는 후속 고온 열공정시 계면에서 실리콘 산화막을 생성시키는 등 열안정성이 매우 나빠 소자의 전기적 특성을 저하시키는 원인이 되고 있다.

그러므로 이를 극복하기 위해 Ta₂O₅막과 상부전극인 다결정 실리콘막 사이에 금속 TiN막을 삽입함으로서 해결을 시도하였으나 물리적 기상증착법으로 형성된 TiN막의 나쁜 층덮힘에서 오는 누설전류의 증가 문제점과 CVD-TiN막과 Ta₂O₅막 계면에서 후속 고온 열공정시 CVD-TiN막내에 존재하는 클로린기에 영향에 의하여 T_ox(effective oxide thickness)의 증가 등 소자의 전기적 특성이 떨어지는 문제점이 있다.

이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 다결정 실리콘막의 상부전극과 Ta₂O₅막 사이에 층덮힘이 우수한 CVD-TiN막을 증착한 후, 암모니아 가스를 사용하여 플라즈마 처리를 실시함으로서 소자 특성이 매우 안정되어 누설전류 및 Tox 증가를 크게 억제 시킬 수 있어 소자의 전기적 특성 및 신뢰성을 향상시키는 반도체 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.

도 1a 및 도 1b 는 본 발명에 따른 반도체 소자의 캐패시터 제조공정도

* 도면의 주요부분에 대한 부호의 설명

20 : 반도체 기판, 22 : 하부전극, 24 : Ta₂O₅막, 26 : CVD-TiN막, 28 : 상부전극

상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 캐패시터 제조방법은

반도체 기판 상부에 하부전극을 형성하는 공정과,

상기 하부전극 상부에 Ta₂O₅막을 형성하는 공정과,

상기 Ta₂O₅막 상부에 CVD-TiN막을 형성하는 공정과,

상기 CVD - TiN막을 NH₃플라즈마 처리하는 공정과,

상기 CVD-TiN막 상부에 상부전극을 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 캐패시터 제조방법에 대하여 상세히 설명을 하기로 한다.

도 1a 및 도 1b 는 본 발명에 따른 반도체 소자의 캐패시터 제조공정도이다.

먼저, 소정의 하부구조물(도시 않됨)이 형성된 반도체 기판(20) 상부에 다결정 실리콘막으로 구성된 하부전극(22)을 형성한 다음, 그 상부에 Ta₂O₅막(24)을 형성한다.

그 다음, 상기 Ta₂O₅막(24) 상부에 CVD-TiN막(26)을 형성한다.

여기서, 상기 CVD-TiN막(26)은 250 ~ 750℃ 온도에서 100 ~ 1000Å 두께로 형성한다.

또한, 상기 CVD-TiN막(26)은 증착압력이 0.5 ~ 100 이고, TiCl 유량은 1 ~ 100 sccm 이며, 질소 가스는 10 ~ 3000 sccm, 반응성 가스의 암모니아는 10 ~ 1000 sccm 인 범위에서 형성한다.

다음, 상기 CVD-TiN막(26)을 NH₃플라즈마 처리를 실시한다.

이 때, 상기 NH₃플라즈마 처리범위는 온도가 250 ~ 750℃이고, 압력은 1 ~ 10 Torr 이며, NH₃가스는 10 ~ 1000 sccm 인 범위에서 실시한다.

여기서, 플라즈마 처리된 CVD-TiN막(26)을 형성하는 이유는 층덮힘이 우수한 CVD-TiN막을 사용함과 동시에 AS 증착 상태의 박막내의 잔류하는 수 %의 Cl 기를 NH₃플라즈마 처리하여 HCl 형태로 제거함으로써 1% 이하의 미소량만이 잔류하는 TiN막을 형성하기 위함이다.

또한, AS막 증착시 TiN막내의 Cl기를 보다 효과적으로 제거하는 방법으로 여러 단계에 걸쳐서 플라즈마 처리를 수행하는 데 그 방법은 다음과 같다.

상기 TiN막을 1회에 걸쳐서 증착한 후 플라즈마 처리를 시도한 반면, 최소두께의 TiN막 증착과 플라즈마 처리를 수회로 나누어 처리하면 더욱 효과적이다.

따라서, 소자 특성이 매우 안정되어 누설전류 및 Tox 증가를 크게 억제 시킬 수 있어 소자의 전기적 특성 및 신뢰성을 향상시키게 된다.(도 1a 참조)

다음, 상기 구조의 전표면에 다결정실리콘막으로 이루어진 상부전극(28)을 형성한다.(도 1b 참조)

상기한 바와같이 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 층덮힘이 우수하고 안정된 박막 특성을 갖는 암모니아 가스에 의한 플라즈마 처리된 CVD-TiN막을 사용함으로써 후속 공정시 소자 특성이 매우 안정되어 누설전류 및 Tox 증가를 크게 억제 시킬 수 있어 소자의 전기적 특성 및 신뢰성을 향상시키는 이점이 있다.

Claims (5)

1. 반도체 기판 상부에 하부전극을 형성하는 공정과,

   상기 하부전극 상부에 Ta₂O₅막을 형성하는 공정과,

   상기 Ta₂O₅막 상부에 CVD-TiN막을 형성하는 공정과,

   상기 CVD-TiN막을 NH₃플라즈마 처리하는 공정과,

   상기 CVD-TiN막 상부에 상부전극을 형성하는 공정을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
2. 제 1 항에 있어서, 상기 CVD-TiN막은 100 ~ 1000Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
3. 제 1 항에 있어서, 상기 CVD-TiN막은 250 ~ 750℃ 온도에서 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
4. 제 1 항에 있어서, 상기 CVD-TiN막은 증착압력이 0.5 ~ 100 이고, TiCl 유량은 1 ~ 100 sccm 이며, 질소 가스는 10 ~ 3000 sccm, 반응성 가스의 암모니아는 10 ~ 1000 sccm 인 범위에서 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
5. 제 1 항에 있어서, 상기 NH₃플라즈마 처리범위는 온도가 250 ~ 750℃이고, 압력은 1 ~ 10 Torr 이며, NH₃가스는 10 ~ 1000 sccm 인 범위에서 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.