KR19990005535A - Method of forming isolation film for semiconductor device - Google Patents
Method of forming isolation film for semiconductor device Download PDFInfo
- Publication number
- KR19990005535A KR19990005535A KR1019970029733A KR19970029733A KR19990005535A KR 19990005535 A KR19990005535 A KR 19990005535A KR 1019970029733 A KR1019970029733 A KR 1019970029733A KR 19970029733 A KR19970029733 A KR 19970029733A KR 19990005535 A KR19990005535 A KR 19990005535A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- insulating
- film
- semiconductor substrate
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
반도체소자의 격리막 형성방법에 관한 것으로 특히, 격리막으로 STI(Shallow Trench Isolation)를 이용한 격리막 형성후 STI 상층으로 콘택홀을 형성할 경우 오정렬(misalign)에 의한 격리막의 손상을 방지할 수 있는 반도체소자의 격리막 형성방법에 관한 것이다. 이와 같은 반도체소자의 격리막 형성방법은 반도체기판상에 제 1 및 제 2 절연막을 형성하는 단계, 트랜치영역을 정의하여 상기 트랜치영역의 제 2 및 제 1 절연막을 선택적으로 제거하는 단계, 상기 제 2 절연막을 마스크로 이용한 식각공정으로 상기 반도체기판을 선택적으로 제거하여 트랜치를 형성하는 단계, 상기 트랜치내에 상기 반도체기판의 상측면보다 낮은 위치에 제 3 절연막을 형성하는 단계, 상기 제 3 절연막을 포함한 제 2 절연막 전면에 제 4 절연막을 형성하는 단계, 상기 제 4 절연막상에 제 5 절연막을 형성하는 단계, 상기 제 5 절연막 및 제 4 절연막을 제 3 절연막의 상측면이 노출될때까지 평탄화하는 단계, 상기 제 3 절연막 및 제 2 절연막을 상기 반도체기판이 노출될때까지 에치백하는 단계를 포함한다.The present invention relates to a method of forming an isolation layer of a semiconductor device. In particular, when a contact hole is formed on an STI layer after forming an isolation layer using STI (Shallow Trench Isolation), the damage of the isolation layer due to misalignment can be prevented. A method for forming a separator. The isolation layer forming method of the semiconductor device may include forming first and second insulating films on a semiconductor substrate, defining a trench region to selectively remove the second and first insulating films of the trench region, and the second insulating film. Forming a trench by selectively removing the semiconductor substrate by an etching process using a mask, forming a third insulating layer at a position lower than an upper surface of the semiconductor substrate in the trench, and a second including the third insulating layer Forming a fourth insulating film on an entire surface of the insulating film, forming a fifth insulating film on the fourth insulating film, and planarizing the fifth insulating film and the fourth insulating film until the upper surface of the third insulating film is exposed; And etching back the third insulating film and the second insulating film until the semiconductor substrate is exposed.
Description
본 발명은 반도체소자의 격리막 형성방법에 관한 것으로 특히, 격리막으로 STI(Shallow Trench Isolation)를 이용한 격리막 형성후 STI 상층으로 콘택홀을 형성할 경우 오정렬(misalign)에 의한 격리막의 손상을 방지할 수 있는 반도체소자의 격리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a separator of a semiconductor device. In particular, when a contact hole is formed on an STI layer after forming a separator using STI (Shallow Trench Isolation), the damage of the separator due to misalignment can be prevented. A method for forming a separator of a semiconductor device
이하, 첨부된 도면을 참조하여 종래 반도체소자의 격리막 형성방법을 설명하기로 한다.Hereinafter, a method of forming a separator of a conventional semiconductor device will be described with reference to the accompanying drawings.
도 1a 내지 도 1e는 종래 반도체소자의 격리막 형성공정 단면도이다.1A to 1E are cross-sectional views of a process of forming a separator of a conventional semiconductor device.
먼저, 도 1a에 나타낸 바와 같이, 반도체기판(1)상에 제 1 열산화막(2) 및 질화막(3)을 차례로 형성한후 상기 질화막(3)상에 감광막(PR)을 도포한다. 그다음, 격리영역을 정의하여 상기 격리영역의 감광막(PR)을 선택적으로 패터닝한후, 패터닝된 감광막(PR)을 마스크로 이용한 식각공정으로 상기 질화막(3), 열산화막(2) 및 반도체기판(1)을 차례로 식각하여 상기 반도체기판(1)에 트랜치(4)를 형성한다.First, as shown in FIG. 1A, the first thermal oxide film 2 and the nitride film 3 are sequentially formed on the semiconductor substrate 1, and then the photosensitive film PR is coated on the nitride film 3. Next, after the isolation region is defined and selectively patterned the photoresist film PR of the isolation region, the etching process using the patterned photoresist film PR as a mask is performed on the nitride film 3, the thermal oxide film 2 and the semiconductor substrate ( 1) are sequentially etched to form trenches 4 in the semiconductor substrate 1.
도 1b에 나타낸 바와 같이, 상기 감광막(PR)을 제거한다. 이어서, 상기 트랜치(4)내의 반도체기판(1)표면에 제 2 열산화막(5)을 형성한다. 그다음, 화학기상증착법을 사용하여 상기 트랜치(4)내의 제 2 열산화막(5)상측 및 질화막(3)전면에 제 1 산화막(6)을 형성한다.As shown in FIG. 1B, the photosensitive film PR is removed. Subsequently, a second thermal oxide film 5 is formed on the surface of the semiconductor substrate 1 in the trench 4. Then, the first oxide film 6 is formed on the upper side of the second thermal oxide film 5 and the entire surface of the nitride film 3 in the trench 4 using chemical vapor deposition.
도 1c에 나타낸 바와 같이, 화학기계적경면연마(CMP : Chemical Mechanical Polishing)법으로 상기 제 1 산화막(6)을 연마한다. 이때, 상기 질화막(3)의 상측면이 노출될때까지 연마한다.As shown in Fig. 1C, the first oxide film 6 is polished by chemical mechanical polishing (CMP). At this time, polishing is performed until the upper surface of the nitride film 3 is exposed.
도 1d에 나타낸 바와 같이, 상기 질화막(3)을 제거한후 상기 제 1 산화막(6)을 상기 반도체기판(1)의 상측면과 동일 높이가 되도록 식각하여 격리산화막(6a)을 완성한다. 이때, 상기 격리산화막(6a)이 형성되지 않은 상기 반도체기판(1)은 활성영역(active region)이다.As shown in FIG. 1D, after removing the nitride film 3, the first oxide film 6 is etched to be flush with the upper surface of the semiconductor substrate 1 to complete the isolation oxide film 6a. In this case, the semiconductor substrate 1 on which the isolation oxide film 6a is not formed is an active region.
도 1e에 나타낸 바와 같이, 상기 반도체기판(1) 및 격리산화막(6a)상에 제 2 산화막(7)과 제 3 산화막(8)을 차례로 형성한다. 이어서, 상기 격리산화막(6a)이 형성되지 않은 활성영역에 반도체소자를 형성하거나, 콘택홀 등을 형성하기 위하여 선택적인 패터닝공정(포토리소그래피공정 + 식각공정)을 실시하여 상기 반도체기판(1)의 상측면을 노출시킨다. 이때, 상기 A부분에 미스-얼라인으로 인한 결함영역(9)이 발생하였다. 이는 상기 반도체기판(1) 및 격리산화막(6a)상측에 형성되는 제 2 및 제 3 산화막(7)(8)의 식각선택비가 동일하기 때문이다.As shown in Fig. 1E, the second oxide film 7 and the third oxide film 8 are sequentially formed on the semiconductor substrate 1 and the isolation oxide film 6a. Subsequently, a selective patterning process (photolithography process + etching process) is performed to form a semiconductor device in an active region where the isolation oxide film 6a is not formed, or to form a contact hole. The top side is exposed. At this time, a defective region 9 due to misalignment occurred in the A portion. This is because the etching selectivity of the second and third oxide films 7 and 8 formed on the semiconductor substrate 1 and the isolation oxide film 6a is the same.
종래 반도체소자의 격리막 형성방법에 있어서는 STI내에 형성하는 격리막 형성물질로 산화막을 사용하는데 반도체소자가 고집적화함에 따라 미스-얼라인의 발생가능성이 높아지므로 STI내에 형성하는 격리산화막의 결함이 발생할 가능성이 높아 누설전류의 발생가능성등이 높아져 반도체소자의 신뢰도를 저하시키는 문제점이 발생한다.In the conventional method of forming the isolation layer of a semiconductor device, an oxide film is used as the isolation material forming material formed in the STI. As the integration of the semiconductor device increases, the possibility of misalignment is increased, so that the defect of the isolation oxide formed in the STI is high. The likelihood of occurrence of a leakage current increases, resulting in a problem of lowering the reliability of the semiconductor device.
본 발명은 상기한 바와 같은 종래 반도체소자의 격리막 형성방법의 문제점을 해결하기 위하여 안출한 것으로 격리산화막의 상측에 절연이나 평탄화 등을 위해 많이 사용하는 산화막과 선택비가 다른 절연막을 형성하여 미스-얼라인이 발생하더라도 격리산화막에 대한 손상을 방지할 수 있도록한 반도체소자의 격리막 형성방법을 제공하는데 그 목적이 있다The present invention has been made to solve the problems of the conventional method of forming an isolation film of a semiconductor device as described above. It is an object of the present invention to provide a method for forming an isolation layer of a semiconductor device capable of preventing damage to the isolation oxide layer even if this occurs.
도 1a 내지 도 1e는 종래 반도체소자의 격리막 형성공정 단면도1A to 1E are cross-sectional views of forming a separator of a conventional semiconductor device.
도 2a 내지 도 2g는 본 발명 반도체소자의 격리막 형성공정 단면도2A to 2G are cross-sectional views of an isolation film forming process of a semiconductor device according to the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
11 : 반도체기판 12 : 제 1 절연막11 semiconductor substrate 12 first insulating film
13 : 제 2 절연막 14 : 트랜치13 second insulating film 14 trench
15 : 제 3 절연막 16a : 격리 절연막15: third insulating film 16a: insulating film
17 : 제 5 절연막 18 : 제 6 절연막17: fifth insulating film 18: sixth insulating film
19 : 제 7 절연막 20 : 제 8 절연막19: seventh insulating film 20: eighth insulating film
본 발명에 따른 반도체소자의 격리막 형성방법은 반도체기판상에 제 1 및 제 2 절연막을 형성하는 단계, 트랜치영역을 정의하여 상기 트랜치영역의 제 2 및 제 1 절연막을 선택적으로 제거하는 단계, 상기 제 2 절연막을 마스크로 이용한 식각공정으로 상기 반도체기판을 선택적으로 제거하여 트랜치를 형성하는 단계, 상기 트랜치내에 상기 반도체기판의 상측면보다 낮은 위치에 제 3 절연막을 형성하는 단계, 상기 제 3 절연막을 포함한 상기 제 2 절연막 전면에 제 4 절연막을 형성하는 단계, 상기 제 4 절연막상에 제 5 절연막을 형성하는 단계, 상기 제 5 절연막 및 제 4 절연막을 제 3 절연막의 상측면이 노출될때까지 평탄화하는 단계, 상기 제 3 절연막 및 제 2 절연막을 상기 반도체기판이 노출될때까지 에치백하는 단계를 포함한다.In the method for forming an isolation layer of a semiconductor device according to the present invention, forming a first and a second insulating film on a semiconductor substrate, defining a trench region to selectively remove the second and first insulating film of the trench region, Forming a trench by selectively removing the semiconductor substrate by an etching process using an insulating layer as a mask; forming a third insulating layer at a position lower than an upper surface of the semiconductor substrate in the trench; and including the third insulating layer Forming a fourth insulating film on the entire surface of the second insulating film, forming a fifth insulating film on the fourth insulating film, and planarizing the fifth insulating film and the fourth insulating film until the upper surface of the third insulating film is exposed. And etching back the third insulating film and the second insulating film until the semiconductor substrate is exposed.
이와 같은 본 발명 반도체소자의 격리막 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.Such a method of forming an isolation layer of a semiconductor device of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2g는 본 발명 반도체소자의 격리막 형성공정 단면도이다.2A to 2G are cross-sectional views of the isolation film forming process of the semiconductor device of the present invention.
먼저, 도 2a에 나타낸 바와 같이, 반도체기판(11)상에 제 1 절연막(12) 및 제 2 절연막(13)을 차례로 형성한후 상기 제 2 절연막(13)상에 감광막(PR)을 도포한다. 그다음, 격리영역을 정의하여 상기 격리영역의 감광막(PR)을 선택적으로 패터닝한후, 패터닝된 감광막(PR)을 마스크로 이용한 식각공정으로 상기 제 2 절연막(13), 제 2 절연막(12) 및 반도체기판(11)을 차례로 식각하여 상기 반도체기판(11)에 트랜치(14)를 형성한다. 이때, 상기 제 1 절연막(12)은 산화막으로 형성하고, 제 2 절연막(13)은 질화막으로 형성한다.First, as shown in FIG. 2A, the first insulating film 12 and the second insulating film 13 are sequentially formed on the semiconductor substrate 11, and then the photosensitive film PR is coated on the second insulating film 13. . Next, after defining the isolation region to selectively pattern the photoresist film PR of the isolation region, the second insulation film 13, the second insulation film 12, and the etching process using the patterned photoresist film PR as a mask. The semiconductor substrate 11 is sequentially etched to form trenches 14 in the semiconductor substrate 11. In this case, the first insulating film 12 is formed of an oxide film, and the second insulating film 13 is formed of a nitride film.
도 2b에 나타낸 바와 같이, 상기 감광막(PR)을 제거한다. 이어서, 상기 트랜치(14)내의 반도체기판(11)표면에 제 3 절연막(15)을 형성한다. 그다음, 화학기상증착법을 사용하여 상기 트랜치(14)내의 제 3 절연막(15)상측 및 반도체기판(11)상측의 제 2 절연막(13)전면에 제 4 절연막(16)을 형성한다. 이어서, 화학기계적경면연마(CMP : Chemical Mechanical Polishing)법으로 상기 제 4 절연막(16)을 연마한다. 이때, 상기 제 2 절연막(13)의 상측면이 노출될때까지 연마한다. 이때, 상기 제 3 절연막(15)은 상기 반도체기판(11)을 열산화하여 형성하는 열산화막이다. 그리고, 상기 제 4 절연막(16)은 화학기상증착법을 사용하여 형성하며 산화막으로 형성한다.As shown in FIG. 2B, the photosensitive film PR is removed. Subsequently, a third insulating film 15 is formed on the surface of the semiconductor substrate 11 in the trench 14. Then, the fourth insulating film 16 is formed on the entire surface of the second insulating film 13 above the third insulating film 15 and the semiconductor substrate 11 in the trench 14 using chemical vapor deposition. Subsequently, the fourth insulating film 16 is polished by chemical mechanical polishing (CMP). At this time, polishing is performed until the upper side surface of the second insulating layer 13 is exposed. In this case, the third insulating film 15 is a thermal oxide film formed by thermally oxidizing the semiconductor substrate 11. The fourth insulating film 16 is formed by chemical vapor deposition and is formed of an oxide film.
도 2c에 나타낸 바와 같이, 상기 제 4 절연막(16)을 건식각법으로 식각하여 상기 트랜치(14)내에만 위치하도록 하여 격리절연막(16a)을 완성한다. 좀더 자세하게는 상기 반도체기판(11)의 상측면 보다 낮은 위치에 위치하도록 한다.As shown in FIG. 2C, the fourth insulating film 16 is etched by dry etching so as to be positioned only in the trench 14, thereby completing the insulating insulating film 16a. In more detail, the semiconductor substrate 11 is positioned at a lower position than the upper surface of the semiconductor substrate 11.
도 2d에 나타낸 바와 같이, 상기 격리절연막(16a) 및 상기 제 2 절연막(13)전면에 제 5 절연막(17) 및 제 6 절연막(18)을 차례로 형성한다. 이때, 상기 제 5 절연막(17)은 질화막으로 형성하고, 상기 제 6 절연막(18)은 산화막으로 형성한다.As shown in FIG. 2D, the fifth insulating film 17 and the sixth insulating film 18 are sequentially formed on the entire surface of the insulating insulating film 16a and the second insulating film 13. In this case, the fifth insulating film 17 is formed of a nitride film, and the sixth insulating film 18 is formed of an oxide film.
도 2e에 나타낸 바와 같이, 상기 제 6 및 제 5 절연막(18)(17)을 화학기계적경면연마법으로 연마하여 평탄화시킨다. 이때, 상기 제 6 절연막(16)이 완전히 제거될때까지 연마한다.As shown in Fig. 2E, the sixth and fifth insulating films 18 and 17 are polished and planarized by chemical mechanical mirror polishing. At this time, polishing is performed until the sixth insulating layer 16 is completely removed.
도 2f에 나타낸 바와 같이, 상기 제 5 및 제 2 절연막(17)(13)을 에치백하여 상기 트랜치(14) 양측면의 반도체기판(11) 표면을 노출시킨다. 이때, 상기 트랜치(14)내의 상기 격리절연막(16a)상측으로 제 5 절연막(17)이 남아있게 된다. 즉, 산화막으로 형성된 상기 격리절연막(16a)상에 질화막으로 이루어진 제 5 절연막(17)이 형성되는 것이다.As shown in FIG. 2F, the fifth and second insulating layers 17 and 13 are etched back to expose the surface of the semiconductor substrate 11 on both sides of the trench 14. At this time, the fifth insulating layer 17 remains on the isolation insulating layer 16a in the trench 14. That is, a fifth insulating film 17 made of a nitride film is formed on the isolation insulating film 16a formed of an oxide film.
도 2g에 나타낸 바와 같이, 상기 제 5 절연막(17) 및 반도체기판(11)의 상측면으로 화학기상증착법으로 산화막을 사용하여 제 7 절연막(19) 및 제 8 절연막(20)을 차례로 형성한다. 이어서, 상기 격리산화막(16a)이 형성되지 않은 활성영역에 반도체소자를 형성하거나, 콘택홀 등을 형성하기 위하여 선택적인 패터닝공정(포토리소그래피공정 + 식각공정)을 실시하여 상기 반도체기판(11)의 상측면을 노출시킨다. 이때, 미스-얼라인이 발생하더라도 상기 제 7 및 제 8 절연막(18)(19)과 제 5 절연막(17)은 식각선택비가 다르므로 제 5 절연막(17)에는 손상이 발생하지 않는다.As shown in FIG. 2G, the seventh insulating film 19 and the eighth insulating film 20 are sequentially formed on the upper surfaces of the fifth insulating film 17 and the semiconductor substrate 11 by using an oxide film by chemical vapor deposition. Subsequently, a selective patterning process (photolithography process + etching process) is performed to form a semiconductor device in an active region where the isolation oxide film 16a is not formed, or to form a contact hole. The top side is exposed. At this time, even if a misalignment occurs, the fifth and seventh insulating layers 18 and 19 and the fifth insulating layer 17 have different etching selectivity, so that the fifth insulating layer 17 is not damaged.
본 발명에 따른 반도체소자의 격리막 형성방법에 있어서는 STI내에 형성하는 격리산화막상측으로 질화막을 형성하여 통상적으로 반도체소자의 절연이나 격리를 위해 반도체기판의 상측에 형성하는 산화막의 식각공정시 격리절연막이 손상을 입을 가능성을 제거하므로 누설전류의 발생가능성 등을 억제하여 고집적 반도체소자의 신뢰도를 향상시킨다.In the method for forming an isolation film of a semiconductor device according to the present invention, a nitride film is formed on an isolation oxide film formed in an STI, so that the isolation insulating film is damaged during an etching process of an oxide film formed on the semiconductor substrate to insulate or isolate the semiconductor device. By eliminating the possibility of getting a high voltage, the possibility of occurrence of leakage current is suppressed to improve the reliability of the highly integrated semiconductor device.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970029733A KR19990005535A (en) | 1997-06-30 | 1997-06-30 | Method of forming isolation film for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970029733A KR19990005535A (en) | 1997-06-30 | 1997-06-30 | Method of forming isolation film for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990005535A true KR19990005535A (en) | 1999-01-25 |
Family
ID=65988217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970029733A KR19990005535A (en) | 1997-06-30 | 1997-06-30 | Method of forming isolation film for semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990005535A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010001201A (en) * | 1999-06-02 | 2001-01-05 | 황인길 | Shallow trench manufacturing method for isolating semiconductor devices |
KR100459928B1 (en) * | 2002-06-11 | 2004-12-03 | 동부전자 주식회사 | Method of manufacture semiconductor device |
KR100861290B1 (en) * | 2002-07-08 | 2008-10-01 | 주식회사 하이닉스반도체 | Method for forming isolation layer of semiconductor device |
-
1997
- 1997-06-30 KR KR1019970029733A patent/KR19990005535A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010001201A (en) * | 1999-06-02 | 2001-01-05 | 황인길 | Shallow trench manufacturing method for isolating semiconductor devices |
KR100459928B1 (en) * | 2002-06-11 | 2004-12-03 | 동부전자 주식회사 | Method of manufacture semiconductor device |
KR100861290B1 (en) * | 2002-07-08 | 2008-10-01 | 주식회사 하이닉스반도체 | Method for forming isolation layer of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7189628B1 (en) | Fabrication of trenches with multiple depths on the same substrate | |
KR100195243B1 (en) | Method for manufacturing semiconductor device using shallow trench isolation | |
KR19990005535A (en) | Method of forming isolation film for semiconductor device | |
KR100289663B1 (en) | Device Separator Formation Method of Semiconductor Device | |
KR100208450B1 (en) | Method for forming metal wiring in semiconductor device | |
KR100237749B1 (en) | Method of forming a device isolation film of semiconductor device | |
KR100286901B1 (en) | Shallow Trench Manufacturing Method for Isolation of Semiconductor Devices | |
KR100338948B1 (en) | Manufacturing method for isolation in semiconductor device | |
KR20030002870A (en) | Method for forming isolation in semiconductor device | |
KR100426490B1 (en) | Method for forming contact hole of semiconductor device | |
KR100532839B1 (en) | Method for manufacturing shallow trench of semiconductor device | |
KR100920000B1 (en) | Method for forming contact of semiconductor device | |
KR100336568B1 (en) | Device Separating Method of Semiconductor Device | |
KR100408863B1 (en) | Method of forming a gate oxide in a semiconductor device | |
KR100712983B1 (en) | method for passvation of semiconductor device | |
KR20000051689A (en) | Shallow trench manufacturing method for isolating semiconductor devices | |
KR100261867B1 (en) | Device and method for forming gate electrode of mos transistor | |
KR100223825B1 (en) | Method of forming an element isolation region in a semiconductor device | |
KR100281140B1 (en) | Manufacturing Method of Semiconductor Device | |
KR19990074726A (en) | Separation layer of semiconductor device and forming method thereof | |
KR100396792B1 (en) | Method for chemical mechanical polishing isolation region of semiconductor device | |
KR20030092525A (en) | Method of manufacture contact hole in semiconduct device | |
KR20030002884A (en) | Method for forming isolation in semiconductor device | |
KR20040002117A (en) | semiconductor device and method for fabricating the same | |
KR20040060198A (en) | Method for forming shallow trench isolation of semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |