KR19990003895A - Photo Etching Method Improves Line Width Uniformity - Google Patents
Photo Etching Method Improves Line Width Uniformity Download PDFInfo
- Publication number
- KR19990003895A KR19990003895A KR1019970027858A KR19970027858A KR19990003895A KR 19990003895 A KR19990003895 A KR 19990003895A KR 1019970027858 A KR1019970027858 A KR 1019970027858A KR 19970027858 A KR19970027858 A KR 19970027858A KR 19990003895 A KR19990003895 A KR 19990003895A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- line width
- forming
- sion
- pattern
- Prior art date
Links
Abstract
1. 청구범위에 기재된 발명이 속한 기술 분야1. TECHNICAL FIELD OF THE INVENTION
반도체 장치 제조 방법.Semiconductor device manufacturing method.
2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention
반도체 장치의 사진 식각 공정에 있어서, 패터닝되는 선폭의 균일도를 향상시킬수 있는 식각 공정 방법을 제공하고자 함.In the photolithography process of a semiconductor device, to provide an etching process method that can improve the uniformity of the patterned line width.
3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention
소정의 공정이 완료된 하부층을 구비하는 반도체 기판상에 평탄한 절연막을 형성하는 단계, 상기 평탄한 절연막 상에 반사방지막을 형성 단계 및 상기 반사방지막 상에 포토레지스트막을 형성하는 단계를 포함하여 이루어진다.Forming a flat insulating film on the semiconductor substrate having a lower layer having a predetermined process completed, forming an antireflective film on the flat insulating film, and forming a photoresist film on the antireflective film.
4. 발명의 중요한 용도4. Important uses of the invention
반도체 장치 제조 공정에 이용됨.Used in semiconductor device manufacturing process.
Description
본 발명은 디램과 같은 반도체 장치의 제조 방법에 관한 것으로, 특히 선폭(CD:critical dimension) 균일도를 향상시키는 사진 식각 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, such as a DRAM, and more particularly, to a photolithography method for improving the uniformity of line dimension (CD).
일반적으로 사진 식각공정은 HMDS도포, 포토레지스트막의 회전 도포, 소프트 베이크 공정, 노광, 노광후 베이크 공정, 현상의 공정 단계를 거쳐 진행된다.In general, the photolithography process is performed through the HMDS coating, the spin coating of the photoresist film, the soft bake process, the exposure, the post-exposure bake process, and the developing step.
여기서 HMDS(hexamethydisilazane)막은 (CH3)3-NH-Si(CH3)3의 구조를 갖고 있으며, (CH3)3-NH-Si(CH3)3는 실리콘 기판에서는 Si과 산소가 화학적 반응을 일으키고, 포토레지스트막과는 (CH3)3가 물리적인 결합을 유발시켜 기판과 포토레지스트막간에 접착력을 향상시키는 공정이다.The HMDS (hexamethydisilazane) membrane (CH 3) 3 -NH-Si (CH 3) and has the structure of a 3, (CH 3) 3 -NH -Si (CH 3) 3 is the substrate on which the silicon Si and oxygen reaction And (CH 3 ) 3 induces physical bonding with the photoresist film to improve adhesion between the substrate and the photoresist film.
또한 소프트 베이크 공정은 80℃내지 100℃에서 실시되며, 포토레지스트막내에 존재하는 80%내지 90%의 솔벤크를 열에너지에 의하여 증발시켜 고형의 포토레지스트 상태를 유지하기 위한 공정이다.In addition, the soft bake process is performed at 80 ° C. to 100 ° C. and is a step for maintaining a solid photoresist state by evaporating 80% to 90% of the solvents present in the photoresist film by thermal energy.
그리고, 노광공정은 전자빔, DUV(Deep Ultra Violet)의 빛에너지에 포토레지스트막을 노출시키는 공정으로, 포토레지스트막의 광화학 반응을 선택적으로 일으키는 공정이다.The exposure step is a step of exposing the photoresist film to light energy of an electron beam or deep ultra violet (DUV), and is a step of selectively causing a photochemical reaction of the photoresist film.
현상공정은 노광지역과 비노광 지역간의 화학 반응을 이용하여 최종적으로 패턴 형상을 재현하는 공정이다.The developing process is a process of finally reproducing a pattern shape by using a chemical reaction between an exposed area and a non-exposed area.
또한 사진 식각 공정의 포토레지스트 패턴 형성 공정시에 동일한 웨이퍼에 여러개의 칩(chip)이 만들어지는데, 이때 전(前) 공정의 영향으로 웨이퍼의 위치별로 칩과 칩간에 형성되는 포토레지스트 패턴의 선폭이 불균일하다. 또한 이전 공정에서 형성된 단차 때문에 동일한 칩내에서도 패턴 선폭의 불균일하게 형성된다.In addition, during the photoresist pattern forming process of the photolithography process, several chips are formed on the same wafer. In this case, the line width of the photoresist pattern formed between the chips by the positions of the wafers is affected by the previous process. Non-uniform Also, due to the step formed in the previous process, the pattern line width is formed nonuniformly in the same chip.
도 1는 종래의 인유리막의 두께에 따른 DICD(After Development Inspection Critical Dimension)를 나타내는 그래프이고, 도 2및 도 3은 종래의 사진 식각 공정으로 형성한 패턴 선폭을 나타내는 공정도를 나타낸다.FIG. 1 is a graph illustrating DICD (After Development Inspection Critical Dimension) according to a thickness of a conventional in-glass film, and FIGS. 2 and 3 are process charts showing a pattern line width formed by a conventional photolithography process.
종래의 사진 식각공정은, 실리콘 기판 상에 패터닝 하고자 하는 하부층을 형성하고, 인유리막을 형성하고 그 상부에 포토레지스트 패턴을 형성하여 이루어진다.The conventional photolithography process is performed by forming a lower layer to be patterned on a silicon substrate, forming an in-glass film, and forming a photoresist pattern thereon.
일반적으로 웨이퍼 내의 인유리막의 두께에 따라서 DICD가 0.14㎛의 범위로 분포하고, 예를들어, 1G(기가) 디램의 커패시터 형성을 위한 제3폴리 실리콘 패턴은 0.22㎛의 DICD를 갖는다. 여기서, 공정 조건에 따라서, 웨이퍼내의 어떤 위치에서는 0.16㎛의 패턴이 형성되고, 어떤 위치에서는 0.30㎛의 패턴이 형성된다. 0.16㎛의 선폭을 갖는 패턴은 패턴 선폭이 작아서 패턴의 충돌이 유발되어 쓰러지고, 한편 0.30㎛의 선폭을 갖는 패턴은 패턴 선폭이 커서 패턴브리지가 발생된다.In general, the DICD is distributed in the range of 0.14 μm depending on the thickness of the in-glass film in the wafer, for example, the third polysilicon pattern for capacitor formation of 1G (giga) DRAM has a DICD of 0.22 μm. Here, depending on the process conditions, a pattern of 0.16 mu m is formed at a certain position in the wafer, and a pattern of 0.30 mu m is formed at a certain position. A pattern having a line width of 0.16 mu m has a small pattern line width, causing a collision of patterns, and falling down, while a pattern having a line width of 0.30 mu m has a large pattern line width, thereby generating a pattern bridge.
전술한 바와같은 공정으로, 인유리층의 두께에 따라 빛의 기판 반사율이 현저하게 차이가나고, 이에 선폭의 불균일도 문제가 발생된다.In the process as described above, the substrate reflectance of the light is significantly different according to the thickness of the in-glass layer, which causes a problem of non-uniformity of the line width.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 패턴 형성을 위한 사진 식각공정시, 인유리막의 두께 변화에 전혀 관계없이 패턴 선폭의 균일도를 향상시키는 사진 식각 방법을 제공함을 그 목적으로 한다.An object of the present invention is to provide a photolithography method for improving the uniformity of the pattern line width irrespective of the change in the thickness of the in-glass film during the photolithography process for forming the pattern, to solve the above problems.
도 1는 종래의 인유리막의두께에 따른 DICD를 나타내는 그래프,1 is a graph showing a DICD according to the thickness of a conventional phosphorus film;
도 2및 도 3은 종래의 사진 식각공정으로 형성한 패턴 선폭을 나타내는 공정도,2 and 3 is a process chart showing a pattern line width formed by a conventional photolithography process,
도 4는 본 발명의 일실시예에 따른 사진 식각공정을 위한 a-SiON:H의 두께에 따른 기판 반사율을 나타내는 그래프,4 is a graph showing substrate reflectance according to a-SiON: H thickness for a photolithography process according to an embodiment of the present invention;
도 5a 내지 도 5c는 본 발명의 일실시예에 따른 사진 식각공정을 위한 하부층의 형성을 나타내는 공정단면도.5A to 5C are cross-sectional views illustrating the formation of a lower layer for a photolithography process according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
51 : 하부층을 구비하는 실리콘 기판상의 산화막51: oxide film on a silicon substrate having a lower layer
52 : 폴리 실리콘층52: polysilicon layer
53 : 인유리막53: in glass film
54 : a-SiON:H54: a-SiON: H
55 : 포토레지스트 패턴55 photoresist pattern
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치의 형성 방법은, 소정의 공정이 완료된 하부층을 구비하는 반도체 기판상에 평탄한 절연막을 형성하는 단계, 상기 평탄한 절연막 상에 a-SiON:H막을 형성 단계 및 상기 a-SiON:H막 상에 포토레지스트막을 형성하는 단계를 포함하여 이루어진다.In order to achieve the above object, the method of forming a semiconductor device of the present invention comprises the steps of: forming a flat insulating film on a semiconductor substrate having a lower layer where a predetermined process is completed, and forming an a-SiON: H film on the flat insulating film. And forming a photoresist film on the a-SiON: H film.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 4는 본 발명의 일실시예에 따른 사진 식각공정을 위한 a-SiON:H의 두께에 따른 기판 반사율을 나타내는 그래프이고, 도 5a 내지 도 5c는 본 발명의 일실시예에 따른 사진 식각공정을 위한 하부층의 형성을 나타내는 공정 단면도이다.4 is a graph showing substrate reflectance according to a-SiON: H thickness for a photolithography process according to an embodiment of the present invention, and FIGS. 5A to 5C illustrate a photolithography process according to an embodiment of the present invention. Process sectional drawing which shows formation of the lower layer for this.
먼저, 도 5a에 도시된 바와 같이, 소정 공정이 완료된 하부층을 구비하는 실리콘 기판상에 산화막(51)을 형성하고, 폴리 실리콘층(52)을 형성한다. 그 상부에 인유리막(53)을 형성하고, 반사 방지막으로 a-SiON:H막(54)을 형성한다. 이어서 a-SiON:H막(54)과 포토레지스트막(55)의 접착력을 향상시키기 위하여 HMDS처리를 실시한다. 그리고 그 상부에 포토레지스트 패턴(55)을 형성한다. 여기서 인유리막(53)은 붕소가 도핑된 인유리막으로 사용할수도 있고, 2000Å내지 10000Å의 두께로 형성한다. 또한 반사 방지막으로 사용하는 a-SiON:H막(54)은 10Å 내지 1000Å의 얇은 막으로 형성한다.First, as shown in FIG. 5A, an oxide film 51 is formed on a silicon substrate having a lower layer where a predetermined process is completed, and a polysilicon layer 52 is formed. A phosphorus film 53 is formed on the upper portion, and an a-SiON: H film 54 is formed as an antireflection film. Subsequently, an HMDS treatment is performed to improve the adhesion between the a-SiON: H film 54 and the photoresist film 55. The photoresist pattern 55 is formed on the top. Here, the phosphorus film 53 may be used as the phosphorus glass doped with boron, and is formed to a thickness of 2000 kPa to 10000 kPa. In addition, the a-SiON: H film | membrane 54 used as an antireflection film is formed with the thin film of 10 micrometers-1000 micrometers.
다음으로, 도 5b에 도시된 바와 같이, 포토레지스트 패턴(55)을 식각장벽으로 하여 a-SiON:H막(54)과 인유리막(53)을 차례로 식각한다.Next, as shown in FIG. 5B, the a-SiON: H film 54 and the phosphorus film 53 are sequentially etched using the photoresist pattern 55 as an etch barrier.
다음으로, 도 5c에 도시된 바와 같이, 인유리막(53)상에 잔류되어 있는 a-SiON:H막(54)을 제거한다.Next, as shown in Fig. 5C, the a-SiON: H film 54 remaining on the in-glass film 53 is removed.
전술한 바와같은 본 발명은, 사진식각공정중에 난반사 방지막으로 a-SiON:H막(54)을 적층하여 패턴 선폭의 균일도를 향상시킬수 있다.According to the present invention as described above, the uniformity of the pattern line width can be improved by laminating an a-SiON: H film 54 as an antireflection film during the photolithography process.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible within the scope of the present invention without departing from the technical idea. It will be evident to those who have knowledge of.
상기와 같이 이루어지는 본 발명은, 반도체 장치의 사진식각 공정시, 소정 공정이 완료된 하부층을 구비하는 반도체 기판상에 폴리 실리콘층을 형성하고, PSG막과 a-SiON:H의을 형성하고, 포토레지스트막을 형성함으로, 패턴 선폭이 균일하게 형성된다.According to the present invention as described above, during the photolithography process of a semiconductor device, a polysilicon layer is formed on a semiconductor substrate having a lower layer on which a predetermined process is completed, a PSG film and a-SiON: H are formed, and a photoresist film is formed. By forming, the pattern line width is uniformly formed.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027858A KR19990003895A (en) | 1997-06-26 | 1997-06-26 | Photo Etching Method Improves Line Width Uniformity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027858A KR19990003895A (en) | 1997-06-26 | 1997-06-26 | Photo Etching Method Improves Line Width Uniformity |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990003895A true KR19990003895A (en) | 1999-01-15 |
Family
ID=65987713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970027858A KR19990003895A (en) | 1997-06-26 | 1997-06-26 | Photo Etching Method Improves Line Width Uniformity |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990003895A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794467A (en) * | 1993-09-22 | 1995-04-07 | Sony Corp | Dry etching method |
| JPH07181688A (en) * | 1993-12-24 | 1995-07-21 | Sony Corp | Forming method of multilayer resist pattern |
| KR970017955A (en) * | 1995-09-29 | 1997-04-30 | 김광호 | Pad electrode pattern formation method |
-
1997
- 1997-06-26 KR KR1019970027858A patent/KR19990003895A/en not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794467A (en) * | 1993-09-22 | 1995-04-07 | Sony Corp | Dry etching method |
| JPH07181688A (en) * | 1993-12-24 | 1995-07-21 | Sony Corp | Forming method of multilayer resist pattern |
| KR970017955A (en) * | 1995-09-29 | 1997-04-30 | 김광호 | Pad electrode pattern formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906552A (en) | Two layer dye photoresist process for sub-half micrometer resolution photolithography | |
| KR100375908B1 (en) | Dry microlithography | |
| US6489085B2 (en) | Thermal reflow photolithographic process | |
| KR19990003895A (en) | Photo Etching Method Improves Line Width Uniformity | |
| JPH0458167B2 (en) | ||
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| KR100309133B1 (en) | Method for manufacturing metal interconnection of semiconductor device | |
| KR19980084300A (en) | Device isolation film formation method using a reflection suppression film | |
| KR100369866B1 (en) | Method for forming fine contact hole in semiconductor device | |
| KR19990003898A (en) | Photo Etching Method Improves Line Width Uniformity | |
| JPS62247523A (en) | Manufacture of semiconductor device | |
| KR100284026B1 (en) | Fine pattern formation method using sillation | |
| KR100289664B1 (en) | Manufacturing Method of Exposure Mask | |
| KR930006133B1 (en) | M.o.s. contact hole forming method | |
| KR19990021583A (en) | Pattern Forming Method of Semiconductor Device | |
| KR19990004871A (en) | Semiconductor Device Photo Etching Process | |
| JPS60106132A (en) | Formation of pattern | |
| KR970002430B1 (en) | Photoresist patterning method of semiconductor device | |
| KR100557923B1 (en) | Method of manufacturing semiconductor memory device | |
| KR960002764B1 (en) | Fine patterning method of semiconductor fabricating process | |
| JPH0620937A (en) | Forming method for resist pattern | |
| US20040029394A1 (en) | Method and structure for preventing wafer edge defocus | |
| KR19990004859A (en) | Manufacturing process of alignment key of semiconductor device | |
| JPH10221851A (en) | Pattern forming method | |
| KR19990055183A (en) | Alignment Key Formation Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |