KR19990055183A - Alignment Key Formation Method of Semiconductor Device - Google Patents

Alignment Key Formation Method of Semiconductor Device Download PDF

Info

Publication number
KR19990055183A
KR19990055183A KR1019970075095A KR19970075095A KR19990055183A KR 19990055183 A KR19990055183 A KR 19990055183A KR 1019970075095 A KR1019970075095 A KR 1019970075095A KR 19970075095 A KR19970075095 A KR 19970075095A KR 19990055183 A KR19990055183 A KR 19990055183A
Authority
KR
South Korea
Prior art keywords
alignment key
semiconductor device
alignment
forming
semiconductor substrate
Prior art date
Application number
KR1019970075095A
Other languages
Korean (ko)
Inventor
김영식
허철
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970075095A priority Critical patent/KR19990055183A/en
Publication of KR19990055183A publication Critical patent/KR19990055183A/en

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

반도체 소자 제조 방법.Semiconductor device manufacturing method.

2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention

반도체 소자의 사진 식각 공정시, 얼라인의 중첩 정확도를 위한 얼라인 키 형성 공정시 정확한 얼라인을 위한 얼라인 키의 형성 방법을 제공하고자 한다.An object of the present invention is to provide a method of forming an alignment key for accurate alignment in a process of forming an alignment key for overlapping accuracy of alignment in a photolithography process of a semiconductor device.

3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

반도체기판 상부에 상기 반도체기판과의 원자량의 차이가 큰 박막을 형성하는 제1단계; 및 상기 박막을 선택 식각하여 상기 반도체기판의 일부를 노출시키는 제2단계를 포함하여 이루어진다.Forming a thin film on the semiconductor substrate having a large difference in atomic weight from that of the semiconductor substrate; And a second step of selectively etching the thin film to expose a portion of the semiconductor substrate.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 소자 제조 공정.Semiconductor device manufacturing process.

Description

반도체 소자의 얼라인 키 형성 방법Alignment Key Formation Method of Semiconductor Device

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 사진 식각 공정을 위한 얼라인키 형성 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming an alignment key for a photolithography process.

일반적으로 사진 식각 공정은 HMDS도포, 포토레지스트막의 회전 도포, 소프트 베이크 공정, 노광, 노광후 베이크 공정, 현상의 공정 단계를 거쳐 진행된다.In general, the photolithography process is performed through the HMDS coating, the spin coating of the photoresist film, the soft bake process, the exposure, the post-exposure bake process, and the developing step.

여기서 HMDS(hexamethydisilazane)막은 (CH3)Si3- NH - Si(CH3)3의 구조를 갖고 있으며, (CH3)Si3- NH - Si(CH3)3는 실리콘 기판에서는 Si과 산소가 화학적 반응을 일으키고, 포토레지스트막과는 (CH3)3가 물리적인 결합을 유발시켜 기판과 포토레지스트막간에 접착력을 향상시키는 공정이다.The HMDS (hexamethydisilazane) membrane (CH 3) Si 3 - NH - Si , and has the structure of (CH 3) 3, (CH 3) Si 3 - NH - Si (CH 3) 3 is the silicon substrate is Si and oxygen It causes a chemical reaction and (CH 3 ) 3 to cause a physical bond with the photoresist film to improve the adhesion between the substrate and the photoresist film.

또한 소프트 베이크 공정은 80℃내지 100℃에서 실시되며, 포토레지스트막내에 존재하는 80%내지 90%의 솔벤트를 열에너지에 의하여 증발시켜 고형의 포토레지스트 상태를 유지하기 위한 공정이다.In addition, the soft bake process is performed at 80 ° C to 100 ° C, and is a process for maintaining a solid photoresist state by evaporating 80% to 90% of the solvent present in the photoresist film by thermal energy.

그리고, 노광 공정은 전자빔, DUV(Deep Ultra Violet)의 빛에너지에 포토레지스트막을 노출시키는 공정으로, 포토레지스트막의 광화학 반응을 선택적으로 일으키는 공정이다.The exposure step is a step of exposing a photoresist film to light energy of an electron beam and deep ultra violet (DUV), and is a step of selectively causing a photochemical reaction of the photoresist film.

현상 공정은 노광 지역과 비노광 지역간의 화학 반응을 이용하여 최종적으로 패턴 형상을 재현하는 공정이다.The developing step is a step of finally reproducing a pattern shape by using a chemical reaction between an exposed area and a non-exposed area.

도1a 및 도1b는 종래의 사진 식각 공정으로 형성한 얼라인 키를 위한 마스크를 나타내며, 도1c는 종래의 사진 식각 공정으로 형성한 얼라인 키 형성 단면도로서, 도면 부호 “11”은 프레임을, “12”는 셀 영역, “13”은 프레임 부분에 형성된 얼라인 키 마스크를 나타내고, “14”는 실리콘 기판을 각각 나타낸다.1A and 1B illustrate a mask for an alignment key formed by a conventional photolithography process, and FIG. 1C is a cross-sectional view of an alignment key formed by a conventional photolithography process, wherein reference numeral “11” denotes a frame; "12" represents a cell region, "13" represents an alignment key mask formed in the frame portion, and "14" represents a silicon substrate, respectively.

도1c에 도시된 바와 같이, 실리콘 기판(11)상에 얼라인 키 마스크(13)를 이용한 식각 공정으로 부분 식각하여 얼라인 키를 형성한다.As shown in FIG. 1C, an alignment key is formed by partially etching the silicon substrate 11 by an etching process using the alignment key mask 13.

전자빔 사진 식각 공정을 디램과 같은 반도체 소자의 제작에 적용하여 얼라인 키를 형성할 때 실리콘만을 사용하면 얼라인 정도를 전자빔으로 측정시 반사되어 나오는 후방 및 2차 산란 전자가 미세하고 전자빔에 의한 대전 현상이 일어난다. 또한 실리콘 기판의 단차로만 얼라인 키의 위치를 계산하므로 얼라인 정확도가 떨어지며, 얼라인 자체가 어렵고 불균일하다.When only the silicon is used to form the alignment key by applying the electron beam photolithography process to the fabrication of a semiconductor device such as a DRAM, the back and secondary scattered electrons reflected when the alignment degree is measured by the electron beam are fine and are charged by the electron beam. The phenomenon occurs. In addition, the alignment key is calculated only by the step of the silicon substrate, so the alignment accuracy is poor, and the alignment itself is difficult and uneven.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 반도체 소자의 얼라인 정확도 측정을 위한 얼라인 키 형성 공정시, 2차 산란 전자가 크고 전자빔에 의한 대전 현상을 막을 수 있어, 이에 얼라인을 쉽고 균일하게 할 수 있는 얼라인키 형성 방법을 제공함을 그 목적으로 한다.The present invention devised to solve the above problems, in the alignment key formation process for measuring the alignment accuracy of the semiconductor device, the secondary scattered electrons can be large and can prevent the charging phenomenon by the electron beam, thereby aligning the alignment It is an object of the present invention to provide an alignment key forming method that can be easily and uniformly formed.

도1a 내지 도1c는 종래의 사진 식각 공정으로 형성한 얼라인 키 형성 단면도 및 마스크.1A to 1C are cross-sectional views of an alignment key formation and a mask formed by a conventional photolithography process.

도2a 및 도2b는 본 발명의 일실시예에 따른 사진 식각 공정으로 형성한 얼라인 키 형성 단면도.2A and 2B are cross-sectional views of an alignment key formed by a photolithography process according to an embodiment of the present invention.

도3a 및 도3b는 본 발명의 일실시예에 따른 사진 식각 공정을 위한 마스크.3A and 3B are masks for a photolithography process according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 실리콘 기판21: silicon substrate

22 : 텅스텐 실리사이드막22: tungsten silicide film

상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 소자의 얼라인키 형성 방법은, 반도체기판 상부에 상기 반도체기판과의 원자량의 차이가 큰 박막을 형성하는 제1단계; 및 상기 박막을 선택 식각하여 상기 반도체기판의 일부를 노출시키는 제2단계를 포함하여 이루어진다.In order to achieve the above object, an alignment key forming method of a semiconductor device of the present invention includes: a first step of forming a thin film having a large difference in atomic weight from that of the semiconductor substrate on the semiconductor substrate; And a second step of selectively etching the thin film to expose a portion of the semiconductor substrate.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도2a 및 도2b는 본 발명의 일실시예에 따른 사진 식각 공정으로 형성한 얼라인 키 형성 단면도이고, 도3a 및 도3b는 본 발명의 일실시예에 따른 사진 식각 공정을 위한 마스크로서, 도면 부호 “31”은 프레임, “32”는 셀 영역, “33”은 얼라인 키 마스크를 각각 나타낸다. 또한 도3b는 프레임(31)내에 위치하는 얼라인 키를 나타낸다.2A and 2B are cross-sectional views of an alignment key formed by a photolithography process according to an embodiment of the present invention, and FIGS. 3A and 3B are masks for a photolithography process according to an embodiment of the present invention. Reference numeral “31” denotes a frame, “32” denotes a cell area, and “33” denotes an alignment key mask. 3B also shows the alignment key located in the frame 31. As shown in FIG.

먼저, 도2a에 도시된 바와 같이, 소정 공정이 완료된 하부층을 구비하는 실리콘 기판(21)상에 실리콘과 원자량이 차이가 큰 텅스텐 실리사이드막(22)을 형성한다.First, as shown in FIG. 2A, a tungsten silicide film 22 having a large difference in atomic amount from silicon is formed on a silicon substrate 21 having a lower layer where a predetermined process is completed.

여기서 텅스텐 실리사이드막(22)대신 알루미늄이나 텅스텐과 같은 금속을 사용하여 얼라인 키를 형성할 수도 있다.Here, the alignment key may be formed using a metal such as aluminum or tungsten instead of the tungsten silicide film 22.

다음으로, 도2b에 도시된 바와 같이, 얼라인키 형성을 위한 마스크를 사용하여 텅스텐 실리사이드막(22)을 식각하여 실리콘 기판(21)을 노출시킨다.Next, as shown in FIG. 2B, the tungsten silicide layer 22 is etched using a mask for forming an alignment key to expose the silicon substrate 21.

여기서 텅스텐 실리사이드막(22)과 실리콘 기판(21)과의 응력 등으로 인하여 실리콘 기판(21)상에 산화막(도시되지 않음), 폴리실리콘막(도시되지 않음), 텅스텐 실리사이드막(22)을 차례로 형성한후, 텅스텐 실리사이드막(22) 폴리실리콘막(도시되지 않음), 산화막(도시되지 않음)을 차례로 식각하여 얼라인키를 형성하기도 한다.The oxide film (not shown), the polysilicon film (not shown), and the tungsten silicide film 22 are sequentially formed on the silicon substrate 21 due to stress between the tungsten silicide film 22 and the silicon substrate 21. After the formation, the tungsten silicide film 22 may be etched in order, followed by etching of the polysilicon film (not shown) and the oxide film (not shown).

본 발명의 다른 실시예로, 실리콘 기판 상에 도핑된 폴리실리콘막을 형성한후, 얼라인키 형성을 위한 마스크를 사용한 도핑된 폴리실리콘막의 식각 공정으로 실리콘 기판(21)을 노출시키는 얼라인키를 형성한다.In another embodiment of the present invention, after the doped polysilicon film is formed on the silicon substrate, an alignment key for exposing the silicon substrate 21 is formed by etching the doped polysilicon film using a mask for forming the alignment key. .

전술한 공정으로, 얼라인 정도의 측정시 단차뿐아니라 실리콘 기판과 서로 다른 원자량을 갖는 물질이 실리콘 기판 상에 위치하여 후방 및 2차 산란 전자가 크고 전자빔에 의한 대전 현상을 막을 수 있어 얼라인을 실시하기가 쉽고 얼라인이 정확하고 균일하게 된다.In the above-described process, in addition to the step of measuring alignment, a material having a different atomic weight from that of the silicon substrate is located on the silicon substrate, so that the rear and secondary scattered electrons are large and the charging phenomenon by the electron beam can be prevented. It is easy to implement and the alignment is accurate and uniform.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible within the scope of the present invention without departing from the technical idea. It will be evident to those who have knowledge of.

상기와 같이 이루어지는 본 발명은, 반도체 소자 얼라인키 형성 공정시, 얼라인키 형성 전에 텅스텐 실리사이드막, 도핑된 폴리실리콘막, 금속 등의 원자량이 큰 물질을 증착하여 얼라인키를 형성함으로 하여, 얼라인 정확도의 향상으로 중첩 정확도를 증가시켜서 공정 안정화를 통한 수율을 향상시킨다.According to the present invention, the alignment key is formed by depositing a material having a large atomic weight such as a tungsten silicide film, a doped polysilicon film, and a metal before forming the alignment key in the semiconductor device alignment key forming process. Improved yield increases the process stability by increasing the nesting accuracy.

Claims (3)

반도체기판 상부에 상기 반도체기판과의 원자량의 차이가 큰 박막을 형성하는 제1단계; 및Forming a thin film on the semiconductor substrate having a large difference in atomic weight from that of the semiconductor substrate; And 상기 박막을 선택 식각하여 상기 반도체기판의 일부를 노출시키는 제2단계Selectively etching the thin film to expose a portion of the semiconductor substrate 를 포함하여 이루어지는 반도체 소자의 얼라인키 형성 방법.Alignment key forming method of a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 반도체기판과 상기 박막 사이에 절연막을 형성하는 제3단계A third step of forming an insulating film between the semiconductor substrate and the thin film 를 더 포함하여 이루어지는 반도체 소자의 얼라인키 형성 방법.The alignment key forming method of the semiconductor device further comprising. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 박막은 텅스텐 실리사이드막 또는 도핑된 폴리실리콘막인 반도체 소자의 얼라인키 형성 방법.And the thin film is a tungsten silicide layer or a doped polysilicon layer.
KR1019970075095A 1997-12-27 1997-12-27 Alignment Key Formation Method of Semiconductor Device KR19990055183A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075095A KR19990055183A (en) 1997-12-27 1997-12-27 Alignment Key Formation Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075095A KR19990055183A (en) 1997-12-27 1997-12-27 Alignment Key Formation Method of Semiconductor Device

Publications (1)

Publication Number Publication Date
KR19990055183A true KR19990055183A (en) 1999-07-15

Family

ID=66171411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075095A KR19990055183A (en) 1997-12-27 1997-12-27 Alignment Key Formation Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR19990055183A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695876B1 (en) * 2005-06-24 2007-03-19 삼성전자주식회사 Overlay key and method for forming the same, semiconductor device and method for manufacturing the semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236523A (en) * 1988-07-27 1990-02-06 Oki Electric Ind Co Ltd Wafer alignment mark and formation thereof
JPH04100207A (en) * 1990-08-20 1992-04-02 Fuji Xerox Co Ltd Positioning mark forming method for electron-beam exposure
JPH04334011A (en) * 1991-05-09 1992-11-20 Nec Corp Formation of exposure alignment pattern
JPH05291105A (en) * 1992-04-10 1993-11-05 Oki Electric Ind Co Ltd Method for forming alignment mark
JPH06177027A (en) * 1992-12-09 1994-06-24 Mitsubishi Electric Corp Electron beam lithography and semiconductor device
JPH07153669A (en) * 1993-12-01 1995-06-16 Nec Yamagata Ltd Manufacture of semiconductor device
JPH09199588A (en) * 1996-01-17 1997-07-31 Toshiba Corp Manufacture of semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236523A (en) * 1988-07-27 1990-02-06 Oki Electric Ind Co Ltd Wafer alignment mark and formation thereof
JPH04100207A (en) * 1990-08-20 1992-04-02 Fuji Xerox Co Ltd Positioning mark forming method for electron-beam exposure
JPH04334011A (en) * 1991-05-09 1992-11-20 Nec Corp Formation of exposure alignment pattern
JPH05291105A (en) * 1992-04-10 1993-11-05 Oki Electric Ind Co Ltd Method for forming alignment mark
JPH06177027A (en) * 1992-12-09 1994-06-24 Mitsubishi Electric Corp Electron beam lithography and semiconductor device
JPH07153669A (en) * 1993-12-01 1995-06-16 Nec Yamagata Ltd Manufacture of semiconductor device
JPH09199588A (en) * 1996-01-17 1997-07-31 Toshiba Corp Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695876B1 (en) * 2005-06-24 2007-03-19 삼성전자주식회사 Overlay key and method for forming the same, semiconductor device and method for manufacturing the semiconductor device

Similar Documents

Publication Publication Date Title
US6255035B1 (en) Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices
KR100293401B1 (en) Fabrication method for high-capacitance storage node structures
US6391426B1 (en) High capacitance storage node structures
JPS62232127A (en) Manufacture of semiconductor device
JPS6323657B2 (en)
JPH05343308A (en) Method for fabricating semiconductor device
US6150070A (en) Method of creating optimal profile in single layer photoresist
KR100372073B1 (en) Exposure mask, exposure mask manufacturing method, and semiconductor device manufacturing method using exposure mask
KR19990055183A (en) Alignment Key Formation Method of Semiconductor Device
US5994007A (en) Pattern forming method utilizing first insulative and then conductive overlayer and underlayer
US4461825A (en) Method for forming resist pattern
JP2002305135A (en) Forming method for resist pattern
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JP3619037B2 (en) Pattern formation method
US11682559B2 (en) Method to form narrow slot contacts
KR100251993B1 (en) The method for forming t shape gate conduction film pattern
JPS6040184B2 (en) Manufacturing method of semiconductor device
JPS6152567B2 (en)
JP2583986B2 (en) Method of forming resist pattern
JPS60207339A (en) Pattern forming method
KR960002764B1 (en) Fine patterning method of semiconductor fabricating process
JPH042183B2 (en)
KR0151294B1 (en) Method of fabricating field effect transistor
KR19990004859A (en) Manufacturing process of alignment key of semiconductor device
JPH0658875B2 (en) X-ray mask and pattern forming method using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application