KR19990002519A

KR19990002519A - How to Form Metal Wiring

Info

Publication number: KR19990002519A
Application number: KR1019970026139A
Authority: KR
Inventors: 한정희
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-06-20
Filing date: 1997-06-20
Publication date: 1999-01-15

Abstract

순수 구리를 이용한 금속 배선의 형성 방법이 개시되어 있다. 반도체 기판의 상부에 장벽 금속층을 형성한 후, 그 위에 감광막 패턴을 형성하여 금속 배선이 형성될 부위를 오픈시킨다. 상기 반도체 기판을 구리 수용액에 담근 후 전기 도금을 실시하여 상기 오픈된 부위에 구리 배선층을 형성한다. 구리 수용액 속에서 장벽 금속층을 이용한 전기 도금 방법을 사용하여 순수 구리 배선층을 형성함으로써, 배선 공정을 용이하게 진행할 수 있다.A method of forming a metal wiring using pure copper is disclosed. After the barrier metal layer is formed on the semiconductor substrate, a photosensitive film pattern is formed thereon to open a portion where the metal wiring is to be formed. The semiconductor substrate is dipped in an aqueous copper solution, followed by electroplating to form a copper wiring layer on the open portion. By forming a pure copper wiring layer using the electroplating method using the barrier metal layer in aqueous copper solution, a wiring process can be easily advanced.

Description

How to Form Metal Wiring

본 발명은 금속 배선의 형성 방법에 관한 것으로, 보다 상세하게는 전기 도금을 이용하여 순수 구리(copper; Cu)로 이루어진 금속 배선을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming metal wirings, and more particularly, to a method of forming metal wirings made of pure copper (Cu) using electroplating.

집적 회로에서는 소자와의 오믹 콘택(Ohmic contact) 또는 쇼트키 콘택(Schottky contact), 소자들 간의 상호 연결(interconnection), 또는 칩과 외부 회로와의 연결 등에 금속 배선 공정을 사용된다.In integrated circuits, metallization processes are used for ohmic or Schottky contacts with devices, interconnections between devices, or for connecting chips to external circuits.

이러한 금속 배선 공정에 응용되는 금속 박막은 용이한 형성, 저온 공정 가능, 우수한 접착성(adhesion), 식각 공정의 용이성 및 선택성, 내열성 및 접속성 등의 특성을 만족하여야 한다. 또한, 상기 금속 박막은 낮은 콘택 저항, 실리콘과의 적당한 반응 및 우수한 전기 전도도를 가져야 한다. 또한, 상기 금속 박막은 전기적 이동(electromigration)에 대한 저항성, 내부식성, 내산화성 및 화학적 내구성을 만족하여야 한다.The metal thin film applied to the metal wiring process should satisfy characteristics such as easy formation, low temperature processing, excellent adhesion, ease and selectivity of the etching process, heat resistance, and connectivity. In addition, the metal thin film should have low contact resistance, proper reaction with silicon, and good electrical conductivity. In addition, the metal thin film must satisfy resistance to electromigration, corrosion resistance, oxidation resistance, and chemical durability.

이제까지 금속 배선 공정은 알루미늄(aluminum; Al)을 스퍼터(sputter) 방식으로 증착하여 형성하는 것이 그 주류를 이루고 있는데, 반도체 칩이 점점 고집적화됨에 따라 알루미늄 배선을 사용할 경우 힐록(hillock)이나 전기적 이동에 의한 회로의 단락이 문제시된다.Until now, the metal wiring process is mainly formed by depositing aluminum (Aluminum) in a sputter method. As semiconductor chips are becoming more integrated, when aluminum wiring is used, it is caused by hillock or electrical movement. A short circuit is a problem.

따라서, 최근에는 알루미늄 배선 대신에 구리(Cu) 배선을 적용하고자 하는 추세에 있은데, 순수 구리로 금속 배선을 형성할 경우에는 증착 및 식각 공정이 매우 어려워진다.Therefore, in recent years, there has been a trend to apply copper (Cu) wiring instead of aluminum wiring. When forming metal wiring with pure copper, deposition and etching processes become very difficult.

이에 따라, 현재는 알루미늄에 소량의 구리를 첨가한 금속 배선이 주로 사용되고 있다.Therefore, metal wiring which added a small amount of copper to aluminum is mainly used nowadays.

본 발명의 목적은 전기 도금을 이용하여 순수 구리로 이루어진 금속 배선을 형성하는 방법을 제공하는데 있다.An object of the present invention is to provide a method of forming a metal wiring made of pure copper using electroplating.

도 1 내지 도 5는 본 발명에 의한 금속 배선의 형성 방법을 설명하기 위한 단면도들이다.1 to 5 are cross-sectional views illustrating a method of forming a metal wiring according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 : 실리콘 기판102 : 절연층100 silicon substrate 102 insulating layer

104 : 장벽 금속층106 : 구리 배선층104: barrier metal layer 106: copper wiring layer

상기 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,

반도체 기판의 상부에 장벽 금속층(barrier metal layer)을 형성하는 단계; 상기 장벽 금속층의 상부에 감광막 패턴을 형성하여 금속 배선이 형성될 부위를 오픈시키는 단계; 상기 반도체 기판을 구리 수용액에 담근 후 전기 도금을 실시하여 상기 오픈된 부위에 구리 배선층을 형성하는 단계; 및Forming a barrier metal layer on top of the semiconductor substrate; Forming a photoresist pattern on the barrier metal layer to open a portion where a metal wiring is to be formed; Dipping the semiconductor substrate in an aqueous copper solution and then performing electroplating to form a copper wiring layer on the open portion; And

상기 감광막 패턴을 제거하는 단계를 구비하는 것을 특징으로 하는 금속 배선의 형성 방법을 제공한다.It provides a method of forming a metal wiring, characterized in that it comprises the step of removing the photosensitive film pattern.

바람직하게는, 상기 전기 도금은 상기 장벽 금속층을 전극으로 사용하여 상기 전극에 전류를 흘려 상기 수용액 속의 구리 이온을 상기 장벽 금속층의 표면에 환원시키는 방식으로 실시한다.Preferably, the electroplating is performed in such a manner as to flow a current through the electrode using the barrier metal layer as an electrode to reduce copper ions in the aqueous solution to the surface of the barrier metal layer.

상기 감광막 패턴을 제거하는 단계 후, 상기 장벽 금속층의 노출된 부위를 식각하는 단계를 더 구비한다.After removing the photoresist pattern, the method may further include etching the exposed portion of the barrier metal layer.

본 발명은 구리 수용액 속에서 장벽 금속층을 이용한 전기 도금 방법을 사용하여 순수 구리 배선층을 형성한다. 따라서, 배선 공정을 용이하게 진행할 수 있다.The present invention forms a pure copper wiring layer using an electroplating method using a barrier metal layer in an aqueous copper solution. Therefore, the wiring process can be easily progressed.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1을 참조하면, 반도체 기판(100)의 상부에 PSG(phosphosilicate glass) 또는 BPSG(borophosphosilicate glass)와 같은 산화물로 이루어진 절연층(102)을 형성한다. 이어서, 사진식각 공정을 통해 상기 절연층(102)을 식각하여 상기 기판(100)의 도전성 부위를 노출시키는 콘택홀을 형성한다.Referring to FIG. 1, an insulating layer 102 made of an oxide such as phosphosilicate glass (PSG) or borophosphosilicate glass (BPSG) is formed on the semiconductor substrate 100. Subsequently, the insulating layer 102 is etched through a photolithography process to form a contact hole exposing the conductive portion of the substrate 100.

이어서, 상기 콘택홀이 형성된 결과물의 전면에 예컨대 티타늄(Ti)을 얇게 증착하여 장벽 금속층(104)을 형성한다.Subsequently, a thin layer of titanium (Ti) is deposited on the entire surface of the resultant product in which the contact hole is formed to form the barrier metal layer 104.

도 2를 참조하면, 상기 장벽 금속층(104)의 상부에 감광막을 도포한 후 이를 노광 및 현상하여 금속 배선이 형성될 부위를 오픈시키는 감광막 패턴(105)을 형성한다.Referring to FIG. 2, a photoresist film is coated on the barrier metal layer 104 and then exposed and developed to form a photoresist pattern 105 that opens a portion where a metal wiring is to be formed.

도 3을 참조하면, 상기 감광막 패턴(105)이 형성되어 있는 기판(100)을 구리 수용액(108) 속에 담근다. 이어서, 상기 장벽 금속층(104)을 전극으로 사용하여 상기 전극에 전류를 흘려서 상기 수용액(108) 속의 구리 이온을 상기 장벽 금속층(104)의 표면에 환원시키는 전기 도금을 실시한다. 그 결과, 노출된 장벽 금속층(104)의 상부에 구리 배선층(106)이 형성된다.Referring to FIG. 3, the substrate 100 on which the photoresist pattern 105 is formed is dipped in the copper aqueous solution 108. Subsequently, electroplating is performed using the barrier metal layer 104 as an electrode to reduce the copper ions in the aqueous solution 108 to the surface of the barrier metal layer 104 by flowing a current through the electrode. As a result, a copper wiring layer 106 is formed on top of the exposed barrier metal layer 104.

도 4를 참조하면, 상기 감광막 패턴(105)을 산소(O₂) 세정 방법으로 제거한 후, 불소(F)를 이용한 플라즈마 식각 방법으로 노출된 장벽 금속층(102)을 식각해 낸다.Referring to FIG. 4, after removing the photoresist pattern 105 by an oxygen (O ₂ ) cleaning method, the exposed barrier metal layer 102 is etched by a plasma etching method using fluorine (F).

상기한 장벽 금속층(102)의 플라즈마 식각이 완료되면, 도 5에 도시된 바와 같이 원하는 순수 구리 배선층(106)이 완성된다.When the plasma etching of the barrier metal layer 102 is completed, the desired pure copper wiring layer 106 is completed as shown in FIG. 5.

상술한 바와 같이 본 발명에 따른 금속 배선의 형성 방법에 의하면, 구리 수용액 속에서 장벽 금속층을 이용한 전기 도금 방법을 사용하여 순수 구리 배선층을 형성한다. 따라서, 배선 공정을 용이하게 진행할 수 있다.As described above, according to the method for forming a metal wiring according to the present invention, a pure copper wiring layer is formed using an electroplating method using a barrier metal layer in an aqueous copper solution. Therefore, the wiring process can be easily progressed.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.

Claims

Forming a barrier metal layer on top of the semiconductor substrate;

Forming a photoresist pattern on the barrier metal layer to open a portion where a metal wiring is to be formed;

Dipping the semiconductor substrate in an aqueous copper solution and then performing electroplating to form a copper wiring layer on the open portion; And

Removing the photosensitive film pattern.

The method of claim 1, wherein the electroplating is performed by applying a current to the electrode using the barrier metal layer as an electrode to reduce copper ions in the aqueous solution to the surface of the barrier metal layer. Way.

The method of claim 1, further comprising etching the exposed portion of the barrier metal layer after removing the photoresist pattern.