KR19980703797A - 무선 주파수 시스템에서 에러 보정 증폭을 수행하기 위한 장치 및 방법 - Google Patents

무선 주파수 시스템에서 에러 보정 증폭을 수행하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR19980703797A
KR19980703797A KR1019970707197A KR19970707197A KR19980703797A KR 19980703797 A KR19980703797 A KR 19980703797A KR 1019970707197 A KR1019970707197 A KR 1019970707197A KR 19970707197 A KR19970707197 A KR 19970707197A KR 19980703797 A KR19980703797 A KR 19980703797A
Authority
KR
South Korea
Prior art keywords
pilot
amplifier
error
signal
phase
Prior art date
Application number
KR1019970707197A
Other languages
English (en)
Other versions
KR100273481B1 (ko
Inventor
제임스 이. 미츠라프
Original Assignee
안쏘니 제이. 살리, 주니어
모토롤라, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안쏘니 제이. 살리, 주니어, 모토롤라, 인크. filed Critical 안쏘니 제이. 살리, 주니어
Publication of KR19980703797A publication Critical patent/KR19980703797A/ko
Application granted granted Critical
Publication of KR100273481B1 publication Critical patent/KR100273481B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H03F1/3235—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction using a pilot signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/438—Separate feedback of amplitude and phase signals being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3221—Predistortion by overamplifying in a feedforward stage the distortion signal to have a combined main signal and "negative" distortion to form the predistorted signal for a further stage. so that after amplification in the further stage only the amplified main signal remains

Abstract

무선 주파수 시스템에서 사용하기 위한 에러 보정 증폭기 회로(100)이 제공된다. 에러 보정 증폭기 회로(100)은 제1파일럿 변조 스테이지(101) 및 제2파일럿 변조 스테이지(103)을 포함한다. 제1파일럿 변조 스테이지(101)은 에러 성분을 갖는 제1증폭 신호(129), 및 상기 에러 성분을 나타내는 제1에러 신호(134)를 생성한다. 제2파일ㄽ 변조 스테이지(103)은 상기 제1증폭 신호(129) 및 상기 제1에러 신호(134)를 수신하고 에러 감소 증폭 신호(error reduced amplified signal; 158)를 발생한다.

Description

무선 주파수 시스템에서 에러 보정 증폭을 수행하기 위한 장치 및 방법
셀룰라 및 마이크로파 통신 시스템 응용과 같은 무선 주파수(RF) 시스템 응용에서, 다중 캐리어 입력 신호는 RF 파워 증폭기에 전달되며, 높은 파워 레벨에서의 증폭기 고유의 비선형 특성은 일반적으로 증폭기 출력이 바람직하지 않은 상호 변조(IM) 곱을 갖게 한다. 이들 IM 곱은 동작 증폭기 주파수 범위에 걸쳐 바람직하지 않은 간섭 및 누화를 야기시킬 수 있다. 또한, IM 곱은 RF 장비에 대한 전송 표준을 초과할 수 있다.
IM 곱을 감소시키기 위한 한가지 종래 방법은 스펙트럼 분석 방법을 이용하는 것이며, 미국 특허 제4,879,519호에 기재되어 있다. 스펙트럼 분석 방법은 후보(candidate) IM 곱의 주파수에 동조된 수신기를 사용하여 증폭기의 출력을 스캐닝하는 방법을 포함한다. 후보 IM 곱에 관한 IM 레벨은 스캐너에 의해 판독되며, 선형기는 IM 곱을 최소화하도록 조정된다. IM 곱의 레벨 판독 및 IM 곱의 최소화를 위한 조정과 같은 절차는 IM 곱들 각각의 레벨이 선정된 수락가능 레벨 이하로 될 때까지 반복된다.
이러한 종래 방법이 IM 곱을 감소시키더라도,이 방법은 IM 곱에 대한 반복적 서치를 위해 스캐너를 필요로 하고, 따라서 IM 곱을 스캔하고 검색하는데 걸리는 시간 때문에 수렴 간격(convergence interval)이 늦춰진다. 또한, 이 방법은 정교한 스펙트럼 분석 장비를 필요로 하여, 증폭기에 상당한 비용을 추가시킨다.
따라서, RF 시스템에서 IM 곱을 감소시키면서 비용을 낮추고 빠른 수렴 시간으로 다중 캐리어 입력 신호를 증폭시키기 위한 방법 및 장치가 필요하다.
[발명의 요약]
본 발명의 한 특징에 따르면, 무선 주파수 시스템에서 에러 보정 증폭을 수행하기 위한 장치 및 방법이 제공된다. 이 장치는 제1파일럿(pilot) 변조 스테이지 및 제2파일럿 변조 스테이지를 갖는 에러 보정 증폭기 회로이다. 제1파일럿 변조 스테이지에서는 에러 성분을 갖는 제1증폭 신호 및 에러 성분을 나타내는 제1에러 신호를 생성한다. 제2파일럿 변조 스테이지에서는 제1증폭 신호 및 에러 신호를 수신하며, 에러 감소된 증폭 신호를 발생한다.
양호하게는, 제1파일럿 변조 스테이지는 파일럿 변조 회로, 및 이 파일럿 변조 회로에 응답하는 증폭기를 포함한다. 파일럿 변조 회로는 양호하게는 위상 및 이득 제어 회로(phase and gain control circuit) 및 이 회로에 결합된 파일럿 변조기를 포함한다. 양호한 실시예에서, 파일럿 변조기는 위상 파일럿 소스 및 이득 파일럿 소스에 의해 구동된다.
제2파일럿 변조 스테이지는 양호하게는 에러 삽입 커플러(error insertion coupler), 이 커플러에 응답하는 제2파일럿 변조기, 및 이 제2파일럿 변조기에 응답하는 메인 증폭기를 포함한다. 에러 삽입 커플러는 제1증폭 신호 및 에러 신호를 수신하고, 메인 증폭기는 에러 감소 출력 신호를 발생한다.
본 발명의 다른 특징에 따르면, 에러 보정 증폭기 회로는 증폭기, 위상 파일럿 소스, 증폭기에 결합된 파일럿 변조기, 및 제1온/오프 스위치를 포함한다. 온/오프 스위치는 파일럿 변조기와 적어도 하나의 파일럿 소스를 선택적으로 스위칭한다. 양호하게는, 제1온/오프 스위치는 DC 오프셋 보상을 행하는데 사용된다.
에러 보정 증폭을 행하는 방법은 에러 보정 증폭기 회로를 조정하는 방법을 포함한다. 양호한 실시예에 따르면, 이 방법은 고유의 왜곡 특성을 갖는 제1증폭기를 제공하는 단계, 제1증폭기와 거의 동일한 왜곡 특성을 갖는 제2증폭기를 제공하는 단계, 제1증폭기에 응답하는 캐리어 검출기에 의해 검출된 파워 레벨에 응답하여 제1위상 및 이득 제어 회로를 세팅하는 단계, 및 제1증폭기의 출력으로부터 위상이 벗어난 에러 신호를 생성하기 위해 제2증폭기에 응답하는 파일럿 검출기의 출력에 응답하여 제2위상 및 이득 제어 회로를 세팅하는 단계를 포함한다.
의도된 장점과 함께 본 발명 자체는 첨부된 도면을 참조하여 상세한 설명으로부터 가장 잘 이해되어질 것이다.
본 발명은 일반적으로 무선 주파수(RF) 시스템에서 사용하기 위한 증폭기, 특히 에러 보정 증폭기에 관한 것이다.
도 1은 본 발명에 따른 에러 보정 증폭기 회로의 양호한 실시예를 도시하는 블록 회로도이다.
도 2는 본 발명에 따른 에러 보정 증폭기 회로의 제2양호한 실시예를 도시하는 블록 회로도이다.
도 3은 본 발명에 따른 에러 보정 증폭기 회로의 제3양호한 실시예를 도시하는 블록 회로도이다.
도 4는 본 발명에 따른 에러 보정 증폭기 회로의 제4양호한 실시예를 도시하는 블록 회로도이다.
[양호한 실시예의 상세한 설명]
도 1을 참조하면, 에러 보정 증폭기 회로의 양호한 실시예가 도시된다. 에러 보정 증폭기 회로(100)은 제1파일럿 변조 스테이지(101) 및 제2파일럿 변조 스테이지(103)을 포함한다. 제1파일럿 변조 스테이지(101)은 제1파일럿 변조기(106), 제1위상 및 이득 제어 회로(108), 보조 증폭기(companion amplifier; 110), 제1지연라인(112), 캐리어 소거 컴바이너(carrier cancellation combiner; 114), 캐리어 검출기(116), 제2위상 및 이득 제어 회로(118), 제2지연 라인(120) 및 에러 증폭기(122)를 포함한다. 제1파일럿 변조 스테이지(101)은 또한 입력 노드(102)로부터 입력 신호를 입력신호를 수신하는 양방향 스플리터(two way splitter; 104)를 포함한다.
제2파일럿 변조 스테이지(103)은 에러 삽입 커플러(136), 제2파일럿 변조기(138), 메인 증폭기(152), 출력 샘플러(output sampler; 156) 및 엔벨로프 검출기(envelope detector; 162 및 164)를 포함한다. 제2파일럿 변조 스테이지(103)은 또한, 이득 파일럿 검출기(166), 위상 파일럿 검출기(168), 위상 파일러 소스(140) 및 이득 파일럿 소스(142)를 포함한다. 제2파일럿 변조 스테이지(103)은 또한 DC 보상 온/오프 스위치(144, 146, 148 및 150)을 포함한다. 제1 및 제2파일럿 변조 스테이지 이외에도, 증폭기 회로(100)은 또한 제1 및 제2파일럿 변조 스테이지(101, 103)에 결합된 제어기(170)를 포함한다.
동작 중에, 입력 신호는 입력 노드(102)에서 수신되고 양방향 스플리터(104)에 전달된다. 스플리터(104)는 제1파일럿 변조기(6)에 전달된 제1신호, 및 제1위상 및 이득 제어 회로(108) 내에 전달된 제1신호와 거의 동일한 제2신호를 제공한다. 제1파일럿 변조기(6)에서, 진폭 변조기는 이득 파일럿 소스(142)에 의해 구동되고, 위상 변조기는 위상 파일럿 소스(140)에 의해 구동된다. 제1파일럿 변조기(6)으로부터 출력은 보조 증폭기(110)에 전달된다.
보조 증폭기(110)에 의해 생성된 왜곡 곱(distortion products)은 캐리어 소거 컴바이너(114)에 의해 분리되고, 에러 증폭기(122)에 의해 증폭되며, 에러 삽입 커플러(136)에 의해 재삽입되어, 에러 삽입 커플러(136)의 출력에서의 신호는 캐리어에 관련된 진폭이 양호하게는 동일하지만, 보조 증폭기(110)의 출력에 존재하는 왜곡 곱과는 위상이 벗어난 왜곡 곱을 포함한다. 이러한 양호한 구성은 메인 증폭기(152)에 의해 생성된 왜곡을 소거하도록 디자인되고, 왜곡 특성은 보조 증폭기(110)의 것과 거의 동일한 것으로 추정한다.
제1위상 및 이득 제어 회로(108)은 제어기(170)에 의해 제어되고, 제1지연라인(112)에 의해 지연된 다음 캐리어 소거 컴바이너(114)의 제2포트에 전달되는 출력 신호를 생성한다. 보조 증폭기(110)은 캐리어 소거 컴바이너(114)의 제1포트에 차례로 전달되는 증폭 신호(124)를 생성한다. 캐리어 소거 컴바이너(114)는 제3포트에서의 제1출력 신호(128) 및 제4포트에서의 제2출력 신호(130)을 생성한다.
제1출력 신호(128)은 보조 증폭기(110) 내의 증폭으로부터의 IM 곱에 의해 일반적으로 발생되는 에러 성분을 갖는다. 제2출력 신호(130)은 보조 증폭기(110)에 의해 생성된 IM 곱을 나타내는 에러 성분, 및 잔류 캐리어 신호 성분을 갖는다. 캐리어 검출기(116)은 제2출력 신호(130)을 수신하고, 캐리어 소거 컴바이너(114)에 의해 제거되지 않은 출력신호(128) 내에 있는 잔류 캐리어 신호 성분을 검출한다. 제1위상 및 이득 제어회로(108)은 이러한 잔류 캐리어 신호 성분을 최소화시키도록 제어기(170)에 의해 조정된다.
제2위상 및 이득 제어 회로(118)은 제2출력 신호(130)을 수신하고 제어기(170)으로부터의 제어 신호에 응답한다. 제2위상 및 이득 제어 회로(118)은 제어기(170)으로붙의 제어 정보에 응답하여, 제1출력 신호(128) 내의 에러 성분을 나타내는 신호(132)를 생성한다. 신호(132)는 에러 신호(134)를 생성하기 위해 에러 증폭기(122)에 의해 증폭된다.
출력 신호(128)은 제1증폭 신호(129)를 생성하기 위해 제2지연 라인(120)에 의해 지연된다. 제1증폭 신호(129)는 증폭기(110)의 왜곡 특성으로 인한 에러 성분을 갖는다. 에러 삽입 커플러(136)은 제1증폭 신호(129) 및 에러 신호(134)를 수신하여, 결합된 신호를 생성한다.
양호한 실시예에서, 제어기(170)은 Motorola 68030 프로세서와 같은, 즉 에러 삽입 커플러(136)을 통과한 후에 에러 신호(134)의 진폭이 제1증폭 신호(129) 내의 에러 성분의 진폭의 2배가 되게 제2위상 및 이득 제어 회로(118)을 제어하도록 프로그램된 마이크로프로세서를 포함한다. 또한, 에러 신호(134)는 제1증폭 신호(129) 내의 에러 성분과는 위상이 다르고, 양호하게는 180°만큼 위상이 벗어난다.
제2파일럿 변조기 회로(138)은 에러 삽입 커플러(136)으로부터의 결합된 신호를 수신하고, 위상 파일럿 소스(140) 및 이득 파일럿 소스(142)로부터 파일럿 변조 신호를 인가하여 파일럿 변조된 출력 신호(151)을 생성한다. 제2파일럿 변조기(138)로부터의 출력 신호(151)은 메인 증폭기(152)에 의해 증폭되어 출력 증폭 신호(154)를 생성한다. 출력 증폭 신호(154)는 출력 샘플러(156)에 의해 샘플된 다음, 에러 감소된 증폭 신호(158)로서 에러 보정 증폭기 회로(100)의 출력에 제공된다.
출력 샘플러(156)으로부터의 샘플된 신호는 양방향 스플리터(160)에 의해 2개의 경로로 분할된다. 제1경로는 엔벨로프 검출기(162) 내에 전달되고, 제2경로는 엔벨로프 검출기(164) 내에 전달된다. 제1경로는 위상 파일럿 검출기(168)을 포함하고, 제2경로는 이득 파일럿 검출기(166)을 포함한다. 위상 파일럿 검출기(168) 및 이득 파일럿 검출기(166) 각각은 위상 및 이득 파일럿 소스(140 및 142) 각각으로부터의 입력을 수신한다. 위상 및 이득 파일럿 검출기(168 및 166) 각각은 제어기(170) 용도로 사용하기 위한 검출된 위상 및 이득 파일럿 신호 정보를 갖는 제어 신호를 제공한다. 제어기(170)은 제2위상/이득 제어 회로(118)을 조정하므로써 출력 신호(158) 내의 IM 곱을 감소시키기 위해서 파일럿 검출기(166 및 168)로부터의 검출된 신호 정보에 응답한다.
회로(100)의 추가 특징은 파일럿 변조기(106, 138)로 연결되는 모든 파일럿 신호 라인 내의 제어기 구동 온/오프 스위치(144,146,148,150)를 준비하는 것이다. 제어기(170)은 파일럿 변조기(106,138)로의 변조 입력이 적절한 온/오프 스위치에 의해 턴오프되었을 때 출력을 샘플링하므로써 파일럿 검출기(166,168) 내의 소정의 DC 오프셋을 눌 아웃(null out) 시키는 능력을 갖는다. 제어기(170)은 파일럿 변조가 다시 턴온될 때 파일럿 검출기 출력으로부터, 측정된 잔류 DC 오프셋 신호를 감산시킨다. 물론, 엔벨로프 검출기 출력과 파일럿 검출기 입력 사이에 있는 라인 내에 DC 보상 스위치(144,146,148,150)을 배치하거나, 엔벨로프 검출기 출력에 접속된 파일럿 검출기 입력을 그라운드(ground) 시키기 위한 수단을 제공하므로써 동일한 효과가 달성될 수도 있다.
도 2는 전치 증폭기(208)를 갖는 증폭기 회로(200)의 다른 양호한 실시예를 도시한다. 증폭기 회로(200)는 도 1의 증폭기 회로(100)와 비교하여 약간 변형되었고, 그 차이점만이 기술된다. 도 1의 입력(102)와 양방향 스플리터(104) 사이에서, 위상 및 이득 파일럿 소스(140 및 142)로부터의 제1 및 제2파일럿 제어 라인(206 및 204)에 의해 구동된 제3파일럿 변조기(202)는 전치 증폭기(208)에 결합된다. 전치 증폭기(208)은 양호하게는 보조 증폭기(110)과 거의 같은 왜곡 특성을 갖도록 선택된다. 이러한 방식에서, 제어기(170)은 도 1과 관련하여 기술된 파일럿 검출기(166 및 168)의 출력에 기초하여 제3증폭기(208) 내의 왜곡을 보상할 수 있다.
본 분야의 통상의 지식을 가진 자는 도 2의 전치 증폭기(208)과 같은, 도 1에 도시된 증폭기 회로에 많은 추가 증폭기들이 부가될 수 있음을 알 수 있다. 다중 증폭기들이 사용될 수 있더라도, 각 증폭기가 도 2의 파일럿 변조기(202)와 같은, 파일럿 변조기 회로와 양호하게 결합되는 것을 주지하는 것이 중요하다. 또한, 양호한 실시예에서, 각 증폭기는 거의 동일한 왜곡 특성을 갖는다. 각 증폭기가 거의 동일한 왜곡 특성을 갖는 경우, 제어기(107)은 에러 커플러(136)에 삽입된 에러 신호(134)의 정확한 진폭 및 위상을 좀 더 정확하게 결정할 수 있다. 그러나, 증폭기들이 서로 다른 왜곡 특성을 갖더라도, 제어기(170)은 이들 변동을 보상하기 위해 증폭기들 각각에 접속된 다양한 위상 및 이득 제어 회로들을 조정하도록 프로그램될 수 있다.
본 발명의 다른 특징은 에러 신호(134)의 진폭 및 위상이 메인 증폭기(152)에 의해 생성된 왜곡을 소거하도록 위상 및 이득 제어 회로(108)을 자동 조정하기 위한 방법을 제공한다. 양호한 정렬 방법에 있어서, 제1위상 이득 제어 회로(108)은 제2출력 신호(130) 내에 존재하는 캐리어 파워를 최소화시키도록 세팅된다. 이는 도 1에 도시된 바와 같이, 자동, 적응 프로세스일 수 있으며, 제어기(170)은 제1위상 및 이득 제어 회로(108)의 세팅을 연속적으로 갱신하여, 캐리어 검출기(116)에 의해 검출된 파워를 최소화시킨다. 캐리어 소거는 또한 단지 간단한 원-타임 조정(one-time adjustment)일 수 있다. 후자의 방법은 몇몇 응용에서 취해질 수 있는데, 그 이유는 에러 증폭기(122)가 소정의 중요한 자체 왜곡을 부여하지 않고도 최종 신호를 처리하기에 충분히 큰 경우, 이러한 시스템이 제2출력 신호(130) 내의 작은 양의 캐리어 파워를 견뎌내기 때문이다.
본 분야의 숙련된 자들은 제1위상 및 이득 제어 회로(108)을 조정하는 단계가 보조 증폭기(110)의 이득 및 위상 시프트 내의 드리프트(drifts)를 보상하기 위해 주로 사용됨을 알 수 있다 .이들 문제점들이 그다지 심각하지 않은 경우, 이러한 단계는 시스템 성능에 부정적인 영향을 끼치지 않고 생략될 수 있다.
제2위상 및 이득 제어 회로(110) 내의 위상 조절기는 그 다음 위상 파일럿 검출기(168)의 출력을 최소화시키도록 조정된다. 마찬가지로, 제2위상 및 이득 제어 회로(118) 내의 이득 조절기는 이득 파일럿 검출기(166)의 출력을 최소화시키도록 조정된다. 그 다음, 상기 단계들은 파일럿 소거시에 더 이상의 개선점이 보여지지 않을 때까지 반복된다. 제2파일럿 변조기(138)의 출력은 메인 증폭기(152)에 의해 생성된 왜곡을 시뮬레이트(simulate) 하도록 세팅된다.
제2파일럿 변조기(138)은 제1파일럿 변조기(106)에 의해 생성된 변조 측대역이 캐리어에 대해 동일한 진폭을 갖지만, 제1파일럿 변조기(106)의 출력에 존재하는 변조 측대역으로부터 위상이 180° 벗어난 에러 삽입 커플러(136)의 출력에서 나타나도록 회로(100)이 자체 정렬되게 한다. 이들 변조 측대역은 양호하게는 제2파일럿 변조기(138) 자체 내에 생성된 변조 측대역에 의해 제2파일럿 변조기(138)의 출력에서 소거된다. 양호한 실시예에서, 파일럿 변조기 및 증폭기 부품들은 다음의 이론적으로 이상적인 조건들에 근접하도록 선택된다:
1. 모든 파일럿 변조기들은 스스로 IMD를 생성할 수 없다.
2. 모든 파일럿 변조기들은 동일한 변조 특성을 갖는다.
3. 모든 파일럿 변조기들은 신호 경로에서 그들 각각의 증폭기에 바로 선행한다.
4. 이득 파일럿 신호는 각 변조기에서 동일한 크기 및 위상을 갖는다.
5. 위상 파일럿 신호는 각 변조기에서 동일한 크기 및 위상을 갖는다.
6. 메인 증폭기 및 보조 증폭기 둘다는 동일한 왜곡 특성을 갖는다.
상기 이론적 고려 사항은 각 파일럿 변조기가 관련 증폭기의 왜곡 특성을 정확하게 시뮬레이트하도록 시스템을 디자인하는데 있어서 가장 중요한 점이다.
실제로, 메인 증폭기(152) 및 보조 증폭기(110) 둘다는 동일한 왜곡 특성을 가질 것 같지는 않다. 이는 그 차이가 합당하게 작고 반복가능한 (또는 대비 시간 및 온도가 최소한 안정한) 한, 그다지 문제가 되지는 않는다. 이 경우, 각 파일럿 변조기에 공급된 파일럿 신호에서의 차이가 작으며, 이득 파일럿 진폭은 2개의 증폭기들 사이의 이득 압축에서의 차이를 보상하도록 조정된다. 예를 들면, 제2파일럿 변조기(138)에 공급된 이득 파일럿 신호는 메인 증폭기(152)가 보조 증폭기(110)보다 좀 더 큰 이득 압축을 갖는 경우 증가될 수 있다. 마찬가지로, 위상 파일럿 진폭은 진폭 대 위상 변조 전환에서의 차이를 보상하도록 조정될 수 있다. 이러한 파일럿 진폭 조정은 양호하게는 증폭기 디자인 프로세스의 일부로서, 각 증폭기 디자인 프로세스시에 수행된 최종 턴-업 절차의 일부로서, 또는 공장에서 각 증폭기에 대해 수행된 최종 턴-업 절차의 일부로서 한번만 수행된다.
도 3을 참조하면, 대안적인 양호한 실시예가 도시된다. 이 실시예는 보조 증폭기가 메인 증폭기와 동일한 파워 레벨로 구동되는 응용과 같은 몇몇 응용에서 도 1의 시스템에 비해 양호하다. 이러한 방법은 동일한 파워 레벨을 갖는 2개의 증폭기가 서로 다른 파워 레벨을 갖는 2개의 증폭기보다 좀 더 근접하게 일치된 왜곡 특성을 갖기 때문에, 이전의 2개의 실시예보다 에러 소거가 양호하다. 그러나, 효율적으로 동작하기 위해서는, 보조 증폭기(110)으로부터의 파워 출력은 메인 증폭기(152)으로부터의 출력과 동상으로(in phase) 합산되어야 하기 때문에, 증폭기 둘다는 시스템 출력(258)에 똑같이 기여한다.
도 3의 시스템은 제2파일럿 변조기(138)을 구동시키기 위해서 제3지연 라인(304)과 제3이득 및 위상 제어 회로(306)을 갖는 제3입력 신호 경로를 생성하도록 3방향 스플리터(302)를 먼저 추가하므로써 이러한 파워 합산을 수행하는 수단을 제공한다. 에러 삽입 커플러(136)은 제3입력 신호 경로를 따라 배치되고, 제3위상 및 이득 제어 회로(306)과 제2파일럿 변조기(138) 사이에 접속된다. 제2지연 라인(120)으로부터의 출력(129)는 출력 컴바이너(308)에 전달되어, 메인 증폭기 출력(154)에 부가될 수 있다.
초기 시스템 디자인 중에, 제3지연 라인(304)의 지연은 입력 스플리터(302)로부터 에러 증폭기(122)의 출력까지의 지연과 일치하도록 선택된다. 정렬 프로세스 중에, 제3위상 및 이득 제어 회로(306)은 덤프 포트 검출기(dump port detector; 310)으로부터의 신호를 최소화시키도록 조정되어, 출력 컴바이너(308)에 접속된 덤프 포트(312)에서 소모된 파워를 최소화시킨다. 이는 보조 증폭기(110) 및 메인 증폭기(152)가 거의 동일한 파워 레벨로 거의 동상으로 동작하게 한다(파워 레벨은 캐리어 소거 컴바이너 및 제2지연 라인에서 파워 손실이 없다면 정확하게 동일하다). 제3위상 및 이득 제어 회로(306)의 조정은 제1 및 제2위상 및 이득 제어 회로(108, 118)의 조정들 사이에서 정상적으로 행해진다.
다른 양호한 실시예는 도 4에 도시된다. 이 시스템은 보조 증폭기 및 메인 증폭기 둘다가 거의 동일한 파워 출력 능력을 갖는 경우의 상황에서 사용된다는 점에서 도 3과 유사하다. 주된 차이점은 도 4는 도 3의 제2신호 경로(에러 증폭기 및 관련 블록)을 생략했지만, 다음에 나타난 바와 같이, 좀 더 복잡한 정렬 절차가 생략된다는 점이다.
1. 제1단계는 시스템을 종래 형태의 2 피드포워드 루프(feedforward loop)로서 사전 정렬하는 것이다. 이는 제2파일럿 변조기를 턴오프시킨 다음 미국 특허 출원 제08/282,298호에 요약된 정렬 절차를 따르므로써 달성될 수 있다.
2. 제2파일럿 변조기를 다시 턴온시킨다.
3. 다음 단계들을 순차적으로 반복시킨다.
3a. 검출된 이득 파일럿 신호를 눌 아웃시키기 위해 제1 및 제2이득 제어 회로를 함께 동일 방향으로 조정한다.
3b. 검출된 위상 파일럿 신호를 눌 아웃시키기 위해 필요하다면, 제1위상 제어 회로를 조정한다.
3c. 덤프 로드에 전달된 파워를 최소화시키기 위해 제2이득 및 위상 제어 회로를 조정한다.
단계 3b가 증폭기 스테이지에서, 이득 조절기에서의 부수적인 위상 시프트, 및 진폭 변조(AM)/위상 변조(PM) 전환을 보상하기 위해서만 필요하다는 것을 주지해야 한다. 이들 문제점들이 그다지 심하지 않다면, 단계 3b는 최종(사후 정렬) 시스템 성능에 영향을 주지 않고도 생략될 수 있다. 이는, 이론적으로 이득 평형이 단지 직선형 2피드포워드 루프와, 추가 에러 보정을 위한 사전 왜곡(predistortion)을 이용하는 루프 사이에서의 차이이기 때문이다.
본 분야의 숙련된 자들은 상기 방법 및 장치가 증폭된 출력을 생성하도록 다중 캐리어 입력 신호를 증폭시키고, IM 곱을 감소시킨다. 또한, 양호한 실시예들은 값비싼 스펙트럼 분석 장비를 사용하지 않고 누린 수렴 반복적 프로세스 없이도 이러한 바람직한 기능을 유리하게 수행한다.
상기 방법 및 장치의 다른 장점 및 변형은 본 분야의 숙련자들에게 쉽게 알 수 있는 일이다. 본 발명은 좀 더 넓은 관점에서 보면, 특정한 상세 설명 및 예시적 예에 국한되지 않고, 본 발명의 개념을 벗어나지 않는 한도에서 다양한 변형이 이루어질 수 있음을 알 수 있다.

Claims (10)

  1. 무선 주파수 시스템에서 사용하기 위한 에러 보정 증폭기 회로에 있어서,
    에러 성분을 갖는 제1증폭 신호, 및 상기 에러 성분을 나타내는 에러 신호를 생성하는 제1파일럿 변조 스테이지(a first pilot modulation stage); 및
    상기 제1증폭 신호 및 상기 에러 신호를 수신하고 에러 감속 증폭 신호(error reduced amplified signal)를 발생하는 제2파일럿 변조 스테이지
    를 포함하는 것을 특징으로 하는 에러 보정 증폭기 회로.
  2. 제1항에 있어서, 상기 제1파일럿 변조 스테이지는 파일럿 변조 회로, 및 이 파일럿 변조 회로에 응답하는 증폭기를 포함하는 것을 특징으로 에러 보정 증폭기 회로.
  3. 제1항에 있어서, 상기 제1파일럿 변조 스테이지는
    입력 신호를 수신하고 제1 및 제2입력 신호를 발생하는 신호 스플리터(signal splitter);
    상기 신호 스필리터에 결합되고 상기 제1입력 신호를 수신하는 제1파일럿 변조기;
    상기 신호 스플리터에 결합되고 상기 제2입력 신호를 수신하는 위상 및 이득 제어 회로(a phase and gain control circuit);
    상기 제1파일럿 변조기에 응답하는 증폭기; 및
    상기 증폭기에 응답하고 상기 위상 및 이득 제어 회로에 응답하며 상기 제1증폭 신호를 발생하는 커플러(coupler)
    를 포함하는 것을 특징을 하는 에러 보정 증폭기 회로.
  4. 제3항에 있어서, 상기 제1파일럿 변조 스테이지는 상기 커플러와 통신하는 제2위상 및 이득 제어 회로, 및 상기 제2위상 및 이득 제어 회로에 결합되고 상기 에러 신호를 발생하는 에러 증폭기를 더 포함하는 것을 특징으로 에러 보정 증폭기 회로.
  5. 제3항에 있어서, 상기 제1위상 및 이득 제어 회로는 프로그램가능한 제어기와 통신하는 것을 특징으로 에러 보정 증폭기 회로.
  6. 제1항에 있어서, 상기 제2파일럿 변조 스테이지는
    상기 제1증폭 신호 및 상기 에러 신호를 수신하는 에러 삽입 커플러(a error insertion coupler);
    상기 에러 삽입 커플러에 응답하는 제2파일럿 변조기; 및
    상기 제2파일럿 변조기에 응답하고 상기 에러 감소 증폭 신호를 발생하는 메인 증폭기
    를 포함하는 것을 특징으로 에러 보정 증폭기 회로.
  7. 제1항에 있어서, 상기 무선 주파수 시스템은 셀룰라 시스템과 마이크로파 시스템 중 하나를 포함하는 것을 특징으로 에러 보정 증폭기 회로.
  8. 무선 주파수 시스템에서 사용하기 위한 에러 보정 증폭기 회로를 정렬하는 방법에 있어서,
    고유의 왜곡 특성(inherent distortion characteristics)을 갖는 제1증폭기를 제공하는 단계;
    상기 제1증폭기와 유사한 왜곡 특성을 갖는 제2증폭기를 제공하는 단계;
    상기 제1증폭기에 응답하는 캐리어 검출기에 의해 검출된 파워 레벨에 응답하여 제1위상 및 이득 제어 회로를 세팅하는 단계; 및
    상기 제1증폭기의 출력으로부터 위상이 벗어난(out of phase) 에러 신호를 생성하기 위해 상기 제2증폭기에 응답하는 파일럿 검출기의 출력에 응답하여 제2위상 및 이득 제어 회로를 세팅하는 단계
    를 포함하는 것을 특징으로 에러 보정 증폭기 회로의 정렬 방법.
  9. 에러 보정 무선 주파수 증폭기 회로에 있어서,
    증폭기;
    위상 파일럿 소스;
    이득 파일럿 소스;
    상기 증폭기에 결합된 파일럿 변조기; 및
    상기 파일럿 변조기와 상기 위상 파일럿 소스를 선택적으로 결합하기 위한 제1온/오프 스위치
    를 포함하는 것을 특징으로 에러 보정 무선 주파수 증폭기 회로.
  10. 제9항에 있어서, 상기 파일럿 변조기와 상기 이득 파일럿 소스를 선택적으로 결합하기 위한 제2온/오프 스위치를 더 포함하는 것을 특징으로 에러 보정 무선 주파수 증폭기 회로.
KR1019970707197A 1995-10-17 1996-08-20 무선 주파수 시스템에서 에러 보정 증폭을 수행하기 위한 장치 및 방법 KR100273481B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/544221 1995-10-17
US8/544,221 1995-10-17
US08/544,221 US5621354A (en) 1995-10-17 1995-10-17 Apparatus and method for performing error corrected amplification in a radio frequency system

Publications (2)

Publication Number Publication Date
KR19980703797A true KR19980703797A (ko) 1998-12-05
KR100273481B1 KR100273481B1 (ko) 2000-12-15

Family

ID=24171281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970707197A KR100273481B1 (ko) 1995-10-17 1996-08-20 무선 주파수 시스템에서 에러 보정 증폭을 수행하기 위한 장치 및 방법

Country Status (7)

Country Link
US (1) US5621354A (ko)
EP (1) EP0797869A4 (ko)
JP (1) JPH10511535A (ko)
KR (1) KR100273481B1 (ko)
CN (1) CN1069004C (ko)
AU (1) AU712625B2 (ko)
WO (1) WO1997015113A1 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770971A (en) * 1996-07-26 1998-06-23 Northern Telecom Limited Distortion compensation control for a power amplifier
US5774018A (en) * 1996-09-18 1998-06-30 Hughes Electronics Corporation Linear amplifier system and method
US5872814A (en) * 1997-02-24 1999-02-16 At&T Wireless Services Inc. Method for linearization of RF transmission electronics using baseband pre-distortion in T/R compensation pilot signals
US5955917A (en) * 1997-08-27 1999-09-21 Hughes Electronics Corporation Nonlinear amplifier calibration system and methods
US5999048A (en) * 1998-01-13 1999-12-07 Lucent Technologies Inc. Method and apparatus for spread spectrum pilot extraction for RF amplifiers
US5959500A (en) * 1998-01-26 1999-09-28 Glenayre Electronics, Inc. Model-based adaptive feedforward amplifier linearizer
US5929704A (en) * 1998-02-20 1999-07-27 Spectrian Control of RF error extraction using auto-calibrating RF correlator
GB9804744D0 (en) * 1998-03-06 1998-04-29 Wireless Systems Int Ltd Feed forward amplifier
US6046635A (en) * 1998-04-08 2000-04-04 Powerwave Technologies, Inc. Dynamic predistortion compensation for a power amplifier
US6028477A (en) * 1998-04-08 2000-02-22 Powerwave Technologies, Inc. Adaptive biasing in a power amplifier
US6208207B1 (en) 1999-05-05 2001-03-27 Simon Fraser University Adaptive linearizer for RF power amplifiers
US6393372B1 (en) 1999-05-17 2002-05-21 Eugene Rzyski Automated frequency stepping noise measurement system
US6242978B1 (en) 1999-06-30 2001-06-05 Harris Corporation Method and apparatus for linearizing an amplifier
US6172564B1 (en) 1999-07-30 2001-01-09 Eugene Rzyski Intermodulation product cancellation circuit
GB2356993A (en) * 1999-12-03 2001-06-06 Wireless Systems Int Ltd A pre-distortion arrangement for an amplifier in which a second substantially identical amplifier is used to produce distortion components
US6631481B1 (en) * 2000-02-16 2003-10-07 International Business Machines Corporation Method and apparatus for injecting an error into a waveform sent over a data link
US6496064B2 (en) 2000-08-15 2002-12-17 Eugene Rzyski Intermodulation product cancellation circuit
JP2002101138A (ja) * 2000-09-26 2002-04-05 Toshiba Corp フィードフォワード型リニアライザ
US6452446B1 (en) * 2000-12-29 2002-09-17 Spectrian Corporation Closed loop active cancellation technique (ACT)-based RF power amplifier linearization architecture
US6525603B1 (en) * 2001-01-05 2003-02-25 Remec, Inc. Feedforward amplifier linearization adapting off modulation
EP1227577B1 (en) * 2001-01-23 2006-10-18 Telefonaktiebolaget LM Ericsson (publ) Method and apparatus for compensation of cross modulation effects
WO2002060049A2 (en) * 2001-01-23 2002-08-01 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for compensation of cross modulation effects
US20020146996A1 (en) * 2001-03-06 2002-10-10 Bachman Thomas A. Scanning receiver for use in power amplifier linearization
US6829471B2 (en) 2001-03-07 2004-12-07 Andrew Corporation Digital baseband receiver in a multi-carrier power amplifier
US6701138B2 (en) * 2001-06-11 2004-03-02 Rf Micro Devices, Inc. Power amplifier control
EP1400010B1 (en) * 2001-06-20 2006-11-08 Harris Corporation Rf transmitter employing linear and non-linear pre-correctors
US6734731B2 (en) * 2001-06-28 2004-05-11 Simon Fraser University Self-calibrated power amplifier linearizers
US7015751B2 (en) * 2001-06-28 2006-03-21 Simon Fraser University Decorrelated power amplifier linearizers
US6683495B2 (en) * 2001-06-28 2004-01-27 Simon Fraser University Reduced architecture for multibranch feedforward power amplifier linearizers
US6600369B2 (en) 2001-12-07 2003-07-29 Motorola, Inc. Wideband linear amplifier with predistortion error correction
US6724252B2 (en) * 2002-02-21 2004-04-20 Rf Micro Devices, Inc. Switched gain amplifier circuit
US6700439B2 (en) 2002-04-11 2004-03-02 Andrew Corporation Zero-bias bypass switch
US6812786B2 (en) 2002-04-11 2004-11-02 Andrew Corporation Zero-bias bypass switching circuit using mismatched 90 degrees hybrid
US20040070454A1 (en) * 2002-10-15 2004-04-15 Triquint Semiconductor, Inc. Continuous bias circuit and method for an amplifier
US6701134B1 (en) 2002-11-05 2004-03-02 Rf Micro Devices, Inc. Increased dynamic range for power amplifiers used with polar modulation
US7403573B2 (en) * 2003-01-15 2008-07-22 Andrew Corporation Uncorrelated adaptive predistorter
US6985706B2 (en) * 2003-01-23 2006-01-10 Powerwave Technologies, Inc. Feed forward amplifier system employing self-generating alignment lists and adaptive controller
US7729668B2 (en) 2003-04-03 2010-06-01 Andrew Llc Independence between paths that predistort for memory and memory-less distortion in power amplifiers
US7123086B2 (en) * 2003-05-07 2006-10-17 Powerwave Technologies, Inc. Feed forward amplifier employing positive feedback pilot generation
US6972622B2 (en) * 2003-05-12 2005-12-06 Andrew Corporation Optimization of error loops in distributed power amplifiers
US7259630B2 (en) * 2003-07-23 2007-08-21 Andrew Corporation Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter
US6963242B2 (en) * 2003-07-31 2005-11-08 Andrew Corporation Predistorter for phase modulated signals with low peak to average ratios
US7023273B2 (en) * 2003-10-06 2006-04-04 Andrew Corporation Architecture and implementation methods of digital predistortion circuitry
US7109791B1 (en) 2004-07-09 2006-09-19 Rf Micro Devices, Inc. Tailored collector voltage to minimize variation in AM to PM distortion in a power amplifier
US7336127B2 (en) * 2005-06-10 2008-02-26 Rf Micro Devices, Inc. Doherty amplifier configuration for a collector controlled power amplifier
US7330071B1 (en) 2005-10-19 2008-02-12 Rf Micro Devices, Inc. High efficiency radio frequency power amplifier having an extended dynamic range

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471798A (en) * 1967-12-26 1969-10-07 Bell Telephone Labor Inc Feed-forward amplifier
US3649927A (en) * 1970-02-27 1972-03-14 Bell Telephone Labor Inc Feed-fordward amplifier
US3755754A (en) * 1972-02-04 1973-08-28 Varian Associates Predistortion compensation for a microwave amplifier
US3815040A (en) * 1973-03-02 1974-06-04 Bell Telephone Labor Inc Feed-forward, error-correcting systems
US3873936A (en) * 1974-03-07 1975-03-25 Bell Telephone Labor Inc Apparatus for reducing distortion in a repeatered transmission system
US3922617A (en) * 1974-11-18 1975-11-25 Cutler Hammer Inc Adaptive feed forward system
US3993961A (en) * 1975-10-31 1976-11-23 Bell Telephone Laboratories, Incorporated Overcompensated feedforward method and apparatus using overdistorted main amplifiers
US4458209A (en) * 1981-02-03 1984-07-03 Motorola, Inc. Adaptive power control circuit
JPS60106209A (ja) * 1983-11-15 1985-06-11 Kokusai Denshin Denwa Co Ltd <Kdd> マイクロ波電力増幅装置
US4517521A (en) * 1984-02-28 1985-05-14 C-Cor Electronics, Inc. Feed forward circuit and a method for aligning and balancing the same
US4583049A (en) * 1984-06-15 1986-04-15 Trw Inc. Feed-forward circuit
US4580105A (en) * 1985-01-25 1986-04-01 At&T Bell Laboratories Automatic reduction of intermodulation products in high power linear amplifiers
US4636741A (en) * 1985-11-01 1987-01-13 Motorola, Inc. Multi-level power amplifying circuitry for portable radio transceivers
US4717884A (en) * 1986-04-14 1988-01-05 Motorola, Inc. High efficiency RF power amplifier
US4879519A (en) * 1988-10-31 1989-11-07 American Telephone And Telegraph Company, At&T Bell Labs Predistortion compensated linear amplifier
US4885551A (en) * 1988-10-31 1989-12-05 American Telephone And Telegraph Company At&T Bell Laboratories Feed forward linear amplifier
US4926136A (en) * 1988-12-29 1990-05-15 Westinghouse Electric Corp. Power amplifier combiner for improving linearity of an output
GB2238197A (en) * 1989-11-16 1991-05-22 Motorola Inc Feed-forward amplifier with amplitude and phase pre-correction
GB2238196A (en) * 1989-11-16 1991-05-22 Motorola Inc Feed forward amplifier with pre-distortion
GB2238195A (en) * 1989-11-16 1991-05-22 Motorola Inc Feed forward amplifier with pilot tone cancellation
US5023565A (en) * 1990-01-26 1991-06-11 At&T Bell Laboratories Linear amplifier with automatic adjustment of feed forward loop gain and phase
CA2046413C (en) * 1990-07-11 1994-01-04 Shoichi Narahashi Feed-forward amplifier
US5077532A (en) * 1990-12-17 1991-12-31 Motorola, Inc. Feed forward distortion minimization circuit
US5307022A (en) * 1991-04-15 1994-04-26 Motorola, Inc. High dynamic range modulation independent feed forward amplifier network
US5130663A (en) * 1991-04-15 1992-07-14 Motorola, Inc. Feed forward amplifier network with frequency swept pilot tone
US5307512A (en) * 1991-06-03 1994-04-26 Motorola, Inc. Power control circuitry for achieving wide dynamic range in a transmitter
US5386198A (en) * 1993-01-28 1995-01-31 Telefonaktiebolaget L M Ericsson Linear amplifier control
US5349300A (en) * 1993-08-10 1994-09-20 Motorola, Inc. Method and apparatus for controlling a peak envelope power of a PA
JPH07147547A (ja) * 1993-11-24 1995-06-06 Nec Corp フィードフォワード型歪補償回路
JP2746107B2 (ja) * 1994-03-31 1998-04-28 日本電気株式会社 フィードフォワード増幅器
US5444418A (en) * 1994-07-29 1995-08-22 Motorola, Inc. Method and apparatus for feedforward power amplifying

Also Published As

Publication number Publication date
WO1997015113A1 (en) 1997-04-24
AU712625B2 (en) 1999-11-11
JPH10511535A (ja) 1998-11-04
CN1172557A (zh) 1998-02-04
EP0797869A1 (en) 1997-10-01
MX9704444A (es) 1997-09-30
US5621354A (en) 1997-04-15
AU3609997A (en) 1998-02-25
EP0797869A4 (en) 1999-08-11
KR100273481B1 (ko) 2000-12-15
CN1069004C (zh) 2001-07-25

Similar Documents

Publication Publication Date Title
KR100273481B1 (ko) 무선 주파수 시스템에서 에러 보정 증폭을 수행하기 위한 장치 및 방법
KR0168505B1 (ko) 피드포워드 전력 증폭용 방법 및 장치
US5323119A (en) Amplifier having feed forward cancellation
US5077532A (en) Feed forward distortion minimization circuit
EP0541789B1 (en) Feed forward amplifier network with frequency swept pilot tone
US5157346A (en) Rf wideband high power amplifier
US5155448A (en) Feed-forward amplifier having increased compression point
EP0585421B1 (en) High dynamic range modulation independent feed forward amplifier network
US6054895A (en) Apparatus and method for pre-distortion correction of a power amplifier stage
US6242979B1 (en) Linearization using parallel cancellation in linear power amplifier
US5977826A (en) Cascaded error correction in a feed forward amplifier
KR20010089465A (ko) 인터모드-보완 전치왜곡 경로를 갖는 병렬 알 에프 전력증폭기를 사용하는 알 에프 전력 증폭기 선형화 장치
US5768699A (en) Amplifier with detuned test signal cancellation for improved wide-band frequency response
US5774018A (en) Linear amplifier system and method
US7173484B2 (en) System and method of carrier reinjection in a feedforward amplifier
US6127889A (en) Nested feed forward distortion reduction system
US6946906B2 (en) System and method of pilot tone reuse in a feedforward amplifier
US6166600A (en) Automatic gain and phase controlled feedforward amplifier without pilot signal
CA2203551C (en) Apparatus and method for performing error corrected amplification in a radio frequency system
KR100313919B1 (ko) 이득및위상보상기능을갖는선왜곡전력증폭기
MXPA97004444A (en) Apparatus and method for making the amplification of the corrected error in a deradecuen system
MXPA97003444A (en) Absorbe material
KR20020054150A (ko) 선형화기의 왜곡 보정 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150821

Year of fee payment: 16

EXPY Expiration of term