KR19980084566A - Multilayer printed circuit board and its manufacturing method - Google Patents
Multilayer printed circuit board and its manufacturing method Download PDFInfo
- Publication number
- KR19980084566A KR19980084566A KR1019970020403A KR19970020403A KR19980084566A KR 19980084566 A KR19980084566 A KR 19980084566A KR 1019970020403 A KR1019970020403 A KR 1019970020403A KR 19970020403 A KR19970020403 A KR 19970020403A KR 19980084566 A KR19980084566 A KR 19980084566A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pattern
- substrate
- material substrate
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 a) 소재 기판을 준비하는 단계; b) 상기 소재 기판 상에 감광성 절연층을 형성하는 단계; c) 상기 감광성 절연층을 노광 및 현상하여 쓰루홀이 음각된 패턴층을 형성하는 단계; d) 상기 패턴층에 전도성 잉크를 도포하여 실크 스크린한 다음 경화시키는 단계; e) 상기 단계 b)-d)를 반복하여 원하는 층수만큼 적층하는 단계; f) 최상층부의 패턴층에 도금 촉매제를 도포하는 단계; 및 g) 상기 최상층부의 패턴층을 무전해 도금하여 회로패턴을 형성하는 단계를 포함하는 다층 인쇄회로기판의 제조방법 및 이 제조방법에 따라 제조된 다층 인쇄회로기판에 관한 것으로서, 본 발명에 따른 제조방법은 제조 공정이 용이하고 제조 단가가 저렴하며, 이 방법으로 얻어진 다층 PCB는 부품이나 칩이 탑재될 최상층부의 평편도가 우수하고 파인 피치의 회로 패턴을 형성할 수 있다는 잇점이 있다.The present invention comprises the steps of a) preparing a material substrate; b) forming a photosensitive insulating layer on the material substrate; c) exposing and developing the photosensitive insulating layer to form a pattern layer having a through hole engraved therein; d) applying conductive ink to the pattern layer, silk screening and curing; e) repeating steps b) -d) to stack as many layers as desired; f) applying a plating catalyst to the pattern layer of the uppermost part; And g) forming a circuit pattern by electroless plating the pattern layer of the uppermost layer, and a multilayer printed circuit board manufactured according to the manufacturing method. The method is easy to manufacture and inexpensive to manufacture, and the multilayer PCB obtained by this method has an advantage in that the flatness of the uppermost layer on which the component or chip is to be mounted is excellent and a fine pitch circuit pattern can be formed.
Description
본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 각층마다 쓰루홀 (through hole)이 형성되어 있으면서 평편도가 확보되어 있어 COB (Chip on Board), BGA (Ball Grid Array), MCM (Multi Chip Module) 등과 같이 고기능화된 복합형 반도체 패키지의 칩 캐리어용으로 이용될 수 있는 다층 인쇄회로기판 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed circuit board and a method for manufacturing the same, and more particularly, through holes are formed in each layer, and a flatness is secured so that COB (Chip on Board) and BGA (Ball Grid Array) are provided. The present invention relates to a multilayer printed circuit board and a method of manufacturing the same, which can be used for a chip carrier of a highly functional complex semiconductor package such as a multi chip module (MCM).
반도체 패키지에서, 칩이 다층화, 복합화, 고기능화, 다기능화됨에 따라 칩 캐리어도 다양한 재질과 구조를 가진 것이 필요하게 되었고, 이에 쓰루홀이 각층마다 형성된 다층 PCB가 제조되기에 이르렀다.In semiconductor packages, as the chips are multi-layered, composited, highly functionalized, and multi-functional, chip carriers also need to have a variety of materials and structures, leading to the manufacture of multilayer PCBs having through holes formed in each layer.
그러나, 이러한 다층 PCB의 제조방법은 상당히 고도의 기술을 필요로 하는 복잡한 공정으로 이루어져 있을 뿐 아니라 신뢰성을 확보하기가 매우 어렵고 제조단가도 높아서 실용성이 적다.However, the manufacturing method of such a multilayer PCB is not only made of a complicated process requiring a very high technology, but also very difficult to secure reliability and high manufacturing cost, which is not practical.
통상의 다층 PCB 제조방법은 에칭기법에 의해 이루어진다. 이는 소재 기판 위에 구리 호일을 적층하고 이를 에칭하여 쓰루홀을 형성하여 각층을 제작한 다음, 이를 적층하는 방법이다. 그러나 이 방법에 따르면 제작공정의 단계수가 많아지고 에칭액의 과다 사용에 따른 환경오염의 문제도 심각하다. 또한 신뢰성 확보를 위하여 고신뢰성을 갖는 소재를 선택하여야 하기 때문에 제조 비용이 상승된다.A conventional multilayer PCB manufacturing method is made by an etching technique. This is a method of laminating a copper foil on a material substrate, etching the same, forming a through hole, manufacturing each layer, and then laminating it. However, according to this method, the number of steps in the manufacturing process increases, and the problem of environmental pollution due to excessive use of the etching solution is also serious. In addition, manufacturing costs are increased because a material having high reliability must be selected to secure reliability.
또 다른 방법은 각층을 무전해 구리 도금하여 다층 PCB를 제조하는 방법이다. 이 방법은 평편도 확보나 파인 피치 제공에 있어서는 유용하나 제조시간과 비용이 과다하기 때문에 실용화하기가 어렵다.Another method is to manufacture a multilayer PCB by electroless copper plating each layer. This method is useful for securing flatness and providing fine pitch, but it is difficult to put to practical use because of excessive manufacturing time and cost.
본 발명이 이루고자 하는 기술적 과제는 평편도 확보가 용이하고 파인 피치의 회로 패턴을 형성할 수 있으며 제조비용이 저렴한 다층 PCB 제조방법을 제공하는 것이다.The technical problem to be achieved by the present invention is to provide a multi-layer PCB manufacturing method that is easy to secure flatness, can form a circuit pattern of fine pitch, and low manufacturing cost.
본 발명이 이루고자 하는 다른 기술적 과제는 고기능화의 복합형 반도체 패키지에 적용할 수 있는 다층 PCB를 제공하는 것이다.Another object of the present invention is to provide a multilayer PCB that can be applied to a highly functional complex semiconductor package.
도 1은 본 발명에 따른 다층 인쇄회로기판의 제조공정을 순차적으로 나타낸 단면도이다.1 is a cross-sectional view sequentially illustrating a manufacturing process of a multilayer printed circuit board according to the present invention.
〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
1... 금속 기판2... 수지층1 ... metal substrate 2 ... resin layer
3... 감광성 절연층4... 쓰루홀3 ... photosensitive insulating layer 4 ... through hole
5, 6... 회로패턴5, 6 ... circuit pattern
본 발명의 기술적 과제는 a) 소재 기판을 준비하는 단계; b) 상기 소재 기판 상에 감광성 절연층을 형성하는 단계; c) 상기 감광성 절연층을 노광 및 현상하여 쓰루홀이 음각된 패턴층을 형성하는 단계; d) 상기 패턴층에 전도성 잉크를 도포하여 실크 스크린한 다음 경화시키는 단계; e) 상기 단계 b)-d)를 반복하여 원하는 층수만큼 적층하는 단계; f) 최상층부의 패턴층에 도금 촉매제를 도포하는 단계; 및 g) 상기 최상층부의 패턴층을 선택적으로 무전해 도금하는 단계를 포함하는 다층 PCB 제조방법에 의하여 이루어질 수 있다.Technical problem of the present invention is a) preparing a material substrate; b) forming a photosensitive insulating layer on the material substrate; c) exposing and developing the photosensitive insulating layer to form a pattern layer having a through hole engraved therein; d) applying conductive ink to the pattern layer, silk screening and curing; e) repeating steps b) -d) to stack as many layers as desired; f) applying a plating catalyst to the pattern layer of the uppermost part; And g) selectively electroless plating the pattern layer of the uppermost layer.
본 발명의 다른 기술적 과제는 상기 본 발명의 제조방법에 따라 제조된 다층 PCB에 의하여 이루어질 수 있다.Another technical problem of the present invention may be achieved by a multilayer PCB manufactured according to the manufacturing method of the present invention.
본 발명에 따른 다층 PCB 제조방법에 있어서, 상기 소재 기판으로는 금속, 세라믹, 수지 등 본 분야에서 사용될 수 있는 것이면 특별히 제한되지 않는다.In the multilayer PCB manufacturing method according to the present invention, the material substrate is not particularly limited as long as it can be used in the art such as metal, ceramic, resin, and the like.
이중, 금속은 열안정성, 열방출성 등이 향상되기 때문에 신뢰성을 높일 수 있을뿐 아니라 제조비용 감소효과도 얻을 수 있어서 소재 기판으로서 바람직하다. 그러나 금속 기판을 사용하는 경우에는 기판 표면에 흑화처리를 실시하여야 한다.Among them, the metal is preferable as a material substrate because the thermal stability, heat dissipation, and the like are improved, thereby increasing the reliability and reducing the manufacturing cost. However, when metal substrates are used, the surface of the substrate should be blackened.
이 소재 기판을 필요에 따라서는 드릴링 또는 펀칭하여 쓰루홀을 형성할 수도 있는데, 금속 기판의 경우에는 표면은 물론 드릴링 또는 펀칭후에 형성된 쓰루홀의 내벽까지 흑화처리하여야 한다.The material substrate may be drilled or punched to form a through hole, if necessary. In the case of a metal substrate, the surface of the material substrate should be blackened to the inner wall of the through hole formed after drilling or punching.
다음으로, 흑화처리된 상기 소재 기판상에 감광성 절연물질을 도포하고 포토마스크를 이용하여 노광 및 현상하여 쓰루홀이 음각으로 파여진 패턴층을 형성한다. 실크 스크린 인쇄법을 응용하여 음각의 쓰루홀을 전도성 잉크로 채워서 회로 패턴을 형성한다.Next, a photosensitive insulating material is coated on the blackened material substrate and exposed and developed using a photomask to form a pattern layer through which a through hole is recessed. Silk-screen printing is applied to fill the indented through-holes with conductive ink to form circuit patterns.
실크 스크린 인쇄법이란 사진식각법을 이용하여 잉크를 도포하고자 하는 부분을 음각하고, 상기 음각부에 잉크를 붓고 스퀴지 (squeegee)로 잉크를 가압하면서 밀어냄으로써 패턴을 형성하는 방법이다. 이 방법은 통상의 전기 도금 또는 무전해 도금법에 비해 간단하게 패턴을 형성할 수 있는 방법이다.The silk screen printing method is a method of forming a pattern by engraving a portion to be applied with ink using photolithography, pouring ink into the engraved portion and pushing the ink with a squeegee. This method is a method which can form a pattern easily compared with normal electroplating or electroless plating.
이렇게 감광성 절연층 형성부터 전도성 잉크를 실크 스크린하는 일련의 단계를 수회 반복하여 원하는 층수만큼을 적층한다.In this manner, a series of steps of silk screening the conductive ink from the photosensitive insulating layer formation are repeated several times to stack as many layers as desired.
그러나 최상부층까지 실크 스크린하지는 않는다. 그 이유는 전도성 잉크의 점성으로 인해 에지 (edge)가 직각으로 형성되지 않고 둥글게 형성되는 라운드 현상이 발생하게 되어 와이어 본딩시 충분한 평편도를 확보하기가 어렵우며, 따라서 파인 피치의 회로를 형성하기가 곤란하다는 문제점이 있기 때문이다.However, the top layer is not silk screened. The reason is that due to the viscosity of the conductive ink, a round phenomenon occurs in which the edges are not formed at right angles but are rounded, making it difficult to secure sufficient flatness during wire bonding, thus forming a fine pitch circuit. This is because there is a problem that is difficult.
따라서 최상부층에 먼저 도금 촉매제를 도포하고 무전해 구리 도금을 실시하여 패턴을 형성한다. 무전해 도금을 실시하면 평편도를 얻을 수 있으며 파인 피치의 회로 패턴을 형성하기도 용이하다.Therefore, a plating catalyst is first applied to the uppermost layer and electroless copper plating is performed to form a pattern. By electroless plating, flatness can be obtained and it is easy to form a fine pitch circuit pattern.
그러나, 무전해 도금은 시간 및 비용을 많이 필요로 하는 공정이기 때문에 최상부층의 패턴 두께가 약 1㎛를 초과하게 되는 경우에는 무전해 도금과 전기 도금을 차례로 실시하여 회로 패턴을 형성할 수 있다. 즉, 약 0.1-0.2㎛까지는 무전해 도금한 다음, 여기에 다시 전기 도금을 실시하여 원하는 두께를 얻은 다음 노광, 현상후 식각하여 회로 패턴을 형성한다.However, since electroless plating is a process that requires a lot of time and cost, when the pattern thickness of the uppermost layer exceeds about 1 mu m, electroless plating and electroplating can be performed in order to form a circuit pattern. In other words, electroless plating is carried out to about 0.1-0.2 占 퐉, and then electroplating again to obtain a desired thickness, followed by etching after exposure and development to form a circuit pattern.
본 발명의 방법에 따르면 편평도가 확보되어 부품 또는 칩을 적재하기가 용이하며 파인 피치의 회로 패턴을 형성할 수 있다는 잇점도 있다. 또한, 신뢰성이 우수함을 물론 제조 공정상 용이하고 제조 비용도 저렴하다.According to the method of the present invention, the flatness is secured, so that it is easy to load a component or a chip, and a circuit pattern of fine pitch can be formed. In addition, it is excellent in reliability, easy in the manufacturing process and low in manufacturing cost.
이하, 도 1을 들어 본 발명을 보다 상세하게 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to FIG. 1.
도 1은 금속 기판을 사용하여 다층 PCB를 제조하는 방법을 단계별로 나타낸 단면도이다.1 is a cross-sectional view showing step by step a method of manufacturing a multilayer PCB using a metal substrate.
먼저, 금속 기판 (1) 상에 수지층 (2)을 형성하는 흑화처리를 실시한다 (도 1의 a).First, the blackening process which forms the resin layer 2 on the metal substrate 1 is performed (a of FIG. 1).
금속 기판은 열안정성, 열방출성 등이 우수한 고신뢰성 기판이나 전도체이기 때문에 표면을 흑화처리하여 절연성을 부여하여야 한다. 흑화처리 전에 금속 기판을 드릴링 또는 펀칭하여 쓰루홀을 형성할 수도 있는데, 이 경우에는 금속 기판의 표면은 물론 쓰루홀의 내벽까지 흑화처리하여야 한다.Since the metal substrate is a highly reliable substrate or conductor having excellent thermal stability, heat dissipation, etc., the surface should be blackened to provide insulation. Through holes may be drilled or punched to form through holes prior to the blackening process. In this case, the surface of the metal substrate as well as the inner wall of the through holes should be blackened.
이어서, 상기 흑화처리된 금속 기판 (1) 상에 감광성 절연층 (3)을 형성한 다음 (도 1의 b), 상기 감광성 절연층 (3) 상에 포토 마스크를 놓고 노광 및 현상하여 쓰루홀 (4)이 음각으로 파여진 패턴층을 형성한다 (도 1의 c).Subsequently, a photosensitive insulating layer 3 is formed on the blackened metal substrate 1 (b of FIG. 1), and a photomask is placed on the photosensitive insulating layer 3 to expose and develop a through hole ( 4) to form a recessed pattern layer (Fig. 1c).
다음으로, 상기 패턴층에 전도성 잉크를 붓고 실크 스크린한 다음, 경화시켜서 회로 패턴 (5)을 형성한다 (도 1의 d).Next, a conductive ink is poured into the pattern layer, silkscreened, and cured to form a circuit pattern 5 (FIG. 1 d).
상기의 감광성 절연층 형성 단계부터 회로 패턴 형성 단계까지의 일련의 공정을 반복하여 원하는 층만큼을 적층한다 (도 1의 e 및 f).The series of steps from the photosensitive insulating layer forming step to the circuit pattern forming step are repeated to stack as many layers as desired (e and f in FIG. 1).
이어서, 최상층부를 형성하기 위하여 상기 결과물에 감광성 절연층 (3)을 도포한 다음, 노광 및 현상하여 패턴층을 형성하고, 상기 패턴층 상에 음각으로 파여진 쓰루홀에 도금 촉매제를 도포한다 (도 1의 g).Subsequently, a photosensitive insulating layer 3 is applied to the resultant to form a top layer, and then exposed and developed to form a patterned layer, and a plating catalyst is applied to the through-holes engraved intaglio on the patterned layer (Fig. 1 g).
계속하여 상기 최상층부를 무전해 도금하여 최상층부의 회로 패턴 (6)을 형성한다 (도 1의 h).Subsequently, the uppermost part is electroless plated to form a circuit pattern 6 of the uppermost part (h in Fig. 1).
그러나 무전해 도금은 시간 및 비용이 많이 드는 공정이기 때문에 상기 최상부층의 회로 패턴 (6)이 소정의 두께, 예를 들어 1㎛보다 두껍게 형성되어야 하는 경우에는 1㎛ 이하까지만 무전해 도금한 다음 전기 도금함으로써 원하는 두께의 회로 패턴을 얻는다. 이로써 제조시간 및 제조단가를 낮출 수 있다. However, electroless plating is a time-consuming and expensive process, so if the circuit pattern 6 of the uppermost layer is to be formed thicker than a predetermined thickness, for example 1 μm, electroless plating is performed only up to 1 μm or less By plating, a circuit pattern of a desired thickness is obtained. As a result, manufacturing time and manufacturing cost can be reduced.
본 발명에 따른 제조방법은 제조 공정이 용이하고 제조 단가가 저렴하며, 이 방법으로 얻어진 다층 PCB는 부품이나 칩이 탑재될 최상층부의 평편도가 우수하고 파인 피치의 회로 패턴을 형성할 수 있다는 잇점이 있다.The manufacturing method according to the present invention is easy in the manufacturing process and the manufacturing cost is low, and the multilayer PCB obtained by this method has the advantage that the flatness of the uppermost layer where the component or chip is to be mounted is excellent and a fine pitch circuit pattern can be formed. have.
Claims (7)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970020403A KR19980084566A (en) | 1997-05-23 | 1997-05-23 | Multilayer printed circuit board and its manufacturing method |
CN98102155A CN1201367A (en) | 1997-05-23 | 1998-05-19 | Multi-layer printed circuit board and mfg. method thereof |
JP10138327A JPH10335831A (en) | 1997-05-23 | 1998-05-20 | Multilayered wiring board and its manufacture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970020403A KR19980084566A (en) | 1997-05-23 | 1997-05-23 | Multilayer printed circuit board and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980084566A true KR19980084566A (en) | 1998-12-05 |
Family
ID=19506946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970020403A KR19980084566A (en) | 1997-05-23 | 1997-05-23 | Multilayer printed circuit board and its manufacturing method |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH10335831A (en) |
KR (1) | KR19980084566A (en) |
CN (1) | CN1201367A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100396866B1 (en) * | 2001-02-26 | 2003-09-03 | 산양전기주식회사 | manufacturing method of flexible printed circuit board used photosensitivity insulating material |
KR100797716B1 (en) * | 2006-03-21 | 2008-01-23 | 삼성전기주식회사 | Light Emitting Diodes-Backlight Unit without printed circuit boards and Manufacturing method thereof |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100350820C (en) * | 2000-06-30 | 2007-11-21 | E·I·内穆尔杜邦公司 | Process for thick film circuit patterning |
TW200405786A (en) * | 2002-08-06 | 2004-04-01 | Taiyo Ink Mfg Co Ltd | Manufacturing method of multi-layer printed circuit board and multi-layer printed circuit board |
CN101959374B (en) * | 2009-07-15 | 2013-03-20 | 三星电子株式会社 | Method for manufacturing multilayer printed circuit board |
JP5775683B2 (en) * | 2010-11-10 | 2015-09-09 | セーレン株式会社 | Conductive metal pattern forming method and electronic / electrical device |
JP5775684B2 (en) * | 2010-11-10 | 2015-09-09 | セーレン株式会社 | Conductive metal pattern forming method and electronic / electric element |
CN106937488A (en) * | 2017-05-03 | 2017-07-07 | 奥士康精密电路(惠州)有限公司 | A kind of anti-welding copper-clad plate printing process of electrolyte resistance |
CN106982517A (en) * | 2017-05-26 | 2017-07-25 | 东莞翔国光电科技有限公司 | A kind of method that use thermosetting ink prints PCB welding resisting layers |
-
1997
- 1997-05-23 KR KR1019970020403A patent/KR19980084566A/en not_active Application Discontinuation
-
1998
- 1998-05-19 CN CN98102155A patent/CN1201367A/en active Pending
- 1998-05-20 JP JP10138327A patent/JPH10335831A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100396866B1 (en) * | 2001-02-26 | 2003-09-03 | 산양전기주식회사 | manufacturing method of flexible printed circuit board used photosensitivity insulating material |
KR100797716B1 (en) * | 2006-03-21 | 2008-01-23 | 삼성전기주식회사 | Light Emitting Diodes-Backlight Unit without printed circuit boards and Manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JPH10335831A (en) | 1998-12-18 |
CN1201367A (en) | 1998-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3382096B2 (en) | Method for manufacturing multilayer circuit board having via, chip carrier, and method for manufacturing chip carrier | |
KR100733253B1 (en) | High density printed circuit board and manufacturing method thereof | |
US6598291B2 (en) | Via connector and method of making same | |
KR100295732B1 (en) | Method for filling holes in printed wiring boards | |
KR0155877B1 (en) | Multi layer circuit board and manufacturing method of the same | |
KR20000047653A (en) | Two signal one power plane circuit board | |
JPH0724337B2 (en) | Multilayer circuit card structure and manufacturing method thereof | |
KR960020642A (en) | Printed Circuit Board with Optional Filled Plated Through Hole | |
US6303881B1 (en) | Via connector and method of making same | |
KR19980084566A (en) | Multilayer printed circuit board and its manufacturing method | |
KR100704920B1 (en) | Pcb and it's manufacturing method used bump board | |
JP3289858B2 (en) | Method of manufacturing multi-chip module and method of mounting on printed wiring board | |
US20070132087A1 (en) | Via hole having fine hole land and method for forming the same | |
KR100713693B1 (en) | Printed circuit board mounting electronic components within using screen printing and mounting method thereof | |
KR100250136B1 (en) | Multilayer circuit board and method of manufacturing the same | |
KR100351923B1 (en) | method for fabricating PCB | |
KR100771320B1 (en) | Embedded chip printed circuit board and fabricating method of the same | |
JPH01145891A (en) | Manufacture of circuit substrate with solder bump | |
KR19990073135A (en) | Manufacturing method for multi-layer printed circuit board | |
JPH1079568A (en) | Manufacturing method of printed circuit board | |
JP2003152311A (en) | Method of manufacturing wiring board | |
KR100894180B1 (en) | Manufacturing method of printed circuit board | |
KR100338668B1 (en) | method for manufacturing multi-layer PCB | |
KR100333626B1 (en) | Making method for PCB | |
KR101480557B1 (en) | Printed circuit board and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
WITB | Written withdrawal of application |