KR19980075720A - Semiconductor chip package and manufacturing method thereof - Google Patents

Semiconductor chip package and manufacturing method thereof Download PDF

Info

Publication number
KR19980075720A
KR19980075720A KR1019970011984A KR19970011984A KR19980075720A KR 19980075720 A KR19980075720 A KR 19980075720A KR 1019970011984 A KR1019970011984 A KR 1019970011984A KR 19970011984 A KR19970011984 A KR 19970011984A KR 19980075720 A KR19980075720 A KR 19980075720A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
attached
package body
chip
Prior art date
Application number
KR1019970011984A
Other languages
Korean (ko)
Inventor
권대길
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970011984A priority Critical patent/KR19980075720A/en
Publication of KR19980075720A publication Critical patent/KR19980075720A/en

Links

Abstract

본 발명은 반도체 칩 패키지 및 그의 제조 방법에 관한 것으로, 반도체 칩과 리드 사이의 전기적 연결 공정이 완료된 리드 프레임을 봉지하는 몰딩 공정에서 액상의 몰딩 컴파운드가 성형 금형의 캐비티 내부로 주입되는 속도에 따라서 성형 금형의 캐비티 내부에 존재하는 반도체 칩, 리드 프레임의 다이 패드 및 내부 리드의 유동에 따른 문제점을 해결하기 위하여, 미리 성형 공정에 의해 제조된 하부 패키지 몸체의 상부면에 반도체 칩을 부착하며, 반도체 칩의 외측에 리드를 부착하여 반도체 칩과 리드를 전기적으로 연결한 상태에서 액상의 몰딩 컴파운드를 이용하여 하부 패키지 몸체의 상부면에 형성된 반도체 칩과, 반도체 칩과 전기적으로 연결된 리드의 일부분을 봉지하여 상부 패키지 몸체가 형성된 반도체 칩 패키지 및 그의 제조 방법이 개시되어 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip package and a method of manufacturing the same, and according to a rate at which a liquid molding compound is injected into a cavity of a molding die in a molding process of encapsulating a lead frame in which an electrical connection process between a semiconductor chip and a lead is completed. In order to solve the problems caused by the flow of the semiconductor chip, the die pad of the lead frame and the internal lead existing in the cavity of the mold, the semiconductor chip is attached to the upper surface of the lower package body manufactured by the molding process in advance, The lead is attached to the outside of the semiconductor chip and the lead is electrically connected to the semiconductor chip formed on the upper surface of the lower package body using a liquid molding compound, and a portion of the lead electrically connected to the semiconductor chip is encapsulated. Semiconductor chip package with a package body and a method of manufacturing the same It is.

Description

반도체 칩 패키지 및 그의 제조 방법 (Semiconductor chip package and mathod for manufacturing thereof)Semiconductor chip package and method for manufacturing thereof

본 발명은 반도체 칩 패키지 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 미리 제조된 하부 패키지 몸체의 상부에 반도체 칩과 리드가 부착된 상태에서 반도체 칩 및 반도체 칩과 전기적으로 연결된 리드 부분이 트랜스퍼 몰딩 공정에 의해 봉지되어 상부 패키지 몸체가 형성된 반도체 칩 패키지 및 그의 제조 방법에 관한 것이다.The present invention relates to a semiconductor chip package and a method of manufacturing the same, and more particularly, transfer parts of a semiconductor chip and a lead part electrically connected to the semiconductor chip in a state in which a semiconductor chip and a lead are attached to an upper part of a prefabricated lower package body. The present invention relates to a semiconductor chip package encapsulated by a process and having an upper package body formed therein and a method of manufacturing the same.

반도체 칩을 패키징하는 목적은 반도체 칩의 정상적인 동작과 신뢰성을 보장하기 위한 보호 몸체를 형성함과 동시에 반도체 칩과 외부 시스템과 전기적으로 연결될 수 있는 수단을 제공하는 것이다. 보호용 패키지 몸체를 열경화성 수지나 열가소성 수지를 이용한 플라스틱 성형 방법으로 형성하면, 세라믹 패키지에 비해 신뢰성은 떨어지지만 제조비용이 적게 들고 대량생산이 가능하다는 이점이 있다.The purpose of packaging a semiconductor chip is to provide a means for electrically connecting the semiconductor chip and an external system while forming a protective body to ensure the normal operation and reliability of the semiconductor chip. When the protective package body is formed by a plastic molding method using a thermosetting resin or a thermoplastic resin, it is less reliable than a ceramic package but has an advantage of low manufacturing cost and mass production.

트랜스퍼 몰딩 공정은 플라스틱 패키지 몸체를 형성하기 위해 가장 널리 사용되는 공정이다. 이것은 반도체 칩이 부착된 리드 프레임 스트립을 금형에 장착한 다음 일정한 용기에 들어 있는 액상의 몰딩 컴파운드를 금형의 캐비티에 주입한 후 이형시키는 과정으로 이루어져 있다. 금형은 상부 금형과 하부 금형으로 나눌 수 있다.The transfer molding process is the most widely used process to form plastic package bodies. This consists of mounting a lead frame strip on which a semiconductor chip is attached to a mold, and then injecting a liquid molding compound in a predetermined container into the mold cavity and then releasing the mold. The mold can be divided into upper mold and lower mold.

도 1은 다이 패드에 반도체 칩이 실장된 리드 프레임이 성형 금형에 투입된 상태에서 성형 수지가 주입되는 상태를 나타내는 단면도이다.1 is a cross-sectional view showing a state in which a molding resin is injected while a lead frame in which a semiconductor chip is mounted on a die pad is inserted into a molding die.

도 1을 참조하여 성형 금형을 설명하면, 성형 금형(100)은 상부 금형(10)과 하부 금형(20)을 구비하며, 상하부 금형(10, 20)은 각각 고온의 액체 상태의 몰딩 컴파운드(30, Molding Compound)가 흘러가는 성형로(29, runner)와, 성형로(29)와 연결되어 있으며, 액상의 몰딩 컴파운드(30)가 주입되는 게이트(27, Gate) 및 게이트(27)와 연결되어 있으며, 형성하고자 하는 패키지 몸체의 형상을 결정하는 캐비티(15, 25 ; Cavity)가 형성된 구조를 갖는다.Referring to FIG. 1, the molding die 100 includes an upper mold 10 and a lower mold 20, and the upper and lower molds 10 and 20 respectively form a high temperature liquid molding compound 30. Is connected to the molding furnace 29, the runner and the molding furnace 29 through which the molding compound flows, and is connected to the gate 27 and the gate 27 into which the liquid molding compound 30 is injected. It has a structure in which the cavity (15, 25; Cavity) for determining the shape of the package body to be formed is formed.

상기와 같은 구조를 갖는 성형 금형(100)을 이용한 몰딩 공정을 설명하면, 먼저 다이 패드(52)에 반도체 칩(40)이 실장된 리드 프레임(50)이 하부 금형(20)의 캐비티(25)에 정렬되어 장착된다. 반도체 칩(40)은 리드 프레임의 다이 패드(52)에 접착제(60)에 의해 부착되어 있으며, 리드(51)와 본딩 와이어(70)에 의해 전기적으로 연결되어 있다. 상기와 같이 리드 프레임(50)이 하부 금형(20)에 투입된 상태에서 상부 금형(10)이 하강하여 하부 금형(20)을 가압하여 리드 프레임(50)의 외측을 가압에 의해 고정한 상태에서 게이트(27)와 성형로(29)를 통해 액상의 몰딩 컴파운드(30)가 캐비티(15, 25)로 주입되어 경화 공정을 거쳐 패키지 몸체로 형성된다.Referring to the molding process using the molding die 100 having the above structure, first, the lead frame 50 in which the semiconductor chip 40 is mounted on the die pad 52 is the cavity 25 of the lower mold 20. Are mounted aligned. The semiconductor chip 40 is attached to the die pad 52 of the lead frame by an adhesive 60, and is electrically connected by the lead 51 and the bonding wire 70. In the state where the lead frame 50 is inserted into the lower mold 20 as described above, the upper mold 10 descends to press the lower mold 20 to fix the outside of the lead frame 50 by pressing the gate ( 27) and the molding compound 30 through the molding furnace 29 is injected into the cavity (15, 25) is formed into a package body through a curing process.

따라서, 캐비티라는 거의 밀폐된 공간에 리드 프레임과, 다이 패드에 부착된 칩은 한쪽 방향에서 상하를 중심으로 애워 싸며 밀려 들어오는 액상의 몰딩 컴파운드에 의해 움직이게 되는 문제점이 발생된다.Therefore, a problem arises in that the lead frame and the chip attached to the die pad are moved by the liquid molding compound enclosed around the top and bottom in one direction.

그리고, 리드 프레임의 다이 패드에 반도체 칩이 접착제에 의해 부착되며, 액상의 몰딩 컴파운드에 의해 외부가 봉지되는 구조를 갖기 때문에 반도체 칩, 접착제, 다이 패드 및 경화되는 몰딩 컴파운드 사이에 4개의 경계면이 존재하기 때문에 각 재질 간의 열팽창계수의 차이에 따른 박리 현상이 문제가 된다.In addition, since the semiconductor chip is attached to the die pad of the lead frame by an adhesive and the outside is encapsulated by the liquid molding compound, four interfaces exist between the semiconductor chip, the adhesive, the die pad, and the molding compound to be cured. Therefore, the peeling phenomenon due to the difference in the coefficient of thermal expansion between each material is a problem.

도 2는 리드의 말단이 반도체 칩의 상부면에 부착된 리드 프레임이 성형 금형에 투입된 상태에서 성형 수지가 주입되는 상태를 나타내는 단면도이다.2 is a cross-sectional view showing a state in which a molding resin is injected while a lead frame having a lead end attached to an upper surface of a semiconductor chip is inserted into a molding die.

도 2를 참조하여 설명하면, 성형 금형(200)에 투입되는 반도체 칩(140)이 실장된 리드 프레임(150)은 리드 온 칩(Lead On Chip) 구조를 갖고 있다. 즉, 반도체 칩의 본딩 패드(142)가 형성된 일면에 리드 프레임의 리드들(151)이 폴리이미드 테이프(160, Polyimide Tape)에 의해 부착되어 있으며, 반도체 칩의 본딩 패드(142)와 리드(151)가 본딩 와이어(170)에 의해 전기적으로 연결되어 있으며, 반도체 칩(140) 상에 위치하는 리드 부분(151a)에 대하여 반도체 칩(140)의 외측에 위치하는 리드 부분(151b)이 하향 단차지게 형성되어 있다. 그리고, 본딩 패드(142)는 반도체 칩(140)의 중심 부분에 형성된 센터 패드(Center Pad)이다.Referring to FIG. 2, the lead frame 150 in which the semiconductor chip 140 inserted into the molding die 200 is mounted has a lead on chip structure. That is, the leads 151 of the lead frame are attached to one surface on which the bonding pads 142 of the semiconductor chip are formed by polyimide tape 160, and the bonding pads 142 and the leads 151 of the semiconductor chip. ) Is electrically connected by the bonding wire 170, and the lead portion 151b positioned outside the semiconductor chip 140 is stepped downward with respect to the lead portion 151a positioned on the semiconductor chip 140. Formed. The bonding pad 142 is a center pad formed at the center of the semiconductor chip 140.

리드 온 칩 구조를 갖는 리드 프레임(150)의 몰딩 공정을 설명하면, 리드 온 칩 구조를 갖는 리드 프레임(150)이 하부 금형(120)의 캐비티(125)에 대응되게 장착된 상태에서 상부 금형(110)이 하강하여 하부 금형(120)을 가압하여 리드 프레임(150)의 외측을 가압에 의해 고정한 상태에서 게이트(127)와 성형로(129)를 통해 액상의 몰딩 컴파운드(130)가 캐비티(115, 125)로 주입되어 반도체 칩(140), 리드(151) 및 본딩 와이어(170) 부분이 봉지되어 패키지 몸체를 형성하게 된다.Referring to the molding process of the lead frame 150 having the lead-on chip structure, the lead mold 150 having the lead-on chip structure is mounted in a state in which the lead frame 150 is mounted to correspond to the cavity 125 of the lower mold 120. 110 is lowered to press the lower mold 120 to fix the outside of the lead frame 150 by pressing the liquid molding compound 130 through the gate 127 and the forming furnace 129, the cavity 115 , 125, and a portion of the semiconductor chip 140, the lead 151, and the bonding wire 170 are encapsulated to form a package body.

상기와 같은 리드 온 칩 구조를 갖는 리드 프레임 또한 캐비티로 주입되는 몰딩 컴파운드의 유속에 의해 리드의 차단진 부분과 그에 근접한 반도체 칩의 모서리 부분이 서로 부딪쳐 칩 크랙과 같은 불량을 유발시키게 된다.The lead frame having the lead-on chip structure as described above may also cause defects such as chip cracks due to the blocked portion of the lead and the edge portion of the semiconductor chip adjacent thereto due to the flow rate of the molding compound injected into the cavity.

그리고, 반도체 칩 위에 리드를 부착시키는 수단으로 사용되는 폴리이미드 테이프의 제조 원가가 비싼 문제점 또한 내포하고 있다.In addition, there is a problem that the manufacturing cost of the polyimide tape used as a means for attaching the lead on the semiconductor chip is expensive.

따라서, 본 발명의 목적은 몰딩 공정에서 액상의 몰딩 컴파운드의 주입에 의해 발생되는 칩 크랙을 방지할 수 있는 반도체 칩 패키지 및 그의 제조 방법을 제공한다.Accordingly, an object of the present invention is to provide a semiconductor chip package and a method for manufacturing the same, which can prevent chip cracks caused by injection of a liquid molding compound in a molding process.

본 발명의 다른 목적은 다이 패드가 필요 없는 반도체 칩 패키지 및 그의 제조 방법을 제공한다.Another object of the present invention is to provide a semiconductor chip package and a manufacturing method thereof without the need for a die pad.

본 발명의 또 다른 목적은 리드 온 칩 구조에 있어서 리드가 칩 위에 탑재되는 반도체 칩 패키지 및 그의 제조 방법을 제공한다.It is still another object of the present invention to provide a semiconductor chip package in which a lead is mounted on a chip in a lead-on chip structure and a manufacturing method thereof.

도 1은 다이 패드에 반도체 칩이 실장된 리드 프레임이 투입된 상태에서 성형 수지가 주입되는 상태를 나타내는 단면도.1 is a cross-sectional view showing a state in which a molding resin is injected in a state in which a lead frame on which a semiconductor chip is mounted is inserted into a die pad.

도 2는 리드의 말단이 반도체 칩의 상부면에 부착된 리드 프레임이 투입된 상태에서 성형 수지가 주입되는 상태를 나타내는 단면도.2 is a cross-sectional view showing a state in which a molding resin is injected in a state in which a lead frame having an end of a lead attached to an upper surface of a semiconductor chip is inserted;

도 3은 본 발명의 실시예에 따른 하부 패키지 몸체 상부에 반도체 칩이 실장된 상태를 나타내는 단면도.3 is a cross-sectional view illustrating a semiconductor chip mounted on an upper portion of a lower package body according to an exemplary embodiment of the present invention.

도 4는 도 3의 반도체 칩이 실장된 하부 패키지 몸체가 성형 금형에 투입된 상태에서 성형 수지가 주입되는 상태를 나타내는 단면도.4 is a cross-sectional view illustrating a state in which a molding resin is injected while a lower package body in which the semiconductor chip of FIG. 3 is mounted is inserted into a molding die.

도 5는 본 발명의 실시예에 따른 반도체 칩 패키지를 나타내는 단면도.5 is a cross-sectional view illustrating a semiconductor chip package according to an embodiment of the present invention.

도 6는 본 발명의 다른 실시예에 따른 하부 패키지 몸체 상부에 리드 온 칩 구조를 갖는 반도체 칩이 실장된 상태를 나타내는 단면도.6 is a cross-sectional view illustrating a semiconductor chip having a lead-on chip structure mounted on an upper portion of a lower package body according to another embodiment of the present invention.

도 7은 도 6의 리드 온 칩 구조를 갖는 하부 패키지 몸체가 성형 금형에 투입된 상태에서 성형 수지가 주입되는 상태를 나타내는 단면도.7 is a cross-sectional view illustrating a state in which a molding resin is injected while a lower package body having a lead-on chip structure of FIG. 6 is put into a molding die.

도 8은 본 발명의 다른 실시예에 따른 반도체 칩 패키지를 나타내는 단면도.8 is a sectional view showing a semiconductor chip package according to another embodiment of the present invention.

※ 도면의 주요 부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※

210, 310 : 상부 금형 220, 320 : 하부 금형210, 310: upper mold 220, 320: lower mold

215, 225, 315, 325 : 캐비티 330, 430 : 몰딩 컴파운드215, 225, 315, 325: Cavity 330, 430: Molding Compound

232, 332 : 칩 부착면 234, 334 : 리드 부착면232, 332: chip attachment surface 234, 334: lead attachment surface

235, 335 : 하부 패키지 몸체 237, 337 : 상부 패키지 몸체235, 335: lower package body 237, 337: upper package body

240, 340 : 반도체 칩 242, 342 : 본딩 패드240, 340: semiconductor chips 242, 342: bonding pads

251, 351 : 리드 260, 360 : 접착제251, 351: lead 260, 360: adhesive

270, 370 : 본딩 와이어270, 370: bonding wire

상기 목적을 달성하기 위하여, 반도체 칩이 부착되는 칩 부착면과, 상기 칩 부착면에 대하여 상향 단차지게 형성되어 있으며, 리드 프레임의 리드가 부착되는 리드 부착면을 갖는 하부 패키지 몸체와; 상기 칩 부착면에 부착되어 있으며, 일면에 복수개의 본딩 패드가 형성된 반도체 칩과; 소정의 간격을 두고 형성되어 있으며, 상기 리드 부착면에 부착된 복수개의 리드와; 상기 리드와 본딩 패드를 각기 전기적으로 연결하는 본딩 와이어: 및 상기 반도체 칩, 본딩 와이어 및 리드의 일부가 액상의 몰딩 컴파운드에 의해 봉지된 상부 패키지 몸체;를 포함하는 것을 특징으로 하는 반도체 칩 패키지를 제공한다.In order to achieve the above object, a lower package body having a chip attaching surface to which the semiconductor chip is attached, and a lead attaching surface to which the lead of the lead frame is attached, the chip attaching surface formed to be stepped upward with respect to the chip attaching surface; A semiconductor chip attached to the chip attaching surface and having a plurality of bonding pads formed on one surface thereof; A plurality of leads formed at predetermined intervals and attached to said lead attachment surface; A bonding wire electrically connecting the leads and the bonding pads to each other; and an upper package body in which a portion of the semiconductor chip, the bonding wires and the leads are sealed by a liquid molding compound, and providing a semiconductor chip package. do.

상기 본 발명의 다른 목적을 달성하기 위하여, 반도체 칩이 일면에 부착되며, 상기 반도체 칩과 전기적으로 연결된 리드가 상기 반도체 칩의 외측에 부착된 하부 패키지 몸체를 구비하는 단계와; 상기 하부 패키지 몸체의 하부의 형성에 맞는 공간이 형성된 하부 금형에 장착되는 단계와; 상기 하부 금형의 상부에 위치하며, 상기 반도체 칩과, 상기 반도체 칩과 전기적으로 연결된 상기 리드의 일부분을 봉지할 공간인 캐비티가 형성된 상부 금형이 하강하여 상기 하부 금형에 맞물리는 단계; 및 상기 상부 금형의 캐비티 내부로 액상의 몰딩 컴파운드가 주입되어 상부 패키지 몸체가 형성되는 단계;를 구비하는 것을 특징으로 하는 반도체 칩 패키지 제조 방법을 제공한다.In order to achieve the another object of the present invention, the semiconductor chip is attached to one surface, the lead electrically connected to the semiconductor chip having a lower package body attached to the outside of the semiconductor chip; Mounting to a lower mold having a space suitable for forming a lower portion of the lower package body; A lower mold positioned on an upper portion of the lower mold and having a cavity formed therein, the cavity being a space for encapsulating a portion of the lead electrically connected to the semiconductor chip to be engaged with the lower mold; And injecting a liquid molding compound into the cavity of the upper mold to form an upper package body.

이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 하부 패키지 몸체 상부에 반도체 칩이 실장된 상태를 나타내는 단면도이다.3 is a cross-sectional view illustrating a semiconductor chip mounted on an upper portion of a lower package body according to an exemplary embodiment of the present invention.

도 3을 참조하여 본 발명의 실시예에 따른 반도체 칩 패키지의 구조를 설명하면, 반도체 칩(240)이 부착될 칩 부착면(232)과, 칩 부착면(232)에 대하여 상향 단차지게 형성되어 있으며, 리드 프레임의 리드(251)가 부착되는 리드 부착면(234)을 갖는 하부 패키지 몸체(235)가 구비된다. 하부 패키지 몸체(235)는 플라스틱 몰딩 컴파운드를 이용하여 반도체 칩(240)을 포함하는 전기적 연결 부분을 봉지하는 몰딩 공정전에 미리 제작하게 되며, 미리 제작된 하부 패키지 몸체(235)는 종래의 패키지 몸체에서 반도체 칩과 내부 리드의 하부에 위치하는 패키지 몸체에 대응되는 부분이다.Referring to FIG. 3, a structure of a semiconductor chip package according to an exemplary embodiment of the present inventive concept is formed to be stepped upward with respect to the chip attaching surface 232 to which the semiconductor chip 240 is to be attached and the chip attaching surface 232. The lower package body 235 having a lead attachment surface 234 to which the lead 251 of the lead frame is attached is provided. The lower package body 235 is manufactured in advance before a molding process of encapsulating an electrical connection portion including the semiconductor chip 240 using a plastic molding compound, and the pre-fabricated lower package body 235 is formed in a conventional package body. A portion corresponding to the package body positioned under the semiconductor chip and the inner lead.

하부 패키지 몸체(235)가 몰딩 공정에 의해 제작된 상태에서 칩 부착면(232)에 접착제(260a)를 이용하여 반도체 칩(240)을 부착하게 되며, 소정의 간격을 두고 형성된 복수개의 리드(251)가 리드 부착면(234)에 접착제(260b)가 개재된 상태에서 부착된다.The semiconductor package 240 is attached to the chip attaching surface 232 using the adhesive 260a while the lower package body 235 is manufactured by the molding process, and the plurality of leads 251 formed at predetermined intervals. ) Is attached to the lead attaching surface 234 with the adhesive 260b interposed therebetween.

리드(251)는 리드 부착면(234)에 부착된 내부 리드(251a)와, 내부 리드(251a)와 일체로 형성되어 있으며, 하부 패키지 몸체(235)의 외부로 돌출된 외부 리드(251c)로 이루어져 있다.The lead 251 is formed as an inner lead 251a attached to the lead attachment surface 234 and an outer lead 251c which is integrally formed with the inner lead 251a and protrudes to the outside of the lower package body 235. consist of.

상기와 같이 하부 패키지 몸체(235)의 상부면에 반도체 칩(240)과 리드 프레임의 내부 리드(251a)가 부착된 상태에서 내부 리드(251a)와 각기 대응되는 본딩 패드(242)가 본딩 와이어(270)에 의해 서로 전기적으로 연결하게 된다. 여기서, 리드 부착면(234)에 대하여 칩 부착면(232)을 하향 단차진게 형성한 이유는 와이어 본딩성을 좋게 하기 위해서이다.As described above, in the state where the semiconductor chip 240 and the inner lead 251a of the lead frame are attached to the upper surface of the lower package body 235, the bonding pads 242 corresponding to the inner lead 251a are bonded to the bonding wire ( 270 is electrically connected to each other. The reason why the chip attaching surface 232 is formed stepped downward with respect to the lead attaching surface 234 is to improve wire bonding property.

도 4는 도 3의 반도체 칩이 실장된 하부 패키지 몸체가 성형 금형에 투입된 상태에서 성형 수지가 주입되는 상태를 나타내는 단면도.4 is a cross-sectional view illustrating a state in which a molding resin is injected while a lower package body in which the semiconductor chip of FIG. 3 is mounted is inserted into a molding die.

도 5는 본 발명의 실시예에 따른 반도체 칩 패키지를 나타내는 단면도이다.5 is a cross-sectional view illustrating a semiconductor chip package according to an embodiment of the present invention.

도 4를 참조하여 하부 패키지 몸체의 상부면에 제작된 반도체 칩, 내부 리드 및 본딩 와이어를 봉지하는 공정을 설명하면, 도 3의 반도체 칩(240)과 내부 리드(251a)의 전기적 연결 공정이 완료된 하부 패키지 몸체(235)가 하부 금형의 캐비티(225)에 삽입되어 장착된다. 그리고, 하부 금형(220)의 상부에 위치하는 상부 금형(210)이 하강하여 하부 금형(220)에 접촉된 상태에서 가압하여 캐비티(215, 225) 외측의 리드 프레임(250)을 가압에 의해 고정한 상태에서 게이트(227)와 성형로(229)를 통해 액상의 몰딩 컴파운드(230)가 상부 캐비티(215)로 주입되어 도 5에 도시된 바와 같이 반도체 칩(240), 내부 리드(251a) 및 본딩 와이어(270)가 봉지되어 상부 패키지 몸체(237)를 형성하게 된다. 그리고, 상하부 패키지 몸체(235, 237)의 외부로 돌출된 외부 리드(251c)는 외부 전자 장치의 실장 구조에 맞게 절곡하면 된다.Referring to FIG. 4, a process of encapsulating a semiconductor chip, an inner lead, and a bonding wire manufactured on an upper surface of a lower package body is described. An electrical connection process between the semiconductor chip 240 and the inner lead 251a of FIG. 3 is completed. The lower package body 235 is inserted into and mounted in the cavity 225 of the lower mold. In addition, the upper mold 210 positioned above the lower mold 220 is lowered and pressed while being in contact with the lower mold 220 to fix the lead frames 250 outside the cavities 215 and 225 by pressing. In the state, the liquid molding compound 230 is injected into the upper cavity 215 through the gate 227 and the forming furnace 229, so that the semiconductor chip 240, the internal lead 251a, and the bonding are shown in FIG. 5. The wire 270 is sealed to form the upper package body 237. The external lead 251c protruding to the outside of the upper and lower package bodies 235 and 237 may be bent in accordance with the mounting structure of the external electronic device.

도 5는 하부 패키지 몸체(235)의 상부면에 형성된 반도체 칩(240), 내부 리드(251a) 및 본딩 와이어(270)가 액상의 몰딩 컴파운드에 의해 봉지되어 상부 패키지 몸체(237)가 형성된 반도체 칩 패키지(500)를 도시하고 있다. 그리고, 외부 리드(251c)는 외부 전자 장치의 실장 구조에 맞게 절곡된다.FIG. 5 illustrates a semiconductor chip in which a semiconductor chip 240, an inner lead 251a, and a bonding wire 270 formed on an upper surface of a lower package body 235 are sealed by a liquid molding compound to form an upper package body 237. The package 500 is shown. The external lead 251 c is bent to fit the mounting structure of the external electronic device.

도 6는 본 발명의 다른 실시예에 따른 하부 패키지 몸체 상부에 리드 온 칩 구조를 갖는 반도체 칩이 실장된 상태를 나타내는 단면도이다.6 is a cross-sectional view illustrating a semiconductor chip having a lead-on chip structure mounted on an upper portion of a lower package body according to another embodiment of the present invention.

도 6을 참조하여 본 발명의 다른 실시예에 따른 반도체 칩 패키지의 구조를 설명하면, 반도체 칩(340)이 부착될 칩 부착면(332)과, 칩 부착면(332)에 대하여 상향 단차지게 형성되어 있으며, 리드 프레임의 리드(351)가 부착되는 리드 부착면(334)을 갖는 하부 패키지 몸체(335)가 구비된다. 그리고, 센터 패드(342)가 형성된 반도체 칩(340)이 칩 부착면(332)에 접착제(360a)에 의해 부착되며, 리드(351)가 리드 접착부(334)에 접착제(360b)에 부착된다.Referring to FIG. 6, a structure of a semiconductor chip package according to another exemplary embodiment of the present disclosure will be formed to be stepped upward with respect to the chip attaching surface 332 to which the semiconductor chip 340 is attached and the chip attaching surface 332. And a lower package body 335 having a lead attachment surface 334 to which the lead 351 of the lead frame is attached. The semiconductor chip 340 on which the center pad 342 is formed is attached to the chip attaching surface 332 by the adhesive 360a, and the lead 351 is attached to the adhesive attaching portion 334 to the adhesive 360b.

리드(351)는 리드 부착면(334)에 부착된 부착부(351b) 및 상기 부착부(351b)와 일체로 형성되어 있으며, 상기 반도체 칩(340)의 상부면에 위치하는 탑재부(351a)를 갖는 내부 리드(351d)와, 부착부(351b)와 일체로 형성되어 있으며, 하부 패키지 몸체(335)의 외부로 돌출된 외부 리드(351c)로 이루어져 있다. 그리고, 리드의 탑재부(351a)와 센터 패드(342)가 본딩 와이어(370)에 의해 전기적으로 연결된 구조를 갖는다.The lead 351 is formed integrally with the attachment portion 351b attached to the lead attachment surface 334 and the attachment portion 351b and includes a mounting portion 351a positioned on the upper surface of the semiconductor chip 340. It is formed integrally with the inner lead 351d and the attachment portion 351b and has an outer lead 351c protruding to the outside of the lower package body 335. In addition, the mounting portion 351a of the lead and the center pad 342 have a structure electrically connected by the bonding wire 370.

본 발명에 따른 리드 온 칩 구조와 종래 기술에 따른 리드 온 칩 구조를 비교 설명하면, 종래의 리드 온 칩 구조는 반도체 칩의 본딩 패드가 형성된 일면에 폴리이미드 테이프와 같은 양면 접착 테이프를 사용하여 반도체 칩의 본딩 패드가 형성된 일면에 본딩 패드에 근접하게 내부 리드가 부착된 구조를 갖고 있지만, 본 발명에서는 내부 리드의 부착부(351a)가 리드 부착부(334)에 부착되어 고정되기 때문에 반도체 칩의 상부면에 위치하는 내부 리드의 탑재부(351a)는 반도체 칩(340)의 상부면에 부착되지 않고 반도체 칩의 상부면에 근접하게 위치하게 된다. 그리고, 내부 리드의 탑재부(351a)는 반도체 칩(340)의 상부면에 대하여 일정한 수준 이상 떨어지지 않도록 해야 한다. 왜냐하면 그 간격이 일정 수준을 벗어나게 되면 반도체 칩의 본딩 패드(342)에 볼 본딩(Ball Bonding)을 실시한 이후에 탑재부(351a)에 스틱지 본딩(Stitch Bonding)을 수행하게 되는 와이어 본딩 공정에 있어서, 내부 리드(351d)의 스틱지 본딩 부분에서 스프링 현상이 발생되어 와이어 본딩 불량이 발생될 수 있기 때문이다. 따라서, 반도체 칩(340)의 상부면에 리드의 탑재부(351a)를 탑재시키기는 것이 바람직하다.When comparing the lead-on-chip structure according to the present invention and the lead-on-chip structure according to the prior art, the conventional lead-on-chip structure uses a double-sided adhesive tape such as polyimide tape on one surface where a bonding pad of a semiconductor chip is formed. Although the internal lead is attached to the surface where the bonding pad of the chip is formed close to the bonding pad, in the present invention, since the attachment portion 351a of the internal lead is attached to and fixed to the lead attachment portion 334, The mounting part 351a of the internal lead positioned on the upper surface is not attached to the upper surface of the semiconductor chip 340 and is located close to the upper surface of the semiconductor chip. In addition, the mounting portion 351a of the internal lead should not fall more than a predetermined level with respect to the upper surface of the semiconductor chip 340. In the wire bonding process of performing stick bonding to the mounting portion 351a after ball bonding is performed on the bonding pad 342 of the semiconductor chip when the gap is out of a predetermined level, This is because a spring phenomenon may occur in the sticky bonding portion of the inner lead 351d to cause wire bonding defects. Therefore, it is preferable to mount the mounting portion 351a of the lead on the upper surface of the semiconductor chip 340.

그리고, 도면에 도시되지는 않았지만, 종래에는 몰딩 공정이 완료된 이후에 패키지 몸체를 이형시키기 위한 이형 공정에 있어서, 상하부 금형의 캐비티 상에 돌출된 이형핀이 몰딩 공정이 완료된 패키지 몸체를 상하부 금형의 캐비티에서 밀어 낸다. 하지만, 액상의 몰딩 컴파운드는 접착성을 가지고 있기 때문에 캐비티를 형성하는 상하부 금형의 표면에도 접착하게 되어 몰딩 공정이후에 패키지 몸체의 이형에 문제점이 발생되었지만, 본 발명에서는 미리 성형된 하부 패키지 몸체(235)가 이용되기 때문에 이형에 따른 문제점은 발생되지 않는다.And, although not shown in the drawings, conventionally in the release process for releasing the package body after the molding process is completed, the release pin protruding on the cavity of the upper and lower molds, the package body in which the molding process is completed, the cavity of the upper and lower molds Push out of However, since the liquid molding compound has an adhesive property, it adheres to the surface of the upper and lower molds forming the cavity, thereby causing a problem in releasing the package body after the molding process. However, in the present invention, the lower package body 235 is preformed. ) Is not used, so problems caused by the release do not occur.

도 7은 도 6의 리드 온 칩 구조를 갖는 하부 패키지 몸체가 성형 금형에 투입된 상태에서 성형 수지가 주입되는 상태를 나타내는 단면도이다.FIG. 7 is a cross-sectional view illustrating a state in which a molding resin is injected while a lower package body having the lead-on chip structure of FIG. 6 is inserted into a molding die. FIG.

도 8은 본 발명의 다른 실시예에 따른 반도체 칩 패키지를 나타내는 단면도이다.8 is a cross-sectional view illustrating a semiconductor chip package according to another exemplary embodiment of the present inventive concept.

도 7은 하부 패키지 몸체(335)의 상부면에 리드 온 칩 구조가 형성된 상태에서 하부 금형(320)과 상부 금형(310)이 맞물려 반도체 칩(340), 내부 리드(351d) 및 본딩 와이어(370)가 액상의 몰딩 컴파운드(330)에 의해 봉지되는 상태를 도시하고 있으며, 상기한 공정에 대한 설명은 도 4의 몰딩 공정과 동일하기 때문에 설명은 생략한다.FIG. 7 illustrates the semiconductor chip 340, the inner lead 351d, and the bonding wire 370 as the lower mold 320 and the upper mold 310 are engaged with the lead-on chip structure on the upper surface of the lower package body 335. ) Is encapsulated by the liquid molding compound 330, and the description of the above process is the same as the molding process of FIG.

도 8은 하부 패키지 몸체(335)의 리드 온 칩 구조가 형성된 상부면이 액상의 몰딩 컴파운드에 의해 봉지되어 상부 패키지 몸체(337)가 형성된 반도체 칩 패키지(600)를 도시하고 있다.FIG. 8 illustrates a semiconductor chip package 600 in which an upper surface on which the lead-on chip structure of the lower package body 335 is formed is sealed by a liquid molding compound to form the upper package body 337.

따라서, 본 발명의 의한 구조를 따르면, 미리 제조된 하부 패키지 몸체의 상부면에 반도체 칩 및 반도체 칩과 전기적으로 연결되는 내부 리드가 부착된 상태에서 반도체 칩 및 내부 리드를 포함하는 전기적 연결 부분을 봉지하기 위한 몰딩 공정이 진행되기 때문에 액상의 몰딩 컴파운드의 유속에 의해 반도체 칩, 내부 리드의 유동에 따른 문제점을 제거할 수 있는 이점(利點)이 있다.Therefore, according to the structure of the present invention, the semiconductor chip and the inner lead electrically connected to the semiconductor chip attached to the upper surface of the pre-fabricated lower package body encapsulated the electrical connection portion including the semiconductor chip and the inner lead Since the molding process is performed, there is an advantage that the problem caused by the flow of the semiconductor chip and the internal lead may be eliminated by the flow rate of the liquid molding compound.

그리고, 종래의 다이 패드를 갖는 구조에 비하여 반도체 칩이 하부 패키지 몸체에 직접 부착되어 접착 계면이 줄어 들기 때문에 몰딩 컴파운드와의 결합력이 향상되는 이점(利點)이 있다.In addition, since the semiconductor chip is directly attached to the lower package body to reduce the adhesive interface, the bonding force with the molding compound is improved as compared with the conventional die pad structure.

또한, 본 발명에 따른 리드 온 칩 구조는 반도체 칩 외측의 내부 리드 부분이 하부 패키지 몸체의 상부면에 부착되어 고정되기 때문에 종래에 반도체 칩의 상부면에 부착되어 고정된 내부 리드의 부분의 탑재가 가능하기 때문에 종래의 반도체 칩의 상부면에 내부 리드를 부착시키기 위하여 사용된 폴리이미드 테이프에 따른 불량을 제거할 수 있는 이점이 있다.In addition, in the lead-on chip structure according to the present invention, since the inner lead portion outside the semiconductor chip is fixed to the upper surface of the lower package body, the mounting of the portion of the inner lead fixedly attached to the upper surface of the semiconductor chip has been conventionally performed. Since it is possible, there is an advantage that the defects caused by the polyimide tape used to attach the inner lead to the upper surface of the conventional semiconductor chip can be eliminated.

Claims (11)

반도체 칩이 부착되는 칩 부착면과, 상기 칩 부착면에 대하여 상향 단차지게 형성되어 있으며, 리드 프레임의 리드가 부착되는 리드 부착면을 갖는 하부 패키지 몸체와;A lower package body having a chip attaching surface to which a semiconductor chip is attached, and a lead attaching surface formed to be stepped upward with respect to the chip attaching surface, and to which a lead of the lead frame is attached; 상기 칩 부착면에 부착되어 있으며, 일면에 복수개의 본딩 패드가 형성된 반도체 칩과;A semiconductor chip attached to the chip attaching surface and having a plurality of bonding pads formed on one surface thereof; 소정의 간격을 두고 형성되어 있으며, 상기 리드 부착면에 부착된 복수개의 리드와;A plurality of leads formed at predetermined intervals and attached to said lead attachment surface; 상기 리드와 본딩 패드를 각기 전기적으로 연결하는 본딩 와이어: 및Bonding wires electrically connecting the leads and the bonding pads, respectively; 상기 반도체 칩, 본딩 와이어 및 리드의 일부가 액상의 몰딩 컴파운드에 의해 봉지된 상부 패키지 몸체;를 포함하는 것을 특징으로 하는 반도체 칩 패키지.And an upper package body in which a part of the semiconductor chip, the bonding wire, and the lead are sealed by a liquid molding compound. 제 1항에 있어서, 상기 리드는 상기 리드 부착면에 부착된 내부 리드와, 상기 내부 리드와 일체로 형성되어 있으며, 상기 패키지 몸체의 외부로 돌출된 외부 리드로 이루어져 있으며, 상기 내부 리드가 상기 본딩 패드와 상기 본딩 와이어에 의해 전기적으로 연결된 것을 특징으로 하는 반도체 칩 패키지.The method of claim 1, wherein the lead is formed of an inner lead attached to the lead attaching surface, and an inner lead integrally formed with the inner lead, the outer lead protruding to the outside of the package body, the inner lead is the bonding And a pad and the bonding wire are electrically connected to each other. 제 1항에 있어서, 상기 리드는 상기 리드 부착면에 부착된 부착부 및 상기 부착부와 일체로 형성되어 있으며, 상기 반도체 칩의 상부면에 탑재된 탑재부를 갖는 내부 리드와, 상기 부착부와 일체로 형성되어 있으며, 상기 패키지 몸체의 외부로 돌출된 외부 리드로 이루어진 것을 특징으로 하는 반도체 칩 패키지.2. The lead of claim 1, wherein the lead is formed integrally with an attachment portion attached to the lead attachment surface and the attachment portion, and has an internal lead having a mounting portion mounted on an upper surface of the semiconductor chip, and integrally with the attachment portion. The semiconductor chip package, characterized in that consisting of an outer lead protruding to the outside of the package body. 제 3항에 있어서, 상기 탑재부가 상기 본딩 패드와 상기 본딩 와이어에 의해 전기적으로 연결된 것을 특징으로 하는 반도체 칩 패키지.The semiconductor chip package of claim 3, wherein the mounting unit is electrically connected to the bonding pad by the bonding wire. 제 4항에 있어서, 상기 본딩 패드는 상기 반도체 칩의 중심에 위치하는 센터 패드인 것을 특징으로 하는 반도체 칩 패키지.The semiconductor chip package of claim 4, wherein the bonding pad is a center pad positioned at the center of the semiconductor chip. 제 1항 내지 제 5항의 어느 한 항에 있어서, 상기 하부 패키지 몸체의 재질은 플라스틱 수지인 것을 특징으로 하는 반도체 칩 패키지.The semiconductor chip package according to any one of claims 1 to 5, wherein the lower package body is made of plastic resin. 반도체 칩이 일면에 부착되며, 상기 반도체 칩과 전기적으로 연결된 리드가 상기 반도체 칩의 외측에 부착된 하부 패키지 몸체를 구비하는 단계와;A semiconductor chip attached to one surface, and a lead electrically connected to the semiconductor chip having a lower package body attached to an outside of the semiconductor chip; 상기 하부 패키지 몸체의 하부의 형성에 맞는 공간이 형성된 하부 금형에 장착되는 단계와;Mounting to a lower mold having a space suitable for forming a lower portion of the lower package body; 상기 하부 금형의 상부에 위치하며, 상기 반도체 칩과, 상기 반도체 칩과 전기적으로 연결된 상기 리드의 일부분을 봉지할 공간인 캐비티가 형성된 상부 금형이 하강하여 상기 하부 금형에 맞물리는 단계; 및A lower mold positioned on an upper portion of the lower mold and having a cavity formed therein, the cavity being a space for encapsulating a portion of the lead electrically connected to the semiconductor chip to be engaged with the lower mold; And 상기 상부 금형의 캐비티 내부로 액상의 몰딩 컴파운드가 주입되어 상부 패키지 몸체가 형성되는 단계;를 구비하는 것을 특징으로 하는 반도체 칩 패키지 제조 방법.And forming an upper package body by injecting a liquid molding compound into the cavity of the upper mold. 제 7항에 있어서, 상기 하부 패키지 몸체는 상기 반도체 칩이 부착된 칩 부착면과, 상기 칩 부착면에 대하여 상향 단차지게 형성되어 있으며, 상기 리드가 부착될 리드 부착면을 갖는 것을 특징으로 하는 반도체 칩 패키지 제조 방법.The semiconductor package according to claim 7, wherein the lower package body has a chip attaching surface to which the semiconductor chip is attached, and a step attaching upwardly with respect to the chip attaching surface, and a lead attaching surface to which the lead is attached. Chip package manufacturing method. 제 8항에 있어서, 상기 리드는 리드 부착면에 부착되는 부착부 및 상기 부착부와 일체로 형성되어 있으며, 상기 반도체 칩의 상부면에 탑재되는 탑재부를 갖는 내부 리드와 상기 내부 리드와 일체로 형성되어 있으며, 상기 상하부 패키지 몸체의 외측으로 돌출된 외부 리드를 포함하며, 상기 탑재부가 상기 반도체 칩과 전기적으로 연결되는 것을 특징으로 하는 반도체 칩 패키지 제조 방법.The method of claim 8, wherein the lead is formed integrally with the attachment portion attached to the lead attachment surface and the attachment portion, and formed integrally with the internal lead and the internal lead having a mounting portion mounted on the upper surface of the semiconductor chip. And an external lead protruding to the outside of the upper and lower package bodies, wherein the mounting portion is electrically connected to the semiconductor chip. 제 9항에 있어서, 상기 리드의 탑재부가 상기 반도체 칩과 와이어 본딩 공정에 의해 전기적으로 연겨로디는 것을 특징으로 하는 반도체 칩 패키지 제조 방법.10. The method of claim 9, wherein the mounting portion of the lead is electrically connected to the semiconductor chip by a wire bonding process. 제 7항 내지 제 10의 어느 한 항에 있어서, 상기 하부 패키지 몸체의 재질은 플라스틱 수지인 것을 특징으로 하는 반도체 칩 패키지 제조 방법.The method of claim 7, wherein the lower package body is made of plastic resin.
KR1019970011984A 1997-04-01 1997-04-01 Semiconductor chip package and manufacturing method thereof KR19980075720A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970011984A KR19980075720A (en) 1997-04-01 1997-04-01 Semiconductor chip package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970011984A KR19980075720A (en) 1997-04-01 1997-04-01 Semiconductor chip package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR19980075720A true KR19980075720A (en) 1998-11-16

Family

ID=65950601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970011984A KR19980075720A (en) 1997-04-01 1997-04-01 Semiconductor chip package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR19980075720A (en)

Similar Documents

Publication Publication Date Title
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
US5527740A (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
KR101031394B1 (en) Optical sensor package
JPH10200016A (en) Printed circuit board for ball grid array semiconductor package, and molding method for ball grid array semiconductor package using the same
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
KR19980075720A (en) Semiconductor chip package and manufacturing method thereof
JP3404438B2 (en) Semiconductor device and manufacturing method thereof
JPH0745655A (en) Sealing structure of semiconductor element
KR100308899B1 (en) semiconductor package and method for fabricating the same
JP3076282B2 (en) Method for manufacturing semiconductor device
JPH06209071A (en) Resin sealed type semiconductor device and its manufacture
KR100221918B1 (en) Chip scale package
JPH04165634A (en) Manufacture of resin-sealed semiconductor device
JP2004087673A (en) Resin-sealed type semiconductor device
KR0124545Y1 (en) Step type package
KR100451382B1 (en) Method and Mold die for molding plastic package
JPH07130782A (en) Manufacture of package-type semiconductor device having heatsink
KR970004618Y1 (en) Lead on chip semiconductor package
JPH07105408B2 (en) Method for manufacturing resin-encapsulated semiconductor device and molding die
JPH0737921A (en) Semiconductor device
CN111416000A (en) Photosensitive chip packaging part and manufacturing method thereof
JP2003203935A (en) Sealing method of semiconductor device, and sealing device therefor
JP3514516B2 (en) Method for manufacturing semiconductor device
CN111863639A (en) Chip packaging method
KR19990055880A (en) Adhesive Package for Semiconductor Package

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination