KR19980073049A - T-type gate manufacturing method - Google Patents
T-type gate manufacturing method Download PDFInfo
- Publication number
- KR19980073049A KR19980073049A KR1019970008114A KR19970008114A KR19980073049A KR 19980073049 A KR19980073049 A KR 19980073049A KR 1019970008114 A KR1019970008114 A KR 1019970008114A KR 19970008114 A KR19970008114 A KR 19970008114A KR 19980073049 A KR19980073049 A KR 19980073049A
- Authority
- KR
- South Korea
- Prior art keywords
- mask material
- growth layer
- epitaxial growth
- forming
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000007769 metal material Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract 15
- 238000005530 etching Methods 0.000 claims abstract 3
- 238000005468 ion implantation Methods 0.000 claims abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 10
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 238000010894 electron beam technology Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 3
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
Abstract
메스펫(MESFET) 및 헴트(HEMT)의 티형 게이트 제조방법에 관한 것으로, 반절연성 기판상에 에피성장층을 형성하는 스텝과, 에피성장층의 소정영역을 메사식각하는 스텝과, 에피성장층에 이온주입하고 이온주입영역상에 소오스 전극 및 드레인 전극을 형성하는 스텝과, 에피성장층 전면에 제 1 마스크 물질을 형성하고 제 1 폭으로 패터닝하여 소오스 전극과 드레인 전극 사이의 에피성장층을 노출시키는 스텝과, 노출된 에피성장층을 일정깊이로 제거하고 남아있는 제 1 마스크 물질을 제거하는 스텝과, 에피성장층 전면에 제 2 마스크 물질을 형성하고 제 2 폭으로 패터닝하여 일정깊이로 제거된 에피성장층을 노출시키는 스텝과, 제 2 마스크 물질을 포함한 노출된 에피성장층 전면에 금속물질을 형성하고 제 2 마스크 물질을 리프트 오프하여 티형 게이트 전극을 형성하는 스텝을 구비함으로써, 공정이 용이하고 공정가가 낮아지며 스루-풋(through-put)이 향상된다.The present invention relates to a method of manufacturing a tee-type gate of a MESFET and a HEMT, the method comprising: forming an epitaxial growth layer on a semi-insulating substrate, mesa etching a predetermined region of the epitaxial growth layer, and an epitaxial growth layer. Implanting and forming a source electrode and a drain electrode on the ion implantation region, and forming a first mask material over the epitaxial growth layer and patterning the first width to expose the epitaxial growth layer between the source electrode and the drain electrode. A step of removing the exposed epitaxial growth layer to a predetermined depth and removing the remaining first mask material, and forming a second mask material on the entire surface of the epitaxial growth layer and patterning it to a second width to remove the epitaxially removed epitaxially. Exposing the growth layer, forming a metal material over the exposed epitaxial layer including the second mask material, and lifting off the second mask material to form a tee gate. An improvement in foot (through-put) - by a step of forming an electrode, the process is easy and lowered through the fair.
Description
본 발명은 티(T)형 게이트에 관한 것으로, 특히 메스펫(MESFET) 및 헴트(HEMT)의 티형 게이트 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to tee (T) type gates, and more particularly, to a method for manufacturing a tee type gate of a MESFET and a HEMT.
최근, GaAs 메스펫의 응용범위 중에서 저잡음 앰프(Low Noise Amp)에 관한 수요가 급증하고 있다.Recently, the demand for low noise amplifiers is rapidly increasing among the application range of GaAs mespet.
이 저잡음 앰프는 고주파 저잡음 특성이 향상되어야 하는데, 이 특성을 향상시키기 위해서는 메스펫의 게이트 길이(gate length)가 서브마이크론(submicron)으로 줄어야 한다.The low-noise amplifier needs to improve high-frequency low-noise, which means that the gate length of the mespet must be reduced to submicrons.
그러나, 게이트 길이가 줄면 상대적으로 게이트 메탈의 저항이 증가하기 때문에 티(T)자 형태의 게이트나 버섯 모양의 게이트가 필수적으로 사용되고 있다.However, as the gate length decreases, the resistance of the gate metal increases relatively, so that a T-shaped gate or a mushroom gate is essentially used.
이와 같은 티형 게이트나 버섯형 게이트를 제조하는 방법으로는 전자-빔(E-beam)을 이용하는 방법과 깊은 자외선(Deep Ultraviolet)을 이용하는 방법이 있다.Methods of manufacturing such a tee gate or mushroom gate include a method using an electron beam (E-beam) and a method using deep ultraviolet (Deep Ultraviolet).
전자빔을 이용한 방법은 일반적으로 이중층의 포토레지스트를 사용하는데 전자빔의 조사 횟수에 따라 3가지 방법으로 나눌 수 있다.In general, a method using an electron beam uses a double layer photoresist, which can be divided into three methods according to the number of irradiation of the electron beam.
도 1은 전자빔을 이용한 티형 게이트 제조공정을 보여주는 도면으로서, 도 1에 도시된 바와 같이, GaAs 기판(1)상에 감도가 다른 제 1, 제 2 포토레지스트(2,3)를 형성하고, 제 1 포토레지스트(2)에 아주 정교하게 포커싱(focusing)하여 첫 번째 전자빔(4)을 조사함으로써 제 1 포토레지스트(2)를 노출(expose)시킨다.FIG. 1 is a view illustrating a tee-type gate manufacturing process using an electron beam. As shown in FIG. 1, first and second photoresists 2 and 3 having different sensitivity are formed on a GaAs substrate 1. The first photoresist 2 is exposed by focusing the first photoresist 2 very precisely and irradiating the first electron beam 4.
그리고, 두 번째 전자빔(5)을 1회 조사방법, 2회 조사방법, 3회 조사방법 중 어느 하나의 방법을 사용하여 제 2 포토레지스트(3)에 두 번째 전자빔(5)을 조사함으로써 제 2 포토레지스트(3)을 노출시킨다.Then, the second electron beam 5 is irradiated to the second photoresist 3 by the second electron beam 5 using any one of a method of one irradiation method, two irradiation methods, and three times. The photoresist 3 is exposed.
이때, 두 번째 전자빔(5)을 여러 횟수로 조사하는 이유는 노출된 포토레지스트를 현상(develop)할 때, 게이트 길이를 결정하는 첫 번째 전자빔(4)에 의해 노출된 제 1 포토레지스트(2)에 영향을 미치지 않게 함으로써 게이트 길이를 정확하게 제어할 수 있기 때문이다.At this time, the reason for irradiating the second electron beam 5 a number of times is that when developing the exposed photoresist, the first photoresist 2 exposed by the first electron beam 4 that determines the gate length. This is because the gate length can be precisely controlled by not affecting the gate length.
즉, 두 번째 전자빔(5)을 1회로 하는 경우, 현상시 제 2 포토레지스트(3)가 많은 양이 현상되므로 게이트 길이를 결정하는 제 1 포토레지스트(2)에 영향을 미치기 때문이다.That is, when the second electron beam 5 is used in one circuit, since the second photoresist 3 is developed in a large amount during development, it affects the first photoresist 2 that determines the gate length.
이어, 노출된 제 1, 제 2 포토레지스트(2,3)를 현상한 후, 기판(1)을 리세스 식각하고, 게이트 금속(6)을 증착하여 티형 게이트(6a)를 제작한다.Subsequently, after the exposed first and second photoresists 2 and 3 are developed, the substrate 1 is recessed and the gate metal 6 is deposited to form a tee type gate 6a.
한편, 깊은 자외선을 이용하는 방법은 양산을 고려하여 감도가 각기 다른 3중층의 포토레지스트를 사용한다.On the other hand, a method using deep ultraviolet rays uses a triple layer photoresist having different sensitivity in consideration of mass production.
도 2는 깊은 자외선을 이용한 티형 게이트 제조공정을 보여주는 도면으로서, 도 2에 도시된 바와 같이, GaAs 기판(11)상에 감도가 각기 다른 제 1, 제 2, 제 3 포토레지스트(12,13,14)를 형성하고, 게이트 마스크(15)를 사용하여 깊은 자외선(16)을 제 1, 제 2, 제 3 포토레지스트(12,13,14)에 조사하여 노출시킨다.FIG. 2 is a view illustrating a tee-type gate manufacturing process using deep ultraviolet rays. As shown in FIG. 2, first, second, and third photoresists 12, 13, having different sensitivity on the GaAs substrate 11 are shown. 14 is formed, and the deep ultraviolet 16 is exposed to the first, second and third photoresist 12, 13 and 14 by using the gate mask 15. As shown in FIG.
그리고, 노출된 제 1, 제 2, 제 3 포토레지스트(12,13,14)를 현상한 후, 게이트 금속(17)을 증착하여 티형 게이트(17a)를 제작한다.After the exposed first, second and third photoresist 12, 13 and 14 are developed, the gate metal 17 is deposited to form a tee type gate 17a.
종래 기술에 따른 티형 게이트 제조방법에 있어서는 다음과 같은 문제점이 있었다.In the method of manufacturing a tee gate according to the prior art, there are the following problems.
첫째, 2중층 내지 3중층의 포토레지스트를 사용하기 때문에 많은 공정시간이 소요된다.First, many process times are required because of the use of two to three layers of photoresist.
둘째, 매우 정교한 제어가 필요하므로 균일성 측면에서 많은 문제점이 발생한다.Secondly, very sophisticated control is required, resulting in many problems in uniformity.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 공정이 용이하고 수율이 향상된 티형 게이트 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a tee-type gate manufacturing method which is easy to process and has improved yield.
도 1은 전자빔을 이용한 티형 게이트 제조공정을 보여주는 도면1 is a view showing a tee-type gate manufacturing process using an electron beam
도 2는 깊은 자외선을 이용한 티형 게이트 제조공정을 보여주는 도면2 is a view illustrating a tee-type gate manufacturing process using deep ultraviolet rays
도 3a 내지 도 3e는 본 발명 제 1 실시예에 따른 티형 게이트의 제조공정을 보여주는 공정단면도3A to 3E are cross-sectional views illustrating a process of manufacturing a tee gate according to a first embodiment of the present invention.
도 4a 내지 도 4f는 본 발명 제 2 실시예에 따른 티형 게이트의 제조공정을 보여주는 공정단면도4A through 4F are cross-sectional views illustrating a process of manufacturing a tee gate according to a second embodiment of the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
21 : 기판 22 : 버퍼층21 substrate 22 buffer layer
23 : 활성층 24 : 이종접합층23: active layer 24: heterojunction layer
25 : 소오스 전극 26 : 드레인 전극25 source electrode 26 drain electrode
27 : PMMA 포토레지스트 28 : 아이-라인 포토레지스트27: PMMA photoresist 28: eye-line photoresist
29 : 게이트 금속물질 29a : 티형 게이트29: gate metal material 29a: tee type gate
본 발명에 따른 티형 게이트 제조방법은 반절연성 기판상에 형성된 에피성장층상에 소오스 전극 및 드레인 전극을 형성한 후, 에피성장층 전면에 PMMA 포토레지스트를 형성하고 제 1 폭만큼 패터닝하여 소오스 전극과 드레인 전극 사이의 에피성장층을 노출시키며, 노출된 에피성장층을 일정깊이로 제거하고 남아있는 PMMA 포토레지스트를 제거한 다음, 에피성장층 전면에 아이-라인 포토레지스트를 형성하고 제 2 폭만큼 패터닝하여 일정깊이로 제거된 에피성장층을 노출시키고, 아이-라인 포토레지스트를 포함한 노출된 에피성장층 전면에 금속물질을 형성한 후, 아이-라인 포토레지스트를 리프트 오프하여 티형 게이트 전극을 형성하는데 그 특징이 있다.In the method of manufacturing a tee gate according to the present invention, a source electrode and a drain electrode are formed on an epitaxial growth layer formed on a semi-insulating substrate, and then a PMMA photoresist is formed on the entire surface of the epitaxial growth layer and patterned by a first width to form a source electrode and a drain electrode. The epitaxial layer between the electrodes is exposed, the exposed epitaxial layer is removed to a certain depth, the remaining PMMA photoresist is removed, and then an i-line photoresist is formed on the entire surface of the epitaxial layer and patterned by a second width. After exposing the epitaxial layer removed to a depth, forming a metal material on the entire surface of the exposed epitaxial layer including the eye-line photoresist, and lifting the eye-line photoresist to form a tee type gate electrode. have.
상기와 같은 특징을 갖는 티형 게이트 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.Referring to the accompanying drawings, a method for manufacturing a tee-type gate having the above characteristics is as follows.
도 3a 내지 도 3e는 본 발명 제 1 실시예에 따른 티형 게이트의 제조공정을 보여주는 공정단면도로서, 도 3a에 도시된 바와 같이, 반절연성 GaAs 기판(21)상에 언도프트(undoped) GaAs 버퍼층(22), n-GaAs 활성층(23), 언도프트 이종접합층(24)을 순차적으로 에피성장(epi-growth) 시키고, 소자간의 격리를 위해 에피성장된 언도프트 이종접합층(24)과 n-GaAs 활성층(23) 및 언도프트 GaAs 버퍼층(22)을 일정 깊이로 메사 식각(mesa etching)한다.3A to 3E are cross-sectional views illustrating a manufacturing process of a tee gate according to a first embodiment of the present invention. As illustrated in FIG. 3A, an undoped GaAs buffer layer (not shown) is provided on a semi-insulating GaAs substrate 21. 22), the n-GaAs active layer 23 and the undoped heterojunction layer 24 are sequentially epi-grown, and the epitaxially grown undoped heterojunction layer 24 and the n- The GaAs active layer 23 and the undoped GaAs buffer layer 22 are mesa etched to a predetermined depth.
이어, 도 3b에 도시된 바와 같이, 언도프트 이종접합층(24)의 소정영역을 식각하여 n-GaAs 활성층(23)을 노출시키고, 노출된 n-GaAs 활성층(23)에 실리콘 이온을 주입하여 열처리한 후, 실리콘 이온이 주입된 n-GaAs 활성층(23)상에 소오스 전극(25) 및 드레인 전극(26)을 형성한다.Subsequently, as illustrated in FIG. 3B, a predetermined region of the undoped heterojunction layer 24 is etched to expose the n-GaAs active layer 23, and silicon ions are implanted into the exposed n-GaAs active layer 23. After the heat treatment, the source electrode 25 and the drain electrode 26 are formed on the n-GaAs active layer 23 implanted with silicon ions.
그리고, 도 3c에 도시된 바와 같이, 소오스 전극(25) 및 드레인 전극(26)을 포함한 기판(21) 전면에 PMMA(Poly-(Methyl Methacrylate)) 포토레지스트(27)를 약 0.2㎛로 형성하고, PMMA 포토레지스트(27)를 제 1 폭만큼 패터닝하여 언도프트 이종접합층(24)을 노출시킨 후, 제 1 폭만큼 패터닝된 PMMA 포토레지스트(27)을 마스크로 노출된 언도프트 이종접합층(24)을 식각한다.3C, a poly- (methyl methacrylate) (PMMA) photoresist 27 is formed on the entire surface of the substrate 21 including the source electrode 25 and the drain electrode 26 to about 0.2 μm. After exposing the undoped heterojunction layer 24 by patterning the PMMA photoresist 27 by a first width, the undoped heterojunction layer exposing the PMMA photoresist 27 patterned by the first width as a mask ( Etch 24).
이때, 제 1 폭은 후공정에 형성될 티(T)형 게이트의 길이를 결정한다.At this time, the first width determines the length of the T-type gate to be formed in a later process.
이어, 도 3d에 도시된 바와 같이, 남아있는 PMMA 포토레지스트(27)를 제거한 후, 기판(21) 전면에 아이-라인(i-line) 포토레지스트(28)를 약 1㎛로 형성하고 제 2 폭만큼 패터닝하여 제 1 폭만큼 식각된 이종접합층(24)의 소정영역을 노출시킨다.Subsequently, as shown in FIG. 3D, after removing the remaining PMMA photoresist 27, an i-line photoresist 28 is formed on the front surface of the substrate 21 to about 1 μm, and the second Patterning by the width to expose a predetermined region of the heterojunction layer 24 etched by the first width.
이때, 제 2 폭은 후공정에 형성될 티형 게이트의 윙(wing)을 결정하는 길이로서, 제 1 폭보다 더 넓게 패터닝한다.In this case, the second width is a length for determining a wing of the tee gate to be formed in a later process, and is patterned to be wider than the first width.
그리고, 아이-라인 포토레지스트(28)를 포함한 노출된 이종접합층(24) 전면에 게이트 금속물질(29)을 형성한 다음, 도 3e에 도시된 바와 같이, 아이-라인 포토레지스트(28)를 리프트 오프(lift-off)하여 티형 게이트(29a)를 형성한다.Then, the gate metal material 29 is formed over the exposed heterojunction layer 24 including the eye-line photoresist 28, and then the eye-line photoresist 28 is formed as shown in FIG. 3E. Lift-off to form the tee gate 29a.
도 4a 내지 도 4f는 본 발명 제 2 실시예에 따른 티형 게이트의 제조공정을 보여주는 공정단면도로서, 도 4a 내지 도 4c는 본 발명 제 1 실시예의 도 3a 내지 도 3c와 제조공정이 동일하므로 설명을 생략하기로 한다.4A to 4F are cross-sectional views illustrating a manufacturing process of a tee gate according to a second embodiment of the present invention, and FIGS. 4A to 4C are the same as the manufacturing process of FIGS. 3A to 3C of the first embodiment of the present invention. It will be omitted.
도 4d에 도시된 바와 같이, PMMA 포토레지스트를 제거한 후, 기판(21) 전면에 아이-라인(i-line) 포토레지스트(28)를 약 1㎛로 형성하고 제 2 폭만큼 패터닝하여 제 1 폭만큼 식각된 이종접합층(24)의 소정영역을 노출시킨다.As shown in FIG. 4D, after removing the PMMA photoresist, an i-line photoresist 28 is formed on the front surface of the substrate 21 to about 1 μm and patterned by a second width to form a first width. The predetermined region of the heterojunction layer 24 etched by the amount is exposed.
그리고, 제 1 폭만큼 식각된 이종접합층(24) 하부의 n-GaAs 활성층(23)을 일정깊이로 리세스(recess) 식각한다.The n-GaAs active layer 23 under the heterojunction layer 24 etched by the first width is recessed to a predetermined depth.
이어, 도 4e에 도시된 바와 같이, 아이-라인 포토레지스트(28)를 포함한 노출된 이종접합층(24) 전면에 게이트 금속물질(29)을 형성한 다음, 도 4f에 도시된 바와 같이, 아이-라인 포토레지스트(28)를 리프트 오프(lift-off)하여 티형 게이트(29a)를 형성한다.Subsequently, as shown in FIG. 4E, the gate metal material 29 is formed over the exposed heterojunction layer 24 including the eye-line photoresist 28, and then as shown in FIG. 4F. The line photoresist 28 is lifted off to form the tee gate 29a.
본 발명에 따른 티형 게이트 제조방법에 있어서는 다음과 같은 효과가 있다.In the tee-type gate manufacturing method according to the present invention has the following effects.
첫째, 티형 게이트의 길이를 결정하는 포토레지스트 작업과 티형 게이트의 윙을 결정하는 포토레지스트 작업을 분리하여 티형 게이트를 제작함으로써, 공정이 용이하고 공정가가 낮아지며 스루-풋(through-put)이 향상된다.First, the tee-type gate is manufactured by separating the photoresist operation for determining the length of the tee-type gate and the photoresist operation for determining the wing of the tee-type gate, thereby facilitating the process, reducing the processing cost, and improving the through-put. .
둘째, 아이-라인 포토레지스트를 사용하여 게이트 금속을 증착하므로, 열에 의해 포토레지스트가 들뜨는 현상을 방지하여 균일성이 향상된다.Second, since the gate metal is deposited using the eye-line photoresist, the uniformity is improved by preventing the photoresist from being lifted by heat.
셋째, 소오스 및 드레인 전극을 향상시키고 브레이크다운 전압(breakdown voltage)을 증가시킬 수 있다.Third, it is possible to improve the source and drain electrodes and to increase the breakdown voltage.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970008114A KR100226861B1 (en) | 1997-03-11 | 1997-03-11 | Method of manufacturing t-type gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970008114A KR100226861B1 (en) | 1997-03-11 | 1997-03-11 | Method of manufacturing t-type gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980073049A true KR19980073049A (en) | 1998-11-05 |
| KR100226861B1 KR100226861B1 (en) | 1999-10-15 |
Family
ID=19499359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970008114A KR100226861B1 (en) | 1997-03-11 | 1997-03-11 | Method of manufacturing t-type gate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226861B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101015335B1 (en) * | 2003-12-29 | 2011-02-15 | 엘지디스플레이 주식회사 | Fabrication method of liquid crystal display device using 2 mask |
| US9209266B2 (en) | 2012-01-19 | 2015-12-08 | Electronics And Telecommunications Research Institute | High electron mobility transistor and manufacturing method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101064727B1 (en) | 2008-11-24 | 2011-09-16 | 한국전자통신연구원 | Semiconductor device and method of fabrricating the same |
-
1997
- 1997-03-11 KR KR1019970008114A patent/KR100226861B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101015335B1 (en) * | 2003-12-29 | 2011-02-15 | 엘지디스플레이 주식회사 | Fabrication method of liquid crystal display device using 2 mask |
| US9209266B2 (en) | 2012-01-19 | 2015-12-08 | Electronics And Telecommunications Research Institute | High electron mobility transistor and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100226861B1 (en) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510280A (en) | Method of making an asymmetrical MESFET having a single sidewall spacer | |
| EP0706202A2 (en) | Method for producing a pattern and a semiconductor device | |
| KR0130963B1 (en) | Method for manufacturing field effect transistor | |
| US5139968A (en) | Method of producing a t-shaped gate electrode | |
| US5587328A (en) | Method for manufacturing semiconductor device | |
| KR100226861B1 (en) | Method of manufacturing t-type gate | |
| KR19990013312A (en) | Manufacturing Method of Semiconductor Device | |
| JPH08107064A (en) | Manufacture of semiconductor device | |
| JP3106379B2 (en) | Method for manufacturing semiconductor device | |
| KR100264532B1 (en) | Method for forming fets having their respective mode or threshold voltage | |
| JPH0434822B2 (en) | ||
| JP2550608B2 (en) | Method for manufacturing semiconductor device | |
| JP2893776B2 (en) | Method for manufacturing semiconductor device | |
| KR100205365B1 (en) | Manufacturing method of mesfet | |
| JPS6257264B2 (en) | ||
| KR100309136B1 (en) | Method for manufacturing transistor of semiconductor device | |
| KR100232152B1 (en) | Manufacturing method of mesfet | |
| JP4869475B2 (en) | Manufacturing method of semiconductor device | |
| JPH02262342A (en) | Manufacture of semiconductor device | |
| JPH0265139A (en) | Method of forming electrode for semiconductor device | |
| JPS60253277A (en) | Manufacture of semiconductor element | |
| JPH0442940A (en) | Manufacture of semiconductor device | |
| JPH01120832A (en) | Formation of hood pattern | |
| JPS60110172A (en) | Manufacture of semiconductor element | |
| JPH03232240A (en) | Manufacture of field-effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050607 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |