KR19980067706A - Backup battery circuit to extend backup time of memory - Google Patents

Backup battery circuit to extend backup time of memory Download PDF

Info

Publication number
KR19980067706A
KR19980067706A KR1019970003943A KR19970003943A KR19980067706A KR 19980067706 A KR19980067706 A KR 19980067706A KR 1019970003943 A KR1019970003943 A KR 1019970003943A KR 19970003943 A KR19970003943 A KR 19970003943A KR 19980067706 A KR19980067706 A KR 19980067706A
Authority
KR
South Korea
Prior art keywords
chip select
ram memory
select signal
terminal
backup
Prior art date
Application number
KR1019970003943A
Other languages
Korean (ko)
Other versions
KR100207824B1 (en
Inventor
황기진
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970003943A priority Critical patent/KR100207824B1/en
Publication of KR19980067706A publication Critical patent/KR19980067706A/en
Application granted granted Critical
Publication of KR100207824B1 publication Critical patent/KR100207824B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M19/00—Current supply arrangements for telephone systems
    • H04M19/08—Current supply arrangements for telephone systems with current supply sources at the substations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/28—Current-supply circuits or arrangements for selection equipment at exchanges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Dram (AREA)
  • Power Sources (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야 : 본 발명은 키폰시스템의 배터리에 관한 것으로, 특히 정전 시 키폰시스템내의 램 메모리(RAM memory)에 저장된 데이터의 백업시간을 길게하기 위한 백업배터리 회로에 관한 것이다.end. TECHNICAL FIELD The present invention relates to a battery of a keyphone system, and more particularly, to a backup battery circuit for prolonging a backup time of data stored in a RAM memory of a keyphone system.

나. 발명이 해결하려고 하는 기술적 과제 : 종래의 회로에서 램의 칩 셀렉트(chip select)를 위해 별도의 로직회로를 사용하였으므로, 실제 정전 시 백업배터리의 전원이 상기 램에는 물론이고 별도의 칩셀렉트를 위한 로직회로에도 공급되야 함으로 전류를 많이 소모했던 문제점을 해결한다.I. The technical problem to be solved by the present invention: Since a separate logic circuit for the chip select (chip select) of the RAM in the conventional circuit, the power of the backup battery in addition to the RAM as well as the logic for the separate chip select in the actual power failure It also solves the problem of consuming a large amount of current by supplying the circuit.

다. 발명의 해결방법의 요지 : 본 발명은 램 메모리의 칩 셀렉트 단자와 외부공급 전원라인간의 로드에 위치하고, 평상 시 상기 칩 셀렉트신호 발생부로부터 출력되는 신호에 의해 상기 외부 공급전원을 스위칭하여 상기 램 메모리의 칩셀렉트 단자에 칩 셀렉트 신호를 공급하며, 정전 시 상기 백업 배터리로부터 인가되는 전원을 상기 램 메모리의 칩셀렉트 단자의 칩 셀렉트 신호로 공급하여 상기 램 메모리부가 액티브되지 않도록 하는 칩셀렉트 신호 컨트롤부를 구비함을 특징으로 한다.All. SUMMARY OF THE INVENTION The present invention is located in a load between a chip select terminal of an RAM memory and an external supply power line, and normally switches the external supply power by a signal output from the chip select signal generator to switch the RAM memory. The chip select signal is supplied to the chip select terminal of the chip selector, and the chip select signal control unit is configured to supply the power applied from the backup battery to the chip select signal of the chip select terminal of the RAM memory so that the RAM memory unit is not activated. It is characterized by.

라. 발명의 중요한 용도 : 메모리의 백업시간 연장을 위한 백업 배터리 회로.la. Important use of the invention: Backup battery circuit for extending the backup time of the memory.

Description

메모리의 백업시간 연장을 위한 백업 배터리 회로Backup battery circuit to extend backup time of memory

본 발명은 키폰시스템의 배터리에 관한 것으로, 특히 정전 시 키폰시스템내의 램 메모리(RAM memory)에 저장된 데이터의 백업시간을 길게하기 위한 백업배터리 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a battery of a key phone system, and more particularly, to a backup battery circuit for prolonging a backup time of data stored in a RAM memory in a key phone system.

통상적으로, 메모리는 크게 리드/라이트가 가능한 램(RAM)과, 리드전용인 롬(ROM)으로 나뉘어 진다. 그 중 상기 키폰시스템에서 사용자의 데이터를 기억하거나 시계기능의 데이터를 기억할 시 상기 램을 널리 사용하고 있다. 그러한, 상기 램은 일반적으로 정전 시에 저장된 데이터를 소실하기 때문에 백업 배터리(backup battery)를 연결하여 정전 시 저장된 데이터를 백업하도록 전원을 공급하여 주었다.In general, a memory is divided into a RAM capable of read / write and a ROM dedicated to read. Among them, the RAM is widely used when storing data of a user or storing data of a clock function in the key phone system. Since the RAM generally loses the stored data at the time of power failure, the RAM is connected to a backup battery to supply power to back up the stored data at the time of power failure.

하지만, 상기와 같은 종래의 회로는 램의 칩 셀렉트(chip select)를 위해 별도의 로직회로를 사용하였으므로, 실제 정전 시 백업배터리의 전원이 상기 램에는물론이고 별도의 칩셀렉트를 위한 로직회로에도 공급되야 함으로 전류를 많이 소모하는 문제점이 있었다.However, the conventional circuit as described above uses a separate logic circuit for chip select of the RAM, so that in case of actual power failure, the backup battery power is supplied to the RAM as well as the logic circuit for a separate chip select. There was a problem that consumes a lot of current.

따라서, 본 발명의 목적은 키폰시스템에서 정전 시 메모리의 데이터 백업을 위해 사용되는 백업 배터리의 전류소모량을 줄여 메모리의 데이터 백업시간을 늘리는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit for increasing the data backup time of a memory by reducing the current consumption of the backup battery used for data backup of the memory in a key failure.

상기와 같은 목적을 달성하기 위한 본 발명은 램 메모리의 칩셀렉트 단자에 칩셀렉트 신호를 발생하는 칩셀렉트 신호 발생부와, 정전 시 상기 램 메모리내에 저장된 데이터의 유실을 방지하지 않도록 하는 백업전류를 공급하는 백업 배터리를 구비하는 백업 전원 공급회로에 있어서;According to an aspect of the present invention, a chip select signal generator for generating a chip select signal is provided to a chip select terminal of a RAM memory, and a backup current is provided to prevent loss of data stored in the RAM memory during a power failure. 1. A backup power supply circuit having a backup battery to be provided;

상기 램 메모리의 칩 셀렉트 단자와 외부공급 전원라인간의 로드에 위치하고, 평상 시 상기 칩 셀렉트신호 발생부로부터 출력되는 신호에 의해 상기 외부 공급전원을 스위칭하여 상기 램 메모리의 칩셀렉트 단자에 칩 셀렉트 신호를 공급하며, 정전 시 상기 백업 배터리로부터 인가되는 전원을 상기 램 메모리의 칩셀렉트 단자의 칩 셀렉트 신호로 공급하여 상기 램 메모리부가 액티브되지 않도록 하는 칩셀렉트 신호 컨트롤부를 구비함을 특징으로 한다.Located at the load between the chip select terminal of the RAM memory and the external power supply line, the external power supply is switched by a signal output from the chip select signal generator, and the chip select signal is transferred to the chip select terminal of the RAM memory. And a chip select signal control unit configured to supply power supplied from the backup battery to the chip select signal of the chip select terminal of the RAM memory during power failure so that the RAM memory unit is not activated.

도 1은 본 발명의 실시예에 따른 메모리의 백업시간 연장을 위한 백업 배터리 회로도이다.1 is a backup battery circuit diagram for extending a backup time of a memory according to an exemplary embodiment of the present invention.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First, in adding reference numerals to the elements of the drawings, and in describing the present invention, if it is determined that the detailed description of the related known functions or configurations may unnecessarily obscure the gist of the present invention, the detailed description thereof will be described. Omit.

도 1은 본 발명의 실시예에 따른 메모리의 백업시간 연장을 위한 백업 배터리 회로도이다. 도 1을 참조하면, 램 메모리(100)는 키폰시스템내의 사용자 데이터를 기억하거나 시계기능의 데이터를 기억한다. 램 메모리 칩 셀렉트신호 발생부(120)는 후단에 연결된 스위칭소자 엔 모스타입 트랜지스터(NMOS type transister)(110)를 턴-온 혹은, 턴-오프 동작시켜 외부 공급전원(Vcc)을 제어함으로서, 상기 램 메모리(100)의 칩셀렉트 신호를 발생한다. 백업 배터리부(130)는 정전 시 상기 램 메모리내에 저장된 데이터의 유실을 방지하지 않도록 상기 램 메모리(100)에 백업전류를 공급하고, 동시에 상기 램 메모리(100)가 액티브 동작하는 것을 방지하기 위해 상기 램 메모리(100)의 칩셀렉트 단자에 하이레벨의 전류를 공급한다. 이때, 상기 백업용 배터리(130)는 니켈-카드뮴(Ni-Cd) 3.6V, 60mAh의 용량을 가진 것을 사용한다. 엔 모스타입 트랜지스터(NMOS type transister)(110)는 내부 게이트단을 상기 칩 셀렉트신호 발생부(120)의 출력단에 그리고, 소오스단을 외부 공급전원라인 및 백업용 배터리(130)의 공급 전원라인에 각각 연결하고, 상기 칩 셀렉트신호 발생부(120)로부터 출력되는 신호에 의해 스위칭 동작하여 상기 소오스단에 공급되는 전류를 램 메모리부(100)의 칩 셀렉트 단자에 공급하도록한다.1 is a backup battery circuit diagram for extending a backup time of a memory according to an exemplary embodiment of the present invention. Referring to FIG. 1, the RAM memory 100 stores user data in a key phone system or data of a clock function. The RAM memory chip select signal generator 120 controls an external power supply Vcc by turning on or turning off a switching device NMOS type transistor 110 connected to a rear end thereof. The chip select signal of the RAM memory 100 is generated. The backup battery unit 130 supplies a backup current to the RAM memory 100 so as not to prevent loss of data stored in the RAM memory during a power failure, and simultaneously prevents the RAM memory 100 from being active. The high level current is supplied to the chip select terminal of the RAM memory 100. At this time, the backup battery 130 uses a nickel-cadmium (Ni-Cd) 3.6V, 60mAh capacity. The NMOS type transistor 110 has an internal gate terminal at an output terminal of the chip select signal generator 120 and a source terminal at an external supply power line and a supply power line of a backup battery 130, respectively. And switch to operate by a signal output from the chip select signal generator 120 to supply the current supplied to the source terminal to the chip select terminal of the RAM memory unit 100.

그 외 다이오드(D1,D2)와 저항(R1,R2,R3)들은 내부회로의 안정된 동작을 위해 사용된다.The other diodes D1, D2 and resistors R1, R2, and R3 are used for stable operation of the internal circuit.

이하 상기와 같은 구성을 통해 본 발명의 동작을 상세히 설명한다.Hereinafter, the operation of the present invention through the configuration as described above in detail.

먼저 백업 배터리(130)을 충전할 시 5V의 전원전압(Vcc)이 제1다이오드(D1)와 제1저항(R1)을 통해 약 4.8V정도로 충전되며, 상기 입력 전원전압(Vcc)이 정전되어 방전할 시는 제2다이오드(D2)를 통해 램(100)에 백업전원을 공급하고, 제1저항(R1)과 제2저항(R2)를 통해 엔 모스 트랜지스터(110)의 소오스단에 공급한다.First, when charging the backup battery 130, the power supply voltage Vcc of 5V is charged to about 4.8V through the first diode D1 and the first resistor R1, and the input power supply voltage Vcc is out of power. When discharging, the backup power is supplied to the RAM 100 through the second diode D2 and supplied to the source terminal of the NMOS transistor 110 through the first resistor R1 and the second resistor R2. .

이때, 상기 램(100)에 공급되는 백업전원은 저장된 키폰시스템의 사용자 데이터 및 시계기능 데이터를 유지하도록 하고, 상기 엔 모스 트랜지스터(110)의 소오스단에 공급되는 전원은 상기 엔 모스 트랜지스터(110)의 동작 여부에 따라 램 메모리(100)의 칩셀렉트 단자에 칩 셀랙트 신호(RAM_)를 발생한다.In this case, the backup power supplied to the RAM 100 maintains user data and clock function data of the stored key phone system, and the power supplied to the source terminal of the NMOS transistor 110 is the NMOS transistor 110. The chip select signal RAM_ is connected to the chip select terminal of the RAM memory 100 depending on whether Will occur).

그러므로, 상기 램 메모리(100)가 로우 액티브(LOW activate) 칩 셀랙트 신호(RAM_)로 동작하는 소자 일 시 그 칩 셀랙트 신호(RAM_)가 로우레벨로 공급되면 내부에 저장된 사용자 데이터 및 시계기능 데이터가 손상될 우려가 있기 때문에 상기 엔 모스 트랜지스터(110)의 소오스단의 전위를 하이레벨로 유지시키도록 한다.Therefore, the RAM memory 100 has a low active chip select signal RAM_. Chip select signal (RAM_) ) Is supplied at a low level, so that user data and clock function data stored therein may be damaged, so that the potential of the source terminal of the transistor 110 is maintained at a high level.

이때, 상기 엔 모스 트랜지스터(110)는 평상 시 칩 선택신호 발생부(120)로부터 출력되는 신호에 의해 턴-온 혹은, 턴-오프 동작되어 소오스단의 전위로서 상기 램 메모리(100)의 칩셀렉트 단자에 해당 칩 셀랙트 신호(RAM_)를 공급한다. 하지만, 정전 시에는 상기 칩 선택신호 발생부(120)가 동작하지 못해 출력되는 신호가 없기 때문에 상기 엔 모스 트랜지스터(110)는 턴-오프 동작한다. 그러므로, 상기 엔 모스 트랜지스터(110)의 소오스단에 인가되는 백업용 배터리(130)의 전류가 그대로 상기 램메모리(100)의 칩 셀렉트단자에 하이레벨로서 공급되어 엔 모스 트랜지스터(110)는 상기 램메모리(100)가 정전 시 액티브되지 않도록 한다.In this case, the NMOS transistor 110 is usually turned on or off by a signal output from the chip select signal generator 120 to select a chip of the RAM memory 100 as a potential of a source terminal. Chip Select Signal (RAM_) ). However, since the chip select signal generation unit 120 does not operate and there is no signal output during power failure, the NMOS transistor 110 is turned off. Therefore, the current of the backup battery 130 applied to the source terminal of the NMOS transistor 110 is supplied as a high level to the chip select terminal of the RAM memory 100 as it is, so that the NMOS transistor 110 stores the RAM memory. Ensure that 100 is not active during a power outage.

결국, 상기와 같이 상기 램메모리(100)가 정전 시 액티브되지 않도록 함으로서, 상기 메모리의 데이터 백업시간을 늘릴 수 있다.As a result, as described above, the RAM memory 100 is not activated during a power failure, thereby increasing the data backup time of the memory.

상술한 바와 같은 본 발명은 키폰시스템에서 정전 시 메모리의 데이터 백업을 위해 사용되는 백업 배터리의 전류소모량을 줄일 수 있는 회로를 제공하여 상기 메모리의 데이터 백업시간을 늘릴 수 있는 잇점이 있다.The present invention as described above has the advantage that it is possible to increase the data backup time of the memory by providing a circuit that can reduce the current consumption of the backup battery used for data backup of the memory in the key-phone system.

Claims (3)

램 메모리의 칩셀렉트 단자에 칩셀렉트 신호를 발생하는 칩셀렉트 신호 발생부와, 정전 시 상기 램 메모리내에 저장된 데이터의 유실을 방지하지 않도록 하는 백업전류를 공급하는 백업 배터리를 구비하는 백업 전원 공급회로에 있어서,In the backup power supply circuit having a chip select signal generator for generating a chip select signal at the chip select terminal of the RAM memory, and a backup battery for supplying a backup current to prevent the loss of data stored in the RAM memory during power failure. In 상기 램 메모리의 칩 셀렉트 단자와 외부공급 전원라인간의 로드에 위치하고, 평상 시 상기 칩 셀렉트신호 발생부로부터 출력되는 신호에 의해 상기 외부 공급전원을 스위칭하여 상기 램 메모리의 칩셀렉트 단자에 칩 셀렉트 신호를 공급하며, 정전 시 상기 백업 배터리로부터 인가되는 전원을 상기 램 메모리의 칩셀렉트 단자의 칩 셀렉트 신호로 공급하여 상기 램 메모리부가 액티브되지 않도록 하는 칩셀렉트 신호 컨트롤부를 구비함을 특징으로 하는 메모리의 백업시간 연장을 위한 백업 배터리 회로.Located at the load between the chip select terminal of the RAM memory and the external power supply line, the external power supply is switched by a signal output from the chip select signal generator, and the chip select signal is transferred to the chip select terminal of the RAM memory. And a chip select signal control unit for supplying power applied from the backup battery to the chip select signal of the chip select terminal of the RAM memory during power outage so that the RAM memory unit is inactivated. Backup battery circuit for extension. 제1항에 있어서, 상기 칩셀렉트 신호 컨트롤부는,The method of claim 1, wherein the chip select signal control unit, 모스타입 트랜지스터를 사용하여, 내부 게이트단을 상기 칩 셀렉트신호 발생부의 출력단에, 소오스단을 외부 공급전원라인 및 백업용 배터리의 공급 전원라인에 각각 연결하고, 상기 칩 셀렉트신호 발생부로부터 출력되는 신호에 의해 스위칭 동작하여 상기 소오스단에 공급되는 전류를 상기 램 메모리의 칩 셀렉트 단자에 공급하도록 함을 특징으로 하는 메모리의 백업시간 연장을 위한 백업 배터리 회로.Using a MOS type transistor, an internal gate terminal is connected to an output terminal of the chip select signal generator, and a source terminal is connected to an external supply power supply line and a supply power supply line of a backup battery, respectively, to a signal output from the chip select signal generator. By switching to supply the current supplied to the source terminal to the chip select terminal of the RAM memory. 제1항에 있어서, 상기 칩셀렉트 신호 컨트롤부는,The method of claim 1, wherein the chip select signal control unit, 바이폴러 트랜지스터를 사용하여, 내부 베이스단을 상기 칩 셀렉트신호 발생부의 출력단에, 컬렉터단을 외부 공급전원라인 및 백업용 배터리의 공급 전원라인에 각각 연결하고, 상기 칩 셀렉트신호 발생부로부터 출력되는 신호에 의해 스위칭 동작하여 상기 컬렉터단에 공급되는 전류를 상기 램 메모리의 칩 셀렉트 단자에 공급하도록 함을 특징으로 하는 메모리의 백업시간 연장을 위한 백업 배터리 회로.A bipolar transistor is used to connect an internal base end to an output end of the chip select signal generator, and a collector end to an external power supply line and a power supply line of a backup battery, respectively, and to output a signal from the chip select signal generator. By switching to supply the current supplied to the collector terminal to the chip select terminal of the RAM memory.
KR1019970003943A 1997-02-11 1997-02-11 Backup battery circuit for extending backup time of memory KR100207824B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970003943A KR100207824B1 (en) 1997-02-11 1997-02-11 Backup battery circuit for extending backup time of memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970003943A KR100207824B1 (en) 1997-02-11 1997-02-11 Backup battery circuit for extending backup time of memory

Publications (2)

Publication Number Publication Date
KR19980067706A true KR19980067706A (en) 1998-10-15
KR100207824B1 KR100207824B1 (en) 1999-07-15

Family

ID=19496729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970003943A KR100207824B1 (en) 1997-02-11 1997-02-11 Backup battery circuit for extending backup time of memory

Country Status (1)

Country Link
KR (1) KR100207824B1 (en)

Also Published As

Publication number Publication date
KR100207824B1 (en) 1999-07-15

Similar Documents

Publication Publication Date Title
US5734585A (en) Method and apparatus for sequencing power delivery in mixed supply computer systems
EP0440204B1 (en) Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other
US4883976A (en) Low power dual-mode CMOS bias voltage generator
KR0147199B1 (en) Memory ic power supply method
US5058075A (en) Battery circuit for an integrated circuit (IC) memory card
KR20010049689A (en) Data processing circuit having a waiting mode
JPH07261883A (en) Semiconductor integrated circuit device for electric power control
KR100207824B1 (en) Backup battery circuit for extending backup time of memory
US20060221743A1 (en) Internal Voltage Supply Circuit
US5604709A (en) Persistent data storage which utilizes a shared power supply
US7282984B2 (en) Semiconductor device having an internal voltage converter, and method therefor
JPH07245887A (en) Backup battery circuit
JP2001341595A (en) Power source control device
KR200142920Y1 (en) Memory backup circuit
KR0151498B1 (en) Power supply using dc-dc converter
KR100207122B1 (en) Data stabilizer in memory system of driving information in a car
KR970006017B1 (en) Automatic backup circuit of personal computer
SU1275543A2 (en) Non-volatile storage
KR940005522B1 (en) Reset circuit
JPH09322430A (en) Backup circuit
KR900009459Y1 (en) Memory power supply circuit using back-up battery
JP2701266B2 (en) Electronics
JP2655766B2 (en) Information card
JPH04344959A (en) Power supply device for memory
KR100343161B1 (en) Back-up Switcher for Portable Computers

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040324

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee