KR970006017B1 - Automatic backup circuit of personal computer - Google Patents

Automatic backup circuit of personal computer Download PDF

Info

Publication number
KR970006017B1
KR970006017B1 KR1019940021796A KR19940021796A KR970006017B1 KR 970006017 B1 KR970006017 B1 KR 970006017B1 KR 1019940021796 A KR1019940021796 A KR 1019940021796A KR 19940021796 A KR19940021796 A KR 19940021796A KR 970006017 B1 KR970006017 B1 KR 970006017B1
Authority
KR
South Korea
Prior art keywords
ram
terminal
nand gate
power failure
battery
Prior art date
Application number
KR1019940021796A
Other languages
Korean (ko)
Other versions
KR960008533A (en
Inventor
이문걸
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR1019940021796A priority Critical patent/KR970006017B1/en
Publication of KR960008533A publication Critical patent/KR960008533A/en
Application granted granted Critical
Publication of KR970006017B1 publication Critical patent/KR970006017B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

A circuit for automatically backing up a memory is provided when a personal computer is off. The circuit includes a RAM(10) operating by a supply voltage(Vcc) in the state of high level of a chip selection(CS) terminal when normal operation and backing up data by a battery(B) voltage in the state of low level of the chip selection(CS) terminal when powered off, a first diode(D1) rectifying the supply current when normal operation, a second diode(D2) rectifying the current of the battery when powering off, a condenser(C1) connected between the first and second diodes(D1,D2) and the RAM(10) and temporarily suppling the charge to the RAM(10) when powering off, a first NAND gate(ND1) the input of which is connected to the supply voltage and inverting an input level, a transistor switched according to an output of the first NAND gate, ad a second NAND gate connected to the output of the transistor and inverting the input and outputting the inverted input to the chip selection(CS) terminal of the RAM(10). Thus, the circuit can be set into a small device and the manufacturing cost can be reduced.

Description

퍼스날 컴퓨터의 정전시 메모리 자동 백업 회로Memory automatic backup circuit in case of power failure of personal computer

제1도는 종래 퍼스날 컴퓨터의 정전시 메모리 백업 구성도.1 is a memory backup configuration during a power failure of a conventional personal computer.

제2도는 본 발명에 따른 정전시 메모리 자동 백업 회로도.2 is a memory automatic backup circuit diagram in case of power failure according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 램 D1, D2 : 다이오드10: ram D1, D2: diode

ND1, ND2 : 낸드게이트 TR1 : 트랜지스터ND1, ND2: NAND gate TR1: Transistor

B : 밧데리 C1 : 콘덴서B: Battery C1: Condenser

본 발명은 퍼스날 컴퓨터(PC)에 관한 것으로 특히 정전시에 자동으로 퍼스날 컴퓨터에 필요한 전원을 공급하여 메모리에 저장된 데이타가 지워지지 않도록 하여 전원 복구시 백업된 데이타로 계속하여 작업을 할 수 있도록 한 퍼스날 컴퓨터의 정전시 메모리 자동 백업 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a personal computer (PC). In particular, a personal computer that supplies power required for the personal computer automatically during a power failure so that data stored in the memory is not erased so that the user can continue to work with the backed up data during power recovery. Memory automatic backup circuit in case of power failure.

종래에는 제1도에 도시된 바와 같이 퍼스날 컴퓨터(1)에서 정전감지센서(2)를 가진 충전용 아답터(3)를 접속하여 정상시에는 퍼스날 컴퓨터(1)에 AC 전원이 공급되게 하다가 정전이 되면 정전감지센서(2)에 정전인 것을 감지하여 충전 아답터(3)의 전원이 퍼스날 컴퓨터로 공급되게 하였다.Conventionally, as shown in FIG. 1, AC power is supplied to the personal computer 1 during normal operation by connecting the charging adapter 3 having the electrostatic detection sensor 2 to the personal computer 1 and then performing a power failure. When the power failure detection sensor 2 detects that the power failure, the power of the charging adapter 3 is supplied to the personal computer.

따라서, 퍼스날 컴퓨터를 사용하다가 정전이 되면 통상 램(RAM)에 저장되어 있던 데이타를 전부 잃어버리게 되지만 이와 같이 보조 전원공급장치인 충전 아답터(3)로 하여금 퍼스날 컴퓨터(1)에 전원을 공급하게 함으로써 정전시에도 데이타를 백업해 두었다가 전원 복구시 백업된 데이타로 계속하여 작업을 진행할 수가 있었다.Therefore, if a power failure occurs while using the personal computer, all data stored in the RAM will be lost. However, the power supply to the personal computer 1 is supplied to the charging adapter 3, which is an auxiliary power supply. You could back up your data during a power outage and continue working with the backed up data during power recovery.

그러나, 상기와 같은 종래의 정전시 보조 전원공급장치인 충전 아답터(3)에 있어서는 부피가 커서 소형화 추세에 부응하지 못하는 결점이 있으며, 별도의 충전 아답터(3)를 사용함으로써 원가가 상승하게 되는 결점이 있다.However, in the above-described conventional power failure charging adapter 3 as an auxiliary power supply device, there is a drawback that the volume is too large to meet the trend of miniaturization, and the cost is increased by using a separate charging adapter 3. There is this.

본 발명은 이와 같은 종래의 결점을 해결하기 위하여 안출한 것으로 별도의 충전 아답터를 사용하지 않고 퍼스날 컴퓨터 자체에 간단한 회로 구성으로 보조 전원공급장치를 내장하여 정전시 데이타를 잃어버리지 않도록 백업하여 둠은 물론 원가를 절감할 수 있도록 하는 퍼스날 컴퓨터의 정전시 메모리 자동 백업 회로를 제공하는데 그 목적이 있다.The present invention has been made in order to solve the above-mentioned drawbacks of the present invention, without the need for a separate charging adapter, the built-in auxiliary power supply with a simple circuit configuration in the personal computer itself, as well as backing up so that data is not lost during a power failure. The purpose is to provide automatic memory backup circuit in case of power failure of personal computer which can reduce cost.

이와 같은 목적을 달성하기 위한 본 발명은 정상시 램이 메모리 상태에 있기 위해서 본전원(Vcc)에 +5V가 공급되고 칩 셀렉트 단자()가 '1'상태에 있어야 하며 정전상태로 되었을때 데이타가 백업상태에 있기 위해서는 본전원(Vcc)가 0V, 칩 셀렉트 단자()가 '0'상태로 되는 메모리 소자인 램과, 정상시 전류를 정류시키기 위한 제1다이오드와, 정전시 밧데리 전류를 정류시키기 위한 제2다이오드와, 상기 제1,2다이오드와 램 사이에 접속되어 정전시 본전원에서 밧데리 전원으로 바뀌는 동안 간단없이 램에 전원을 공급하는 콘덴서와, 입력레벨을 반전시키며 정전시 밧데리 전원에 의해 동작하는 제1낸드케이트와, 상기 제1낸드게이트의 출력에 따라 스위칭되는 스위칭 소자인 트랜지스터와, 상기 트랜지스터의 출력단에 접속되어 입력을 반전시켜 상기 램의 칩 셀렉트 단에 출력시키며, 정전시 밧데리 전원에 의해 동작하는 제2낸드게이트를 포함하여 구성함을 특징으로 한다.In order to achieve the above object, the present invention provides that + 5V is supplied to the main power supply Vcc and the chip select terminal ) Must be in the '1' state and the main power supply (Vcc) is 0V and the chip select terminal ( Is a memory element having a 0 'state, and a first diode for rectifying a normal current, a second diode for rectifying a battery current during a power failure, and is connected between the first and second diodes and the RAM. In accordance with the output of the first NAND gate and a capacitor which inverts the input level and operates by the battery power supply in case of power failure and the output of the first NAND gate. And a transistor, which is a switching element to be switched, and a second NAND gate connected to an output terminal of the transistor and inverting an input to be output to the chip select terminal of the RAM, and operated by a battery power supply during a power failure. .

이하, 본 발명 퍼스날 컴퓨터의 정전시 메모리 자동 백업 회로의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings an embodiment of a memory automatic backup circuit when the power failure of the personal computer of the present invention will be described in detail as follows.

제2도는 본 발명의 회로도로 정상시에는 칩 셀렉트()단자가 '1'인 상태에서 정상 전원(Vc)이 인가되고, 정전시에는 칩 셀렉트()단자가 '0'인 상태에서 밧데리 전원이 인가되는 메모리 소자인 램(RAM)(10)과, 정상시 전원(Vcc)의 전류를 정류시키기 위한 제1다이오드(D1)와, 정전시 밧데리(B)의 전류를 정류시키기 위한 제2다이오드(D2)와, 정상시 전원(Vcc)를 반전시키며 상기 제1,2다이오드(D1)(D2)와 램(10) 사이에 접속되어 정전시 램(10)에 전원을 일시 공급하는 콘덴서(C1)와, 정전시 밧데리(B)의 전원에 의해 동작하는 제1낸드게이트(ND1)와, 상기 제1낸드게이트(ND1)의 출력에 따라 스위칭되는 트랜지스터(TR1)와, 상기 트랜지스터(TR1)의 출력단에 접속되어 입력을 반전시켜 상기 램(10)의 칩 셀렉트()단에 입력시키며, 정전시 밧데리(B)의 전원에 의해 동작하는 제2낸드게이트(ND2)로 구성된 것으로 상기 낸드게이트(ND1)(ND2)에 밧데리(B)의 양(+)단자가 접속되어 정전시 낸드게이트(ND1)(ND2)가 동작가능하게 구성되어 있다.2 is a circuit diagram of the present invention in the case of normal chip select ( When the terminal is '1', the normal power supply (Vc) is applied, and in case of power failure, the chip select ( RAM 10, which is a memory device to which battery power is applied when the terminal is '0', a first diode D1 for rectifying the current of the power supply Vcc during normal operation, and a battery during power failure The second diode D2 for rectifying the current of B) and the normal power supply Vcc are inverted, and are connected between the first and second diodes D1 and D2 and the RAM 10 to prevent the power failure. A capacitor C1 temporarily supplying power to 10), a first NAND gate ND1 operated by the power supply of the battery B during a power failure, and a transistor switched according to an output of the first NAND gate ND1. Is connected to an output terminal of the transistor TR1 and the input is inverted so that the chip select of the RAM 10 And the second NAND gate ND2 operated by the power supply of the battery B at the time of power failure, and the positive terminal of the battery B is connected to the NAND gates ND1 and ND2. The NAND gates ND1 and ND2 are configured to be operable during a power failure.

이와 같이 구성된 본 발명은 정상적인 전원(Vcc)이 다이오드(D1)를 통해 램(10)에 공급될때에는 제1낸드게이트(ND1)의 입력이 하이레벨이므로 이의 출력은 로우레벨이 되어 트랜지스터(TR1)는 오프상태를 유지하게 된다.According to the present invention configured as described above, when the normal power supply Vcc is supplied to the RAM 10 through the diode D1, since the input of the first NAND gate ND1 is high level, the output thereof becomes low level and thus the transistor TR1. Will remain off.

따라서, 제2낸드게이트(ND2)의 출력은 하이레벨이 되므로 램(10)의 칩 셀렉트()단에는 1상태, 즉 하이레벨이 입력된다.Therefore, since the output of the second NAND gate ND2 is at a high level, the chip select of the RAM 10 ( In step), one state, that is, a high level is input.

다시 말해서, 정상적인 상태에서는 램(10)에 전원(Vcc)이 공급되며, 칩 셀렉트()단은 하이레벨 상태가 되어 메모리 소자로서의 정상적인 동작을 수행할 수 있는 것이다.In other words, the power supply Vcc is supplied to the RAM 10 in the normal state, and the chip select ( ) Stage becomes a high level state and can perform a normal operation as a memory element.

만일, 정상적인 전원(Vcc)이 공급되다가 정전등으로 인하여 전원(Vcc)이 공급되지 않게 되면 이때에는 밧데리(B) 전원이 제2다이오드(D2)를 통하여 램(10)의 전원공급단자에 공급되고, 제1낸드게이트(ND1)의 입력단에는 아무런 전원이 공급되지 않은 상태에서 이 제1낸드게이트(ND1)가 동작할 수 있는 전원만 밧데리(B)를 통해 공급되어 결국 제1낸드게이트(N1)의 출력은 하이레벨이 된다.If the power supply (Vcc) is not supplied due to a power failure while the normal power supply (Vcc) is supplied, the battery (B) power is supplied to the power supply terminal of the ram 10 through the second diode D2. When only no power is supplied to the input terminal of the first NAND gate ND1, only power capable of operating the first NAND gate ND1 is supplied through the battery B, resulting in the first NAND gate N1. Output goes high.

따라서, 트랜지스터(TR1)가 온되면서 제2낸드게이트(ND2)의 입력단에는 하이레벨이 공급되므로 제2낸드게이트(ND2)의 출력은 로우레벨이 된다.Therefore, since the high level is supplied to the input terminal of the second NAND gate ND2 while the transistor TR1 is turned on, the output of the second NAND gate ND2 becomes low level.

즉, 정전시에는 밧데리(B)의 전원이 램(10)에 계속하여 공급됨과 동시에 칩 셀렉트()단이 '0'상태인 로우레벨이 되므로 정전시에도 램(10)에 공급되는 전원에 의하여 램(10)이 데이타 보존 상태(백업 상태)를 유지하게 된다.That is, at the time of power failure, the power of the battery B is continuously supplied to the RAM 10 and at the same time, the chip select ( ) Is at the low level of the '0' state, so that the RAM 10 maintains the data retention state (backup state) by the power supplied to the RAM 10 even during a power failure.

여기서, 콘덴서(C1)는 정상시 전원(Vcc)이 인가되다가 정전이 되어 밧데리(B) 전원이 램(10)에 인가될때 까지의 사이 시간에 램(10)에 필요한 전원을 공급하기 위하여 사용된다.In this case, the capacitor C1 is used to supply the power required for the RAM 10 between the time when the power supply Vcc is normally applied and the power failure occurs until the battery B power is applied to the RAM 10. .

이상에서 설명한 바와 같은 본 발명은 종래와 같이 별도의 전원 공급 장치인 충전 아답터를 사용하지 않고 간단한 회로를 제공하여 정전시 램(10)을 백업 상태로 만들어 데이타를 보존하였다가 정상적인 전원 공급시 계속하여 작업할 수 있으므로 제품의 소형화 추세에 적응할 수 있음은 물론 원가를 절감할 수 있는 효과가 있다.As described above, the present invention provides a simple circuit without using a charging adapter, which is a separate power supply as in the prior art, to bring the RAM 10 to a backup state in case of a power failure, to preserve data, and then to continue supplying a normal power supply. Work can be adapted to the trend of miniaturization of the product, as well as cost savings.

Claims (2)

정상시 칩 셀렉트()단자가 하이레벨인 상태에서 전원(Vcc)에 의해 동작하고, 정전시에는 칩 셀렉트()단자가 로우레벨인 상태에서 밧데리(B) 전원에 의해 데이타를 백업시킬 수 있는 램(10)과, 정상시 상기 전원(Vcc)의 전류를 정류시키기 위한 제1다이오드(D1)와, 정전시 밧데리(B)의 전류를 정류시키기 위한 제2다이오드(D2)와, 상기 제1,2다이오드(D1)(D2)와 램(10) 사이에 접속되어 전하를 충전시켜 정전시 램(10)에 일시적으로 공급하는 콘덴서(C1)와, 입력단에 전원(Vcc)단이 접속되어 입력레벨을 반전시키는 제1낸드게이트(ND1)와, 상기 제1낸드게이트(ND1)의 출력에 따라 스위칭되는 트랜지스터(TR1)와, 상기 트랜지스터(TR1)의 출력단에 접속되어 입력을 반전시켜 상기 램(10)의 칩 셀렉트()단에 출력시키는 제2낸드게이트(ND2)를 포함하여 구성한 것을 특징으로 하는 퍼스날 컴퓨터의 정전시 메모리 자동 백업 회로.Normal chip select ( The terminal is operated by the power supply (Vcc) while the terminal is at a high level, and during a power outage, the chip select ( RAM 10 capable of backing up data by battery (B) power supply when the terminal is at a low level, a first diode (D1) for rectifying current of the power supply (Vcc) during normal operation, and a power failure The second diode D2 for rectifying the current of the battery B and the first and second diodes D1 and D2 and the RAM 10 are connected to charge the charge to the RAM 10 during power failure. A capacitor C1 that is temporarily supplied, a power supply Vcc terminal connected to an input terminal, a first NAND gate ND1 for inverting an input level, and a transistor switched according to an output of the first NAND gate ND1 ( Is connected to the output terminal of the transistor TR1 and the input is inverted so that the chip select of the RAM 10 ( And a second NAND gate (ND2) outputted at the stage). 제1항에 있어서, 상기 낸드게이트(ND1)(ND2)에 밧데리(B)의 양(+) 단자가 접속되어 정전시에도 낸드게이트(ND1)(ND2)가 동작되게 구성한 것을 특징으로 하는 퍼스날 컴퓨터의 정전시 메모리 자동 백업 회로.The personal computer according to claim 1, wherein a positive (+) terminal of the battery B is connected to the NAND gates ND1 and ND2 so that the NAND gates ND1 and ND2 are operated even during a power failure. Memory automatic backup circuit in case of power failure.
KR1019940021796A 1994-08-31 1994-08-31 Automatic backup circuit of personal computer KR970006017B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940021796A KR970006017B1 (en) 1994-08-31 1994-08-31 Automatic backup circuit of personal computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940021796A KR970006017B1 (en) 1994-08-31 1994-08-31 Automatic backup circuit of personal computer

Publications (2)

Publication Number Publication Date
KR960008533A KR960008533A (en) 1996-03-22
KR970006017B1 true KR970006017B1 (en) 1997-04-23

Family

ID=19391673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021796A KR970006017B1 (en) 1994-08-31 1994-08-31 Automatic backup circuit of personal computer

Country Status (1)

Country Link
KR (1) KR970006017B1 (en)

Also Published As

Publication number Publication date
KR960008533A (en) 1996-03-22

Similar Documents

Publication Publication Date Title
US5818781A (en) Automatic voltage detection in multiple voltage applications
CN1825732B (en) Power supply switch circuit
US5175845A (en) Integrated circuit with watchdog timer and sleep control logic which places IC and watchdog timer into sleep mode
US5249298A (en) Battery-initiated touch-sensitive power-up
US5203000A (en) Power-up reset conditioned on direction of voltage change
US5754462A (en) Microprocessor auxiliary with ability to be queried re power history
US5729061A (en) Over discharge protection circuit for a rechargeable battery
EP0440204A2 (en) Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other
JPH0632231B2 (en) Improved low power dual mode CMOS bias voltage generator
TW406221B (en) Power switching apparatus for increasing the battery lifetime and the full-time operation apparatus
EP0627807B1 (en) Power line connection circuit and power line switch IC for the same
KR20010049689A (en) Data processing circuit having a waiting mode
WO1990006552A1 (en) Battery-initiated touch-sensitive power-up
EP0823115A1 (en) Reference for cmos memory cell having pmos and nmos transistors with a common floating gate
KR970006017B1 (en) Automatic backup circuit of personal computer
US5604709A (en) Persistent data storage which utilizes a shared power supply
CN103107577B (en) Battery management circuit and terminal
JPH1078834A (en) Power voltage detecting circuit and ic card equipped with the same
JPH04212786A (en) Semiconductor integrated circuit
US5815455A (en) Power supply interface circuit providing nonvolatile storage with suitable operating and standby voltage levels
CN112650384B (en) Low-power consumption dormancy awakening control circuit and multi-power-domain control circuit
CN220962186U (en) Power management control circuit
CN215772911U (en) Input enable hysteresis protection circuit
KR100343161B1 (en) Back-up Switcher for Portable Computers
KR200142920Y1 (en) Memory backup circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee