KR19980066386U - 디스플레이장치의 고압 안정화 회로 - Google Patents

Abstract

본 고안은 디스플레이 장치의 고압회로의 안정화회로에 관한 것으로서, 전원의 온/오프나 DPMS 모드의 전환 등에 따라 발생되는 순간적인 서지(Surge)에 의해 회로의 구성 소자가 파손되는 것을 방지하기 위한 안정화 회로에 관한 것이다.

고압발생회로를 컨트롤하기 위한 펄스폭 변조회로의 퀵-스타트(Quick-Start)에 의한 반도체소자의 서지(Surge)에 의한 방지를 위해 기동전압(V_CC)을 지연공급하는 데드 타임 콘트롤 방법이 V_CC라인을 제어하였으나 이 V_CC라인이 거의 모든 회로부분에 기동전압으로 사용되므로 데드타임만을 조절하기 위한 지연시간을 임의대로 조절하기 위한 것이다.

고압발생회로의 B⁺를 조절하는 비교기에 인가되는 기준전압을 지연시키기 위한 B⁺조절단을 부가하여 펄스폭변조회로(PWM-IC)의 출력을 지연시켜 발생하므로써 전원인가시나 DPMS 모드 전환시에 드라이브회로등이 동시에 전이하면서 발생하는 출력회로에서의 서지를 제거할 수 있는 효과를 가진다.

Description

디스플레이 장치의 고압 안정화 회로

본 고안은 디스플레이 장치에 관한 것으로, 상세하게는 디스플레이 장치의 전원 온/오프나 DPMS 모드의 전환 등에 따라 발생되는 서지(Surge)에 의해 구성소자가 파손되는 것을 방지하기 위해 고압발생회로의 B⁺를 조절하기 위한 PWM-IC내의 비교기에 인가되는 기준전압의 입력을 지연시키므로써 PWM-IC의 출력을 지연시키기 위한 디스플레이 장치의 고압 안정화 회로에 관한 것이다.

디스플레이 장치는 컴퓨터로부터 전달된 신호를 사용자가 인식할 수 있도록 화상을 형성하여 나타내는 컴퓨터의 대표적인 주변장치이다.

그 내부 회로의 기본 구성을 간략하게 도 1을 통하여 살펴보기로 한다.

도시된 바와 같이, 컴퓨터(도시되지 않음)내에 장착되어 화상 형성에 필요한 비디오 신호(R,G,B) 및 수평/수직 동기신호(H_Sync / V_Sync)를 제공하는 비디오 카드(10)와, 상기 비디오 카드(10)로부터 수평/ 수직 동기 신호를 전달받아 모니터 화면을 제어하기 위한 화면 제어 신호를 발생하는 마이컴(20)과, 수평 동기 신호(H_Sync) 및 수직 동기 신호(V_Sync)를 각기 인가받아 CRT(80)의 전자총에서 발생되는 전자빔이 편향요크(Deflection Yoke : DY)에 의해 CRT(80)의 좌상부부터 우하부까지 차례대로 편향되어 사진 한 장과 같은 화상을 이루도록 수평 및 수직 편향을 실행하는 수직 편향회로(30) 및 수평 편향회로(40)와, 스위칭 회로의 원리와 고전압 기술을 이용하여 상기 수평 편향회로(40)의 출력단으로부터 발생하는 귀선 펄스를 이용하여 상기 CRT(80)의 애노드(Anode)단에 고전압을 공급하는 장치인 고압회로(50)와, 저전압 증폭기로 상기 비디오 카드(10)로부터 전달되는 낮은 영상신호(R,G,B)를 증폭시켜 일정한 전압 수준을 유지하는 비디오 프리앰프(60)와, 상기 비디오 프리앰프(60)를 통해 증폭 된 것을 40V_PP∼ 60V_PP의 신호로 증폭하여 각 화소에 에너지를 공급하는 비디오 메인앰프(70)로 구성된다.

이러한 디스플레이 장치에서는 형광면에 투사되는 전자빔을 통하여 화상을 형성하는데, 이 때 상기 전자빔의 편향을 바꾸어주는 회로를 편향회로라 칭한다.

흔히 편향회로에서는 전기장을 사용하는 정전 편향과 자기장을 사용하는 전자편향으로 크게 구분되는데, TV 등의 경우 후자 즉, 전자편향을 사용하며 수평과 수직 코일에 톱니파형의 전류를 흘려서 화면을 구성한다.

이러한 편향회로중 수평 편향회로(40)의 일반적인 구성은 도 2에 나타난 바와 같다. 블로킹 발진 회로를 주로 사용하는 수평 발진회로(41)와, 트랜지스터(TR)나 전계효과트랜지스터(FET)를 사용하여 1단 또는 2단 증폭하여 수평출력회로(43)의 출력트랜지스터를 온/오프시키는데 충분한 베이스 전류를 공급하고 파형보정을 실행하는 수평 드라이브회로(42)와, 트랜지스터의 스위칭동작을 이용하여 편향코일을 통하여 톱니파 전류를 생성하는 수평 출력회로(43)로 구성된다.

한편 고압회로(50)는 안정된 DC전압을 CRT의 애노드에 공급하는 회로로, 누설 인덕턴스와 고압회로의 분포용량에 의한 고조파를 이용하여 콜렉터 펄스가 작아도 큰 고압이 얻어지는 원리를 이용한 것이다.

수평회로(40)와 고압회로를 같이 연결하는 일체형은 회로가 간단하고 값이 싸지만, 고압 레귤레이션이 분리형에 비해 떨어진다. 이에 비해 분리형은 고가이며 회로가 복잡하지만, 고압레귤레이션이 좋아서 일부 칼라 모니터와 고해상도 모니터에 많이 사용된다.

고압회로(50)는 도 2에서 나타낸 바와 같이 플라이백트랜스포머(FBT)(53)를 이용하여 고압을 발생시키는 고압출력회로(52)와, 수평 발진 회로(41)의 수평발진 톱니파를 센싱하여 고압출력회로(52)에 제공하는 고압드라이브(51)회로와, 상기 FBT (53)의 2차측으로부터 에러를 검출하여 피드백시키는 에러검출부(54)와, 상기 FBT(53)가 일정량 이상의 X-RAY를 방출하지 못하도록 하는 X-RAY 프로텍션 회로(55)와, 수평 주파수의 변화 또는 고압의 변화에 민감하게 작용하여 상기 고압출력회로로부터 FBT에 공급되는 전압이 적정히 공급될 수 있도록 하는 고압 레귤레이션회로(56)로 구성된다.

한편 고압 출력회로(52)를 컨트롤하기 위한 고압 레귤레이션회로(56)는 펄스폭변조회로(PWM-IC)를 사용하고 있다. PWM-IC의 출력펄스는 스위칭 장치의 드라이브 동작을 온/오프시키며, 펄스 폭의 변화는 출력전압의 레귤레이션을 위하여 전도 시간을 증가 또는 감소시키는 작용을 한다.

플라이백 방식에서 범용으로 사용되는 PWM-IC의 기본 구성은 도 3에서와 같이 나타낼 수 있다. 클럭신호는 고정된 주파수의 주기로 R-S Flip/Flop 세트 입력으로 인가되어 트랜지스터를 턴-온시킨다. 이렇게 해서 흐르기 시작한 전류는 비교기(COMP1)의 비교 입력 신호(V_ERR)와 같아질 때까지 상승한다. 즉 전류가 상승하여 센싱전압(V_SENSE)이 비교기의 비교입력신호(V_ERR)와 같아지면 트랜지스터는 턴-오프되고, 다음 주기의 클럭신호에 의한 세트신호가 인가될 때까지 오프상태를 유지한다.

한편 도 4는 PWM제어회로에 의한 일반적 소프트 스타트 회로를 나타내고 있다. T=0일 때 캐패시터(C1)는 방전 에러증폭기(Error Amp)의 출력은 다이오드(D1)을 통하여 그라운드가 된다.

따라서 비교기(COMP)의 출력은 억제된다. T=0⁺일 때 캐패시터(C1)는 결정된 시상수(τ=RC)를 갖는 저항(R)을 통하여 충전전압 V_REF가까이 충전을 시작한다.

캐패시터(C1)가 완전히(Full) 충전하게 되면, 다이오드(D1)는 백 바이어스(Bias)된다. 그러므로 에러증폭기(Error Amp)의 출력은 소프트 스타트로부터 절연된다. 캐패시터(C1)의 느린 충전은 비교기(COMP)의 출력에서 PWM 파형의 직접적인 증가에 의해서 결정되고 스위칭 소자의 소프트-스타트 결과로써 시작된다.

여기에서 다이오드(D2)는 시스템이 셧-다운될 경우 캐패시터(C1)를 빨리 방전시키기 위하여 저항(R)로 바이패스하는데 사용된다. 따라서 매우 짧은 주기동안 새로운 소프트-스타트(Soft Start) 싸이클이 시작된다.

입력전원 투입시에 출력전압을 서서히 상승시키고자 하는 소프트 스타트회로를 부가하여야 한다.

전원은 기동상태에서는 출력전압 0V이므로 소프트 스타트 회로가 없으면 스위칭 트랜지스터의 제어신호는 최대 ON 폭으로 동작을 개시한다.

또한 출력측의 평활용 캐패시터의 단자 전압도 0V이므로 큰 충전전류가 흐른다. 그 결과 도 5에 나타난 바와 같이 스위칭 트랜지스터의 컬렉터 전류가 오버되고 파손되는 일이 있다. 이는 기동시에 2 차측 평활 캐패시터에 큰 돌입전류가 흘러 컬렉터 전류가 오버하기 때문이다.

또한 이러한 소프트 스타트가 부가되어 있지 않으면 도 6에서 보는바와 같이 오차 증폭기의 응답지연으로 V₀가 규정이상으로 순간적으로 올라가는 오버슈트(Over Shoot)가 발생한다.

그리고 동작 개시 시점에서는 제어신호의 ON시간이 좁은 것으로부터 천천히 넓어져 가는 동작으로 두어야 한다. 이 때문에 도 7(A)에서와 같이 PWM-IC 내부의 비교기(COMP)의 직류제어신호를 캐패시터의 충전시간에 맞추어 가면서 변화시킨다. 이렇게 하면 도 7B와 같이 발진기로부터의 삼각파의 슬라이스 레벨이 서서히 변화하기 때문에 소프트 스타트 동작으로 구동이 가능한 것이다.

한편 이와 같은 소프트 스타트회로가 부가된 PWM-IC가 고압출력단에 적용된 경우의 구성은 도 8에서와 같이 나타낼 수 있다.

V_CC라인으로부터의 전원인가를 지연시키는 소프트 스타트부(R1 및 C1)가 4번단자의 데드타임 컨트롤에 연결되어 있다.

PWM 제어의 최대 ON시간을 외부로 설정하기 위해 데드 타임 컨트롤 기능이 필요하게 된다. PWM-IC에서는 4번핀이 데드 타임 조정단자로 사용된다. 4 번핀 전압에 대하여 삼각파 전압이 높은 기간에 제어신호의 T_ON으로 되기 때문에 이 전압의 설정으로 PWM 출력의 최대 ON 시간을 결정할 수 있다.

캐패시터(C3)는 에러 증폭기의 반전단자의 입력 커플링 캐패시터로 사용된다. 캐패시터(C2) 및 저항(R3)는 비교기(COMP)의 AC 피드백 결정을 위한 시정수로 동작된다. 저항(R4 및 VR1)는 피드백 조절용 저항으로 그 검출결과는 에러증폭기(Err Amp)의 비반전단자에 전달하게 된다.

저항(R3)은 기준전압(V_REF)을 전달함에 있어서 전류제한(Current Limit)을 위한 것이고, 캐패시터(C4)는 평활용 캐패시터이다.

한편 이러한 PWM-IC의 소프트 스타트라인은 V_CC라인 즉 다른 회로부분(드라이브 회로부분)보다 지연시켜 공급하므로써 그 동작을 이룰 수 있다.

그러나 이와 같이 12V 라인을 캐패시터를 이용하여 PWM회로의 데드 타임을 콘트롤하는 방법을 채택한 관계로 지연시키고자 하는 만큼의 지연을 실현하는 데 다소 문제가 있다.

즉 V_CC라인이 12 V 라인인 관계로 12 V라인이 거의 모든 회로부분의 V_CC라인이므로 데드 타임만을 컨트롤하기 위하여 지연타임을 임의대로 조절하기 어려운 문제가 있다.

DPMS 모드 구현에 따라 서스펜드모드(Suspend Mode)나 오프모드(Off Mode)를 구현할 때, 수평 편향회로의 변화가 따르고 결과적으로 고압 출력회로에서 발생하는 서지를 완벽하게 제어하지 못하는 문제점이 있었다.

다시말해 DPMS 모드의 전이(Transition)가 이루어 질 때 발생되는 고압단의 반도체(셋업 FET, 고압출력TR, 댐퍼 다이오드)등이 서지에 의해 파손되는 일이 발생될 수 있는 것이다.

본 고안은 이러한 문제점을 해결하기 위하여 고압발생회로의 B⁺를 조절하는 PWM-IC 내부의 비교기에 입력되는 신호를 지연시켜 PWM-IC의 출력을 지연시켜 발생시킬 수 있도록 하는 것을 목적으로 한다.

본 고안의 다른 목적은 DPMS 모드 의 전이(Transition)에 따라 발생될 수 있는 출력회로에서의 서지(Surge)를 방지하는 점에 있다.

이러한 목적을 달성하기 위한 본 고안의 구성의 특징은 PWM-IC는 순간적인 시동에 따른 서지 신호에 의해 후단의 회로가 파손되는 것을 방지하기 위해 캐패시터의 충전특성을 이용하여 출력전압을 서서히 상승시키는 소프트 스타트 회로와, 고압발생회로의 B⁺를 조절하는 비교기의 입력을 지연시키므로써 펄스폭변조회로의 출력을 지연시켜 발생시키기 위한 B⁺조절단을 포함하여 구성된 점에 있다.

도 1은 일반적인 디스플레이 장치를 간략히 나타낸 구성도,

도 2는 도 1의 수평편향회로 및 고압단을 중심으로 나타낸 블록구성도,

도 3은 플라이백 방식에서 범용으로 사용되는 PWM-IC의 기본 구성도,

도 4는 PWM 제어회로에 의한 일반적 소프트 스타트 회로,

도 5는 스위칭 트랜지스터의 컬렉터 전류,

도 6은 오차 증폭기의 응답지연으로 발생되는 오버슈트를 나타내는 파형도,

도 7A 및 도 7B는 PWM-IC 내부의 비교기의 직류제어신호 파형도,

도 8은 종래 기술에 따른 PWM-IC가 고압출력단에 적용된 경우의 구성도,

도 9는 본 고안이 적용된 고압회로의 구성을 간략히 나타낸 블록도,

도 10은 본 고안이 적용된 상태를 나타내고 있는 상세회로도이다.

이하 첨부된 도면을 참조로하여 본 고안의 구성 및 그 동작을 설명하기로 한다.

도 9는 본 고안이 적용된 고압회로의 구성을 간략히 나타낸 블록도이다. 도 2에서 나타낸 종래 고압회로의 구성도에서와 달리 고압 레귤레이션회로(56)에 B⁺조절단(100)이 포함되어 있는 것을 나타내고 있다.

한편 도 10은 도 9의 고압 레귤레이션회로(56)를 중심으로 본 고안이 적용된 상태를 나타내고 있는 상세회로도이다. 도 8에서와 달리 기준전압(V_REF)을 에러증폭기(Err Amp)의 비반전단자 및 비교기(Comp)의 반전단자에 전달하는 저항(R3)에 캐패시터(C5)가 더 부가되어 구성된 것을 알 수 있다.

이 때의 저항(R3)은 전류제한(Current Limit)기능외에 캐패시터(C5)와 함께 기준전압의 전달을 지연시키는 기능을 수행한다. 기준전압은 일반적으로 5V를 사용하며 저항(R3) 및 캐패시터(C5)를 이용하여 캐패시터(C5)의 신호레벨이 2.3V에 이를때까지 출력을 지연시킨다.

기본 데드타임(Dead Time)은 기준전압이 출력되기 전까지 저항(R1) 및 캐패시터(C1)의 시정수값에 따라 결정되며 12 V 라인의 전이모드에 의한 데드타임이 결정된다.

저항(R4) 및 가변저항(VR1)을 거쳐 검출되는 피드백 신호는 에러증폭기(Err Amp)의 비반전단자(+)에 입력된다. 그 반전단자(-)에 상기 저항(R3) 및 캐패시터(C5)에 의해 지연된 기준전압이 커플링 캐패시터(C3)를 거쳐 인가된다.

상기 에러증폭기(Err Amp)의 출력신호(Err Signal)는 비교기(Comp)의 반전단자에 그 비반전단자로는 발진 삼각파의 기준전압이 인가되어 PWM 출력신호가 임의의 듀티값을 가지고 출력된다.

이 때 비반전단자(+) 입력을 저항(R3) 및 캐패시터(C5)를 이용하여 신호 레벨이 정상적인 신호레벨에 이를 때까지 시정수를 결정하여 PWM 출력신호가 출력되는 시간을 지연시킨다.

결과적으로 DPMS모드의 전이(Transition)에 발생되는 고압회로에서의 간섭을 방지하여 B⁺에 의한 서지(Surge) 발생을 방지할 수 있다.

이상에서와 같이 전원의 온/오프 및 DPMS 모드 전이 즉, 서스펜드 모드, 오프모드로부터의 정상복귀에 따른 고압발생회로의 서지(Surge)발생에 의한 소자(Device)의 손상(Damage) 또는 파괴(Failure)를 방지할 수 있다.

Claims (2)

1. 수평 출력의 플라이 백 펄스를 이용하여 음극선관(CRT)의 애노드(Anode)단에 고전압을 제공하는 고압발생부와,

   상기 고압발생부의 안정된 레귤레이션을 위해 FBT의 전압을 피드백하여 펄스폭 변조하여 출력하는 펄스폭변조회로(PWM-IC)를 포함하는 고압 안정화 회로에 있어서,

   PWM-IC의 출력을 지연시키므로써 DPMS 모드의 전이에 따른 서지발생을 억제하기 위해 상기 펄스폭변조회로(PWM-IC)는 순간적인 시동에 따른 서지 신호에 의해 후단의 회로가 파손되는 것을 방지하기 위해 캐패시터의 충전특성을 이용하여 출력전압을 서서히 상승시키는 소프트 스타트 회로와,

   고압발생회로의 B⁺를 조절하는 비교기의 입력을 지연시키므로써 펄스폭변조회로의 출력을 지연시켜 발생시키기 위한 B⁺조절단을 포함하여 구성된 것을 특징으로 하는 디스플레이 장치의 고압안정화회로.
2. 제 1 항에 있어서,

   상기 B⁺조절단은 펄스폭변조회로(PWM-IC)의 에러비교를 위한 비교기에 제공되는 기준전압을 지연시키기 위한 신호 지연용 저항(R3) 및 캐패시터(C5)로 구성됨을 특징으로 하는 디스플레이 장치의 고압 안정화회로.