KR19980065662A - Method for forming multilayer wiring of semiconductor device - Google Patents
Method for forming multilayer wiring of semiconductor device Download PDFInfo
- Publication number
- KR19980065662A KR19980065662A KR1019970000774A KR19970000774A KR19980065662A KR 19980065662 A KR19980065662 A KR 19980065662A KR 1019970000774 A KR1019970000774 A KR 1019970000774A KR 19970000774 A KR19970000774 A KR 19970000774A KR 19980065662 A KR19980065662 A KR 19980065662A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- metal film
- tungsten
- hole
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 다층배선 형성방법에 대해 기재되어 있다. 이는, 하부막 상에 절연막을 형성한 후, 하부막을 부분적으로 노출시키는 홀을 형성하는 공정, 홀의 측벽에 실리콘 스페이서를 형성하는 공정, 실리콘 스페이서가 형성되어 있는 결과물 기판 전면에 금속막을 형성하는 공정, 금속막이 형성되어 있는 결과물 기판을 질소를 포함한 가스분위기에서 플라즈마 또는 열처리함으로써 실리콘 스페이서는 실리사이드화하고 상기 금속막은 질화하는 공정, 절연막의 표면을 노출시키도록 질화된 금속막을 부분적으로 식각하는 공정, 홀에 텅스텐을 매몰하는 공정 및 텅스텐이 매몰되어 있는 결과물 기판 전면에 장벽막과 알루미늄막을 차례대로 적층하는 공정을 구비하여,A method for forming a multilayer wiring of a semiconductor device is described. This method includes: forming an insulating film on the lower layer, forming a hole partially exposing the lower layer, forming a silicon spacer on the sidewall of the hole, forming a metal film on the entire surface of the resulting substrate on which the silicon spacer is formed, Plasma or heat treatment of the resulting substrate on which the metal film is formed in a gas atmosphere containing nitrogen to silicide the silicon spacer and to nitride the metal film, and to partially etch the nitrided metal film to expose the surface of the insulating film. A step of embedding tungsten and a step of sequentially laminating a barrier film and an aluminum film on the entire surface of the resultant substrate in which tungsten is buried;
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 텅스텐을 매몰하여 상.하부 도전막을 연결시키는 반도체 소자의 다층배선 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a multilayer wiring of a semiconductor device in which tungsten is buried to connect upper and lower conductive films.
소자가 고집적화 됨에 따라 다층 구조의 배선이 요구된다. 그러나, 다층배선구조가 되면서 콘택홀(contact hole)이나 비아홀(via hole) 크기가 작아지고 어스펙트 비(aspect ratio)가 증가하기 때문에, 소자 속도를 향상시키기 위해서는 알루미늄(Al), 구리(Cu), 텅스텐(W)과 같은 비저항이 낮은 재료를 이용하여 콘택홀이나 비아홀을 매몰해야 한다.As the devices are highly integrated, a multi-layered wiring is required. However, due to the multi-layered wiring structure, the contact hole or via hole becomes smaller and the aspect ratio increases, so that aluminum (Al) and copper (Cu) may be used to improve the device speed. , Contact holes or via holes should be buried using materials with low resistivity, such as tungsten (W).
도 1 내지 도 4는 종래의 반도체 소자의 다층배선 형성방법을 설명하기 위해 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of forming a multilayer wiring of a conventional semiconductor device.
예컨대 실리콘 기판이나 알루미늄 등의 금속막으로 된 하부막(10) 상에 상기 하부막을 부분적으로 노출시키는 홀(1)을 갖는 절연막(12)을 형성하고 (도 1), 이 절연막이 형성되어 있는 결과물 기판 전면에, 예컨대 티타늄과 티타늄 나이트라이드를 적층한 막(Ti/TiN)이나 티타늄 나이트라이드막(TiN)으로 된 제1 장벽막(14)을 형성한 후, 상기 홀을 완전히 매립하는 모양으로 텅스텐막(16)을 증착한다(도 2).An insulating film 12 having a hole 1 partially exposing the lower film is formed on a lower film 10 made of a metal film such as a silicon substrate or aluminum (FIG. 1), and the resultant in which the insulating film is formed. After forming the first barrier film 14 made of, for example, a layer of titanium and titanium nitride (Ti / TiN) or a titanium nitride film (TiN) on the entire surface of the substrate, the tungsten may be completely embedded in the hole. A film 16 is deposited (FIG. 2).
이어서, 상기 질화막(12)의 표면이 노출될 때 까지 상기 텅스텐막과 제1 장벽막을 화학 물리적 폴리슁(chemical mechanical polishing; CMP) 방식으로 식각한 후 (도 3), 결과물 기판 전면에, 예컨대 티타늄과 티타늄 나이트를 적층한 막이나 티타늄 나이트라이드막으로 된 제2 장벽막(20)과 알루미늄막(22)을 차레대로 적층한다 (도 4).Subsequently, the tungsten film and the first barrier film are etched by a chemical mechanical polishing (CMP) method until the surface of the nitride film 12 is exposed (FIG. 3), and then the entire surface of the resultant substrate, eg titanium And a second barrier film 20 made of a titanium nitride film and a titanium nitride film and an aluminum film 22 are sequentially stacked (FIG. 4).
상술한 종래의 다층배선 방법에 의하면, 홀(1)의 구석부위(A로 표시)에서 제1 장벽막(14)이 얇게 증착되어 텅스텐과 하부막 간의 장벽(barrier) 역할을 할 수 없게되어 누설전류를 일으키게 되는 문제가 있다.According to the conventional multi-layered wiring method described above, the first barrier film 14 is thinly deposited in the corner portion of the hole 1 (indicated by A), and thus cannot act as a barrier between the tungsten and the lower film and leaks. There is a problem that causes a current.
또한, 비아홀 구조(상기 하부막(10)이 도전막일 경우)인 경우에는, 상기 구석부위에 전류 밀도(current density)를 가하였을 때 마찬가지로 상기 제1 장벽막이 하부막과 텅스텐 사이의 장벽 역할을 할 수 없어 배선에 단락이나 힐록(hillock)이 발생하는 문제가 있다.In the case of the via hole structure (when the lower layer 10 is a conductive layer), when the current density is applied to the corner portion, the first barrier layer may act as a barrier between the lower layer and tungsten. There is a problem in that a short circuit or a hilock occurs in the wiring.
본 발명의 목적은 텅스텐과 하부막의 사이에 형성된 장벽막이 그 역할을 신뢰도 높게 행할 수 있는 반도체 소자의 다층배선 형성방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a multilayer wiring of a semiconductor device in which a barrier film formed between tungsten and a lower film can play its role with high reliability.
도 1 내지 도 4는 종래의 반도체 소자의 다층배선 형성방법을 설명하기 위해 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of forming a multilayer wiring of a conventional semiconductor device.
도 5 내지 도 9는 본 발명에 의한 반도체 소자의 다층배선 형성방법을 설명하기 위해 도시한 단면도들이다.5 to 9 are cross-sectional views illustrating a method of forming a multilayer wiring of a semiconductor device according to the present invention.
상기 목적을 달성하기 위한, 본 발명에 의한 반도체 소자의 다층배선 형성방법은, 하부막 상에 절연막을 형성한 후, 상기 하부막을 부분적으로 노출시키는 홀을 형성하는 공정; 상기 홀의 측벽에 실리콘 스페이서를 형성하는 공정; 상기 실리콘 스페이서가 형성되어 있는 결과물 기판 전면에 금속막을 형성하는 공정; 상기 금속막이 형성되어 있는 결과물 기판을 질소를 포함한 가스분위기에서 플라즈마 또는 열처리함으로써 상기 실리콘 스페이서는 실리사이드화하고 상기 금속막은 질화하는 공정; 상기 절연막의 표면을 노출시키도록 질화된 금속막을 부분적으로 식각하는 공정; 상기 홀에 텅스텐을 매몰하는 공정; 및 텅스텐이 매몰되어 있는 결과물 기판 전면에 장벽막과 알루미늄막을 차례대로 적층하는 공정을 구비하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a multilayer wiring of a semiconductor device, the method comprising: forming an insulating film on a lower film, and then forming a hole partially exposing the lower film; Forming a silicon spacer on sidewalls of the hole; Forming a metal film on the entire surface of the resultant substrate on which the silicon spacers are formed; Silicifying the silicon spacer and nitriding the metal film by plasma or heat treatment of the resultant substrate on which the metal film is formed in a gas atmosphere containing nitrogen; Partially etching the nitrided metal film to expose the surface of the insulating film; Embedding tungsten in the hole; And laminating a barrier film and an aluminum film sequentially on the entire surface of the resultant substrate in which tungsten is buried.
본 발명에 의한 다층배선 형성방법에 있어서, 상기 하부막은 실리콘 기판 및 하부 도전막 중 어느 하나이고, 상기 금속막은 티타늄(Ti), 코발트(Co), 백금(Pt), 텅스텐(W) 및 하프니움(Hf) 등의 하부막과의 오믹 접촉이 가능한 금속물질로 이루어진 것이 바람직하다.In the method for forming a multilayer wiring according to the present invention, the lower layer is any one of a silicon substrate and a lower conductive layer, and the metal layer is titanium (Ti), cobalt (Co), platinum (Pt), tungsten (W) and hafnium. It is preferably made of a metallic material capable of ohmic contact with a lower film such as (Hf).
본 발명에 의한 다층배선 형성방법에 있어서, 상기 질소를 포함한 가스는 질소(N2) 및 암모니움(NH3) 중 어느 하나이며, 상기 장벽막은 티타늄 나이트라이드막 및 티타늄과 티타늄 나이트라이드가 적층된 막 중 어느 하나인 것이 바람직하다.In the method for forming a multilayer wiring according to the present invention, the nitrogen-containing gas is any one of nitrogen (N 2) and ammonium (NH 3), and the barrier film is a titanium nitride film and a film in which titanium and titanium nitride are laminated. It is preferable that it is either.
이하, 첨부한 도면을 참조하여, 본 발명을 더욱 자세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in more detail the present invention.
도 5 내지 도 9는 본 발명에 의한 반도체 소자의 다층배선 형성방법을 설명하기 위해 도시한 단면도들이다.5 to 9 are cross-sectional views illustrating a method of forming a multilayer wiring of a semiconductor device according to the present invention.
예컨대 실리콘 기판이나 알루미늄 등의 금속막으로 된 하부막(30) 상에 상기 하부막을 부분적으로 노출시키는 홀(3)을 갖는 절연막(32)을 형성하고, 상기 절연막(32)이 형성되어 있는 결과물 기판 전면에 실리콘막(34a)을 증착한다. 이때, 상기 실리콘막(34a)은 상기 절연막(32) 상부 뿐만아니라 측벽 및 홀(3)에 의해 노출된 하부막 상에 형성한다 (도 5).For example, an insulating film 32 having a hole 3 partially exposing the lower film is formed on a lower film 30 made of a metal film such as a silicon substrate or aluminum, and the resulting substrate having the insulating film 32 formed thereon. The silicon film 34a is deposited on the entire surface. At this time, the silicon film 34a is formed not only on the insulating film 32 but also on the lower film exposed by the sidewalls and the holes 3 (FIG. 5).
이어서, 상기 실리콘막을 이방성식각함으로써 상기 홀의 측벽에 실리콘 스페이서(34)를 형성하고, 이 실리콘 스페이서(34)가 형성되어 있는 결과물 기판 전면에, 예컨대 티타늄(Ti), 코발트(Co), 백금(Pt), 텅스텐(W) 또는 하프니움(Hf) 등과 같이 상기 하부막(30)과의 오믹 접촉(ohmic contact)이 가능한 금속물질을 증착하여 금속막(36)을 형성한다 (도 6).Subsequently, the silicon film is anisotropically etched to form silicon spacers 34 on the sidewalls of the holes. For example, titanium (Ti), cobalt (Co), and platinum (Pt) are formed on the entire surface of the resulting substrate on which the silicon spacers 34 are formed. ), A metal film 36 is formed by depositing a metal material capable of ohmic contact with the lower layer 30 such as tungsten (W) or hafnium (Hf) (FIG. 6).
계속해서, 금속막이 형성되어 있는 결과물 기판을, 예컨대 질소(N2) 또는 암모니움(NH3)과 같은 질소가 포함된 가스 분위기에서 플라즈마(plasma)나 열처리함으로써 상기 실리콘 스페이서를 구성하는 실리콘 입자와 금속막을 구성하는 금속입자를 결합시켜 실리사이드화하고 상기 금속막을 구성하는 입자와 질소 입자를 결합시켜 질화함으로써 각각 실리사이드 스페이서(34b) 및 질화 금속막(36a)을 형성한다 (도 7).Subsequently, the resultant substrate having the metal film formed thereon, for example, by plasma or heat treatment in a gas atmosphere containing nitrogen such as nitrogen (N 2) or ammonium (NH 3) to form the silicon particles and the metal film constituting the silicon spacer. The silicide spacer 34b and the metal nitride film 36a are formed by bonding the metal particles to be silicided to form a silicide and bonding and nitriding the particles of the metal film to nitrogen particles (Fig. 7).
상기 실리사이드 스페이서(34b) 및 질화 금속막(36a)이 형성되어 있는 결과물 기판 상에 텅스텐(W)을 증착한 후, 상기 절연막(32)의 최상부 표면이 노출될 때 까지 상기 텅스텐 및 질화 금속막을 화학 물리적 폴리슁(CMP)으로 식각한다 (도 8).After depositing tungsten (W) on the resultant substrate on which the silicide spacers 34b and the metal nitride film 36a are formed, the tungsten and metal nitride films are chemically deposited until the top surface of the insulating film 32 is exposed. Etch with physical poly (CMP) (FIG. 8).
그 후, CMP가 행해진 결과물 기판 전면에, 예컨대 티타늄과 티타늄 나이트라이드가 적층된 막이나 티타늄 나이트라이드막으로 된 장벽막(40)을 형성하고, 이 장벽막(40) 상에 알루미늄막(42)을 형성한다 (도 9).Thereafter, a barrier film 40 made of, for example, a film in which titanium and titanium nitride are laminated or a titanium nitride film is formed on the entire surface of the resultant substrate subjected to CMP, and on the barrier film 40, the aluminum film 42 is formed. To form (FIG. 9).
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical idea of the present invention.
본 발명에 의한 다층배선 형성방법에 의하면, 홀의 구석부위에 실리사이드화되기 때문에 하부막과의 저항성 접촉(ohmic contact) 특성을 향상시킨 장점이 있을 뿐만아니라 실리사이드층 상에 질화된 금속막이 이중으로 형성되어 있기 때문에 장벽층의 장벽 효과가 더 우수하다.According to the method for forming a multilayer wiring according to the present invention, since the silicide is formed at the corners of the holes, there is an advantage of improving the ohmic contact property with the lower layer, and a double nitrided metal film is formed on the silicide layer. Because of this, the barrier effect of the barrier layer is better.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970000774A KR19980065662A (en) | 1997-01-14 | 1997-01-14 | Method for forming multilayer wiring of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970000774A KR19980065662A (en) | 1997-01-14 | 1997-01-14 | Method for forming multilayer wiring of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980065662A true KR19980065662A (en) | 1998-10-15 |
Family
ID=65952382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970000774A KR19980065662A (en) | 1997-01-14 | 1997-01-14 | Method for forming multilayer wiring of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980065662A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100558008B1 (en) * | 2003-12-29 | 2006-03-06 | 삼성전자주식회사 | method of forming interconnection lines in a semiconductor device |
KR101430007B1 (en) * | 2008-07-07 | 2014-08-18 | 한라비스테온공조 주식회사 | Air conditioner for vehicle |
-
1997
- 1997-01-14 KR KR1019970000774A patent/KR19980065662A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100558008B1 (en) * | 2003-12-29 | 2006-03-06 | 삼성전자주식회사 | method of forming interconnection lines in a semiconductor device |
US7332427B2 (en) | 2003-12-29 | 2008-02-19 | Samsung Electronics Co., Ltd. | Method of forming an interconnection line in a semiconductor device |
KR101430007B1 (en) * | 2008-07-07 | 2014-08-18 | 한라비스테온공조 주식회사 | Air conditioner for vehicle |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7312531B2 (en) | Semiconductor device and fabrication method thereof | |
US7187047B2 (en) | Method and structure for reducing resistance of a semiconductor device feature | |
KR100571417B1 (en) | Dual damascene wiring of semiconductor device and manufacturing method thereof | |
JP2001185614A (en) | Semiconductor device and its manufacturing method | |
KR19980065662A (en) | Method for forming multilayer wiring of semiconductor device | |
US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
JP2000150517A (en) | Semiconductor integrated circuit device and fabrication thereof | |
KR100460772B1 (en) | Method for fabricating semiconductor device | |
US20010048162A1 (en) | Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof | |
KR100383756B1 (en) | Method of forming a metal wiring in a semiconductor device | |
JP3466796B2 (en) | Method for manufacturing semiconductor device | |
KR100230731B1 (en) | Contact structure of semiconductor device and process for fabricating the same | |
US20050020059A1 (en) | Method for forming aluminum-containing interconnect | |
JPH10209276A (en) | Wiring forming method | |
KR20080044504A (en) | Semicondutor device and method of forming the same | |
KR100547244B1 (en) | Method for forming metal bit-line in memory device | |
KR100289653B1 (en) | Wiring Structure of Semiconductor Device and Formation Method | |
KR0172725B1 (en) | Multi-layer metal wire forming method of semiconductor device | |
KR100400281B1 (en) | Method for forming metal interconnection of semiconductor device | |
JPH06236931A (en) | Wiring structure and its manufacture | |
KR19990005919A (en) | Method for forming contact hole in semiconductor device | |
KR100895434B1 (en) | Method of manufacturing semiconductor device | |
KR20040011875A (en) | Method for forming electric wiring in semiconductor device | |
KR20040002011A (en) | Method of forming a metal wiring in a semiconductor device | |
KR20030057719A (en) | Metal interconnection of semiconductor device and method of forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |