KR19980064588A - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR19980064588A KR19980064588A KR1019970073301A KR19970073301A KR19980064588A KR 19980064588 A KR19980064588 A KR 19980064588A KR 1019970073301 A KR1019970073301 A KR 1019970073301A KR 19970073301 A KR19970073301 A KR 19970073301A KR 19980064588 A KR19980064588 A KR 19980064588A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive portion
- tungsten nitride
- nitride film
- gas
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- -1 tungsten nitride Chemical class 0.000 claims abstract description 85
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 84
- 239000010937 tungsten Substances 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 33
- 239000011737 fluorine Substances 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000007789 gas Substances 0.000 claims description 95
- 238000000034 method Methods 0.000 claims description 53
- 238000005229 chemical vapour deposition Methods 0.000 claims description 42
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 32
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 16
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 claims description 14
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 13
- 229910000077 silane Inorganic materials 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 229910021529 ammonia Inorganic materials 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052736 halogen Inorganic materials 0.000 claims description 4
- 150000002367 halogens Chemical class 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 43
- 239000010410 layer Substances 0.000 description 24
- 230000004888 barrier function Effects 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000012159 carrier gas Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000006722 reduction reaction Methods 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000002349 favourable effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical class Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical class Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000010574 gas phase reaction Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical class Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 125000003282 alkyl amino group Chemical group 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PUUOOWSPWTVMDS-UHFFFAOYSA-N difluorosilane Chemical compound F[SiH2]F PUUOOWSPWTVMDS-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- XPBBUZJBQWWFFJ-UHFFFAOYSA-N fluorosilane Chemical compound [SiH3]F XPBBUZJBQWWFFJ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- WPPVEXTUHHUEIV-UHFFFAOYSA-N trifluorosilane Chemical compound F[SiH](F)F WPPVEXTUHHUEIV-UHFFFAOYSA-N 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
미세 홀에서의 피복성이나 매립성이 양호한 WNF막을 갖는 반도체 장치 및 그 제조 방법을 제공한다.
반도체 기판(41)의 주면측에 형성된 MOS 트랜지스터의 소스·드레인 확산층을 구성하는 제1 도전부(46), 반도체 기판(41)의 주면측에 형성되어 제1 도전부(46)에 달하는 홀부(47a)가 형성된 절연막(47), 홀부(47a)내에 형성되어 그 하부가 제1 도전부(46)에 접속된 제2 도전부(48, 49), 및 제2 도전부(48, 49)의 상부에 접속되어 배선을 구성하는 제3 도전부(50)를 갖는 반도체 장치에 있어서, 제2 도전부(48, 49)의 적어도 일부가 원자 밀도로 1% 이상의 불소를 포함한 질화 텅스텐막을 이용하여 형성되고 있다.
Description
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다.
LSI의 고집적화를 실현하기 위해 고애스펙트의 비아 홀(via hole)이나 컨택트홀 혹은 미세한 배선에 대응할 수 있는 고신뢰의 다층 배선 기술이 필요해졌다. 예를 들면, 고애스펙트의 배선 매립 기술로서, 6불화 텅스텐(WF6)·수소(H2)를 이용한 블랭킷(blanket)W-CVD를 비롯한 화학 기상 성장법(CVD법)을 들 수 있다.
그러나, 블랭킷 W-CVD에서는 Si나 산화막의 베드와의 밀착성이 나쁘기 때문에 베드와 W 사이에 질화 티탄(TiN), 질화 탄탈(TaN), 티탄 텅스텐(TiW), 질화 텅스텐(WN) 등의 금속 접착층을 설치할 필요가 있다. 종래, 이들 금속 접착층은 스퍼터링이나 반응성 스퍼터링에 의해 형성되고 있지만, 미세한 비아 홀이나 컨택트 홀에 적용하는 경우에는, 단차 피복성에 뛰어난 CVD법을 이용하는 것이 바람직하다.
또한, Al이나 Cu 등의 저저항 재료의 배선에서도, 이들 TiN을 비롯한 금속 접착층을 확산 배리어로서 이용해 왔지만, 배선부의 미세화에 따른 단차 피복성에 우수한 CVD법에 의한 형성이 요구되고 있다.
TiN 막을 CVD법에 의해 형성하는 경우, 염화 티탄(TiC14)과 암모니아(NH3)를 이용하여 성막을 행하지만, 성막 온도가 600℃ 이상으로 높기 때문에, 알루미늄 배선형성 후에는 이용할 수 없다고 하는 문제가 있다. 또한, 막 중에 염소가 잔류하므로, 배선 부식이 생기기 쉽다고 하는 문제도 있다. 또한, Ti계 유기 금속 가스와 암모니아를 이용한 TiN의 성막도 검토되고 있지만, 불순물이나 흡습성에 따른 저항 증가의 문제가 있어, 성막 방법으로서 확립되고 있지 않다.
이와 같이, CVD법에 의한 TiN, TaN, TiW막의 형성에 대해서는, 미해결 과제가 많이 남겨져 있다.
한편, WF6및 NH3를 원료 가스로 이용한 불소를 포함한 질화 텅스텐막(WNF막)의 성막에 대해서도 검토가 행해지고 있다. 이 WNF막은, 열적으로 안정적인 막이고, 또한 감압 CVD법을 이용하여 기판 온도 600℃ 이하의 저온에서 성막이 가능하기 때문에, Mo의 밀착층으로서 혹은 A1이나 Cu 배선의 배리어층으로서 검토가 행해져오고 있다.
그러나, 종래의 WF6및 NH3를 이용한 감압 CVD법에 의한 WNF막은, 단차 피복성이 나쁘고, 막 응력이 높다고 하는 문제점이 있었다. 이것은, WNF막 중 불소의 함유량이 적은 것이 그 원인의 하나라고 생각된다. 따라서, 종래의 WF6및 NH3를 이용한 감압 CVD법에 의한 WNF막은, 미세 홀에서의 밀착층이나 배리어층등으로서는 적당하다고 할 수 없었다.
본 발명의 목적은, 베드와의 밀착성이 우수함과 동시에 미세홀에서의 피복성이나 매립성이 양호하고, 또한 CVD법을 이용하여 용이하게 저온 성막이 가능한 WNF막을 갖는 반도체 장치 및 그 제조 방법을 제공하는 것이다.
본 발명은, 제1 도전부, 이 제1 도전부에 달하는 홀부가 형성된 절연부, 및 상기 홀부내에 형성된 제2 도전부를 갖는 반도체 장치에서, 상기 제2 도전부의 적어도 일부가 원자 밀도로 1% 이상의 불소를 포함한 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 한다.
또한, 본 발명은 반도체 기판의 주면(主面)측에 형성된 MOS 트랜지스터의 소스·드레인 확산층을 구성하는 제1 도전부, 상기 반도체 기판의 주면측에 형성되어 상기 제1 도전부에 달하는 홀부가 형성된 절연막, 상기 홀부내에 형성되어 그 하부가 상기 제1 도전부에 접속된 제2 도전부, 및 상기 제2 도전부의 상부에 접속되어 전극 또는 배선을 구성하는 제3 도전부를 갖는 반도체 장치에서, 상기 제2 도전부의 적어도 일부가 원자 밀도로 1% 이상의 불소를 포함한 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 한다.
또한, 본 발명은 반도체 기판의 주면측에 형성된 MOS 트랜지스터의 소스·드레인 확산층을 구성하는 제1 도전부, 상기 반도체 기판의 주면측에 형성되어 상기 제1 도전부에 달하는 홀부 및 이 홀부에 이어지는 홈부가 형성된 절연막, 상기 홀부내에 형성되어 그 하부가 상기 제1 도전부에 접속된 제2 도전부, 및 상기 홈부내에 형성되어 상기 제2 도전부 상부로 이어져 배선을 구성하는 제3 도전부를 갖는 반도체 장치에서, 상기 제2 도전부 및 상기 제3 도전부의 적어도 일부가 원자 밀도로 1% 이상의 불소를 포함한 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 한다.
또한, 본 발명은 MOS 트랜지스터를 갖는 반도체 기판의 주면측에 형성된 제1 절연막, 이 제1 절연막의 상측에 형성되어 제1 배선을 구성하는 제1 도전부, 상기 제1 절연막 및 상기 제1 도전부의 상측에 형성되어 상기 제1 도전부에 달하는 홀부가 형성된 제2 절연막, 상기 홀부내에 형성되어 그 하부가 상기 제1 도전부에 접속된 제2 도전부, 및 이 제2 도전부의 상부에 접속되어 제2 배선을 구성하는 제3 도전부를 갖는 반도체 장치에서 상기 제2 도전부의 적어도 일부가 원자 밀도로 1%이상의 불소를 포함한 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 한다.
또한, 본 발명은 MOS 트랜지스터를 갖는 반도체 기판의 주면측에 형성된 제1 절연막, 이 제1 절연막의 상측에 형성되어 제1 배선을 구성하는 제1 도전부, 상기 제1 절연막 및 상기 제1 도전부의 상측에 형성되어 상기 제1 도전부에 달하는 홀부 및 이 홀부에 이어지는 홈부가 형성된 제2 절연막, 상기 홀부내에 형성되어 그 하부가 상기 제1 도전부에 접속된 제2 도전부, 및 상기 홈부내에 형성되어 상기 제2 도전부의 상부로 이어져 제2 배선을 구성하는 제3 도전부를 갖는 반도체 장치에서, 상기 제2 도전부 및 상기 제3 도전부의 적어도 일부가 원자 밀도로 1% 이상의 불소를 포함한 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 한다.
상기 제2 도전부는, 예를 들면 상기 홀부내 전체에 형성된 상기 질화 텅스텐막을 이용하여 형성되고 있다. 이 경우, 질화 텅스텐막은 예를 들면 상하의 도전부를 접속하는 플러그로서 이용된다.
또한, 상기 제2 도전부는 예를 들면 상기 홀부의 내면에 형성된 상기 질화 텅스텐막과 이 질화 텅스텐막의 내측에 형성된 금속막을 이용하여 형성되고 있다. 이 경우, 질화 텅스텐막은 예를 들면 홀 아래에 형성된 도전부에 대한 배리어층 혹은 접착층으로서 이용된다.
또, 질화 텅스텐막에 포함되는 불소의 원자 밀도는, 바람직하게는 1∼20%, 보다 바람직하게는 1∼5%이다.
상기 반도체 장치에 따르면, 질화 텅스텐막에 포함되는 불소의 원자 밀도를 1% 이상으로 함으로써, 홀부에서의 피복성이나 매립성을 향상시킬 수 있다. 따라서, 미세 홀에서의 밀착층이나 배리어층 혹은 플러그 등으로서 우수한 효과를 발휘할 수 있다.
또한, 본 발명은 제1 도전부, 이 제1 도전부에 달하는 홀부를 형성한 절연부, 및 상기 홀부내에 형성된 제2 도전부를 갖고, 이 제2 도전부의 적어도 일부를 불소를 포함한 질화 텅스텐막을 이용하여 형성하고, 이 불소를 포함한 질화 텅스텐막을 반응 용기내에 도입한 텅스텐 및 할로겐 원소를 포함하는 제1 가스(텅스텐 할로겐화물의 가스) 및 질소를 포함하는 제2 가스(제1 가스를 환원 및 질화하는 가스)를 이용하여 화학 기상 성장법에 의해 형성하는 반도체 장치의 제조 방법에서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에, 상기 반응 용기내에 도입하는 상기 제1 가스의 유량 Q1을 10∼1000cc/min, 상기 제2 가스의 유량 Q2를 10∼1000cc/min로 함과 동시에, 제1 및 제2 가스의 유량비를 Q1/Q2≥1/2 로 하는 것을 특징으로 한다(제조 방법 A).
상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에, 피처리 기판의 온도가 250∼400℃의 범위일 때에는 상기 유량비를 Q1/Q2≥1/2로 하고, 피처리 기판의 온도가 400∼600℃의 범위일 때에는 상기 유량비를 Q1/Q2≥1로 하는 것이 바람직하다.
상기 제조 방법에 따르면, 제1 및 제2 가스의 유량비 Q1/Q2를 상기한 바와 같이 설정함으로써, 질화 텅스텐막에 포함되는 불소의 농도가 종래보다도 증대하고, 홀부에서의 피복성이나 매립성을 향상시킬 수 있다. 또, 유량비 Q1/Q2의 증가에 따라 질화 텅스텐막의 저항율도 증가하는 경향이 있지만, 원하는 단차 피복성을 얻을 수 있는 범위내에서 될 수 있는 한 작은 유량비 Q1/Q2를 선택하는 것이 바람직하다.
또한, 본 발명은 제1 도전부, 이 제1 도전부에 달하는 홀부를 형성한 절연부, 및 상기 홀부내에 형성된 제2 도전부를 갖고, 이 제2 도전부의 적어도 일부를 불소를 포함한 질화 텅스텐막을 이용하여 형성하고, 이 불소를 포함한 질화 텅스텐막을 반응 용기내에 도입한 텅스텐 및 할로겐 원소를 포함하는 제1 가스(텅스텐 할로겐화물의 가스) 및 질소를 포함하는 제2 가스(제1 가스를 환원 및 질화하는 가스)를 이용하여 화학 기상 성장법에 의해 형성하는 반도체 장치의 제조 방법에서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에, 상기 반응 용기내에 설치된 피처리 기판을 회전시키고, 상기 반응 용기내에 도입되는 상기 제1 가스의 유량 Q1을 10∼1000cc/min, 상기 제2 가스의 유량 Q2를 10∼1000cc/min로 함과 동시에 제1 및 제2 가스의 유량비를 Q1/Q2≥1/4로 하는 것을 특징으로 한다(제조 방법 B).
상기 피처리 기판을 회전시킬 때의 회전수는 500rpm 이상인 것이 바람직하다.
또한, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에, 피처리 기판의 온도가 250∼400℃의 범위일 때에는 상기 유량비를 Q1/Q2≥1/4로 하고, 피처리 기판의 온도가 400∼600℃의 범위일 때에는 상기 유량비를 Q1/Q2≥1/2로 하는 것이 바람직하다.
상기 제조 방법 B에서도, 앞의 제조 방법 A에서 도시한 작용 효과와 동일한 작용 효과를 얻을 수 있지만, 피처리 기판을 고속으로 회전시킴으로써, 앞의 제조 방법 A에 비해 보다 저저항이고 양호한 단차 피복성을 얻을 수 있다.
또, 상기 각 제조 방법에서, 상기 제2 도전부는 상기 홀부내 전체에 형성한 상기 질화 텅스텐막을 이용하여 형성해도 좋고, 상기 홀부의 내면에 형성한 상기 질화 텅스텐막과 이 질화 텅스텐막의 내측에 형성한 금속막을 이용하여 형성해도 좋다.
또한, 상기 각 제조 방법에서, 상기 제1 가스는 WF6및 WC16중에서 선택되는 적어도 하나 이상의 가스인 것이 바람직하다.
또한, 상기 각 제조 방법에서, 상기 제2 가스는 암모니아, 히드라진 및 알킬아지드화합물 중에서 선택되는 적어도 하나 이상의 가스인 것이 바람직하다.
또한, 상기 각 제조 방법에서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에 상기 반응 용기내에 무기 실란 가스를 더 도입해도 좋다. 상기 각 제조 방법에 의해 질화 텅스텐막을 성막한 경우, 성막 온도를 낮게 함에 따라 단차 피복성이 향상되지만, 동시에 저항율도 상승한다. 이것은, 막에 존재하는 불소 농도가 상승하기 때문이다. 환원성이 강한 무기 실란 가스를 미량 첨가함으로써, 질화 텅스텐막 중의 불소 농도를 제어하는 것이 가능하고, 저항율의 상승을 억제하는 것이 가능해진다.
무기 실란 가스로는 실란, 디실란(disilane), 디클로로실란(dichlorosilane), 모노클로로실란(monochlorosilane), 트리클로로실란(trichlorosilane), 모노플로로실란(monophlorosilane), 디플로로실란(diphlorosilane) 및 트리플로로실란(triphlorosilane) 중에서 선택되는 적어도 하나 이상의 가스를 이용할 수 있다.
상기 각 제조 방법에서 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할때에 상기 반응 용기내에 수소 가스를 더 도입해도 좋다. 수소 가스의 유량은 5slm 이하인 것이 바람직하다. 수소 가스는 환원 반응의 보조적 역할을 하는 것으로, 수소 가스를 도입함으로써 저온 성막이나 저저항화를 도모하는 것이 가능해진다.
도 1은 본 발명에서의 제1 성막 장치 구성예를 도시한 도면.
도 2는 도 1의 장치를 이용하여 성막한 WNF막에 대해, WF6및 NH3의 유량비에 대한 WNF막의 단차 피복율을 도시한 도면.
도 3은 도 1의 장치를 이용하여 성막한 WNF막에 대해, WF6및 NH3의 유량비에 대한 WNF막의 비저항율을 도시한 도면.
도 4는 본 발명에 있어서의 제2 성막 장치 구성예를 도시한 도면.
도 5는 도 4의 장치를 이용하여 성막한 WNF막에 대해, WF6및 NH3의 유량비에 대한 WNF막의 성막 속도를 도시한 도면.
도 6은 도 4의 장치를 이용하여 성막한 WNF막에 대해, WF6및 NH3의 유량비에 대한 WNF막의 단차 피복율을 도시한 도면.
도 7은 도 4의 장치를 이용하여 성막한 WNF막에 대해, WF6및 NH3의 유량비에 대한 WNF막의 비저항율을 도시한 도면.
도 8은 본 발명에 있어서의 제1 반도체 장치 구성예를 도시한 도면.
도 9는 본 발명에 있어서의 제2 반도체 장치 구성예를 도시한 도면.
도 10은 SiF4의 유량에 대한 WNF막의 비저항율을 도시한 도면.
도 11은 본 발명에 있어서의 제3 반도체 장치 구성예를 도시한 도면.
도 12는 본 발명에 있어서의 제4 반도체 장치 구성예를 도시한 도면.
도 13은 본 발명에 있어서의 제5 반도체 장치 구성예를 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
11, 21, 41, 61 : 반도체 기판
12, 27, 47, 67, 68, 69, 83 : 절연막
13, 25, 46, 66, 81 : 제1 도전부
14, 28, 48, 73, 86 : WNF막(제2 도전부)
15, 49, 74, 87 : 금속막(제2 도전부)
29, 50, 74, 87 : 제3 도전부
이하, 도면을 참조하여 본 발명의 실시예에 대해 설명한다.
우선, 본 발명에서 이용하는 제1 성막 장치의 구성예 및 이에 의해 얻어지는 성막 특성 등에 대해 설명한다.
도 1은, 제1 장치 구성예에 대한 낱장형의 감압열 CVD 장치의 개략을 모식적으로 도시한 도면이다.
챔버(101)에는, 진공 펌프(102) 및 원료 가스 공급 배관(103, 104, 105)이 접속되어 있다. 원료 가스 공급 배관(103, 104, 105)에는 각각 WF6, NH3및 SiH4(필요에 따라 공급함)가 공급되어 있고, 이들 원료 가스는 가스를 분산시켜 웨이퍼(W)상에 공급하는 분산반(106)을 통해 챔버(101)에 공급된다. 챔버(101)의 내부에는 서셉터(107)가 배치되고, 이 서셉터(107) 상에 웨이퍼(W)가 유지되어, 저항 가열식 히터(108)에 의해 가열된다.
또, 원료 가스인 WF6, NH3및 SiH4는, 각각 도시하지 않은 매스 플로우 컨트롤러(mass flow controller)에 의해 유량이 제어되어 챔버(101)에 도입된다. 또한, 챔버(101) 및 진공 펌프(102) 자체, 성막시에 발생하는 반응 생성물이 내부에 부착되지 않도록 가열할 수 있는 구조이고, 100℃∼200℃의 온도 범위에서 가열할 수 있게 되어 있다.
질소를 포함한 질화 텅스텐막(WNF막)의 성막에는, 웨이퍼(W)를 서셉터(107) 상에 유지하고, 저항 가열식 히터(108)에 의해 기판 온도를 600℃ 이하, 바람직하게는 250℃∼500℃가 되도록 하고, 원료 가스인 WF6, NH3를 챔버(101)내에 도입한다. 예를 들면, WF6의 유량을 60sccm, NH3의 유량을 60sccm으로 하고, 전체 압력을 수 m∼수 Torr로 해서 성막한다.
또, WF6의 유량 Q1을 10∼1000sccm, NH3의 유량 Q2를 10∼1000sccm으로 함과 동시에 양자의 유량비 Q1/Q2를, 성막 온도가 250℃∼400℃에서는 Q1/Q2≥0.5, 바람직하게는 Q1/Q2≥1로 하고, 성막 온도가 400℃∼600℃에서는 Q1/Q2≥1, 바람직하게는 Q1/Q2≥2로 하면, 홀부에서의 단차 피복성이나 매립성이 우수한 성막이 가능해진다.
또, 성막시에 H2, N2, Ar 등의 캐리어 가스를 동시에 흘려도 좋다. 캐리어 가스로서 H2를 첨가한 경우에는, 이 H2가스는 WF6의 환원 반응을 보조하는 역할을 한다.
이어서, 상기 CVD 장치를 이용하여 WNF막을 형성했을 때의 단차 피복성, 저항율, 막 응력, 배향성에 대해 설명한다. 또, 성막 온도는 400℃, 성막 압력은 0.3 Torr로 하고 있다.
단차 피복성에 대해서는, 개구경 0.5㎛, 깊이 1.5㎛의 컨택트 홀을 이용하여 평가하였다. 구체적으로는, WNF막을 컨택트 홀 주변의 평탄부에서 막 두께가 1000 옹스트롬이 되도록 형성했을 때의 컨택트 홀 바닥부의 막 두께 A(옹스트롬)를 측정하고, (A/1000)×100(%)를 단차 피복율로 하였다. 이하에 도시한 단차 피복율은 상기한 평가 방법을 이용한 값이다.
도 2는, WF6및 NH3의 유량비에 대한 WNF막의 단차 피복율을 도시한 것이다.
WF6의 유량을 Q1, NH3의 유량을 Q2로 한 경우, 도 2로부터 알 수 있듯이 Q1/Q2≥1이고, WF6의 유량에 상관없이 단차 피복율 100%를 얻을 수 있다. 또한, Q1/Q2≥0.5에서도 단차 피복율 90% 이상을 얻을 수 있다. 본원 발명자들의 연구에 따르면 WNF막의 단차 피복율 90% 이상을 얻을 수 있으면, 그 후 블랭킷 W로 플러그 형성을 행한 경우, 배선 불량없어 신뢰성이 높은 플러그가 됨을 알 수 있다.
또, 단차 피복성은 성막 온도에 의존하지만, 유량비 Q1/Q2를 성막 온도가 250℃∼400℃에서는 Q1/Q2≥0.5, 바람직하게는 Q1/Q2≥1로 하고, 성막 온도가 400℃∼600℃에서는 Q1/Q2≥1, 바람직하게는 Q1/Q2≥2로 하면, 단차 피복성이 우수한 성막이 가능해진다.
도 3은, WF6및 NH3의 유량비에 대한 WNF막의 비저항율을 도시한 것이다.
도 3으로부터 알 수 있듯이, WNF막의 비저항율은 WF6및 NH3의 유량 자체에 상관없이 유량비 Q1/Q2에만 의존하고 있다. 유량비 Q1/Q2=1에서는 비저항율 1.5∼1.8mΩ·㎝, 유량비 Q1/Q2=2에서는 비저항율 약 4mΩ·㎝이고, 유량비가 증가함에 따라 비저항율이 증가하고 있다. 또, 막 응력은 유량비 Q1/Q2의 증가에 따라 감소 경향이 된다.
또, 상기 감압 CVD법에 의해 성막된 WNF막의 결정 구조를 X선 회절에 의해 평가한 바, W2N의 (100)에 우선 배향된 결정임을 알 수 있었다. 또한, 유량비를 상승시킴에 따라, W2N의 (100)의 배향성이 보다 강하게 보임을 알 수 있었다.
다음에, 본 발명에서 이용하는 제2 성막 장치의 구성예 및 이에 의해 얻어지는 성막 특성등에 대해 설명한다.
도 4는 제2 장치 구성예에 관한 낱장형의 감압열 CVD 장치의 개략을 모식적으로 도시한 도면이다.
도 1에 도시한 제1 성막 장치와 다른 점은, 웨이퍼를 고속으로 회전하도록 한 점이다.
챔버(101)에는, 진공 펌프(102) 및 원료 가스 공급 배관(103, 104, 105)이 접속되어 있다. 원료 가스 공급 배관(103, 104, 105)에는 각각 WF6, NH3및 SiH4(필요에 따라 공급함)가 공급되지만, 캐리어 가스로서 Ar도 도입할 수 있게 되어 있다. 이들 원료 가스는, 가스를 분산시켜 웨이퍼(W)상에 공급하는 분산반(106)을 통해 챔버(101)에 공급된다. 챔버(101)의 내부에는 서셉터(107)가 배치되고, 이 서셉터(107)는 그 내부에 저항 가열식 히터(108)가 조립되어 있다. 이 서셉터(107)상에 웨이퍼(W)가 유지되어, 저항 가열식 히터(108)에 의해 가열된다. 또한, 서셉터(107) 및 히터(108)는, 서셉터(107)의 하부에 장착된 회전 구동계(109)에 의해 일체가 되어 회전하는 것이 가능하고, 그 회전수는 0∼5000rpm의 범위로 되어 있다.
또, 원료 가스인 WF6, NH3및 SiH4와 캐리어 가스가 되는 Ar은 각각 도시하지 않은 매스 플로우 컨트롤러에 의해 유량이 제어되어 챔버(101)에 도입된다. 또한, 챔버(101) 및 진공 펌프(102) 자체, 성막 시에 발생하는 반응 생성물이 내부에 부착하지 않도록 가열할 수 있는 구조이고, 100℃∼200℃의 온도 범위에서 가열 가능하게 되어 있다.
WNF막의 성막에서는, 웨이퍼(W)를 서셉터(107)상에 유지하고, 저항 가열식 히터(108)에 의해 기판 온도를 600℃ 이하, 바람직하게는 250℃∼500℃가 되도록 하고, 캐리어 가스인 Ar를 10slm 이상, 바람직하게는 20slm이상 흘리고, 원료 가스인 WF6, NH3를 챔버(101) 내에 도입한다. 예를 들면, WF6의 유량을 60sccm, NH3의 유량을 60sccm로 하고, 전체 압력을 수 m∼수 Torr로 하여 성막한다. 성막시의 기판 회전수는 500rpm 이상으로 한다.
또, WF6의 유량 Q1을 10∼1000sccm, NH3의 유량 Q2를 10∼1000sccm으로 함과 동시에, 양자의 유량비 Q1/Q2를, 성막 온도가 250℃∼400℃에서는 Q1/Q2≥1/4, 바람직하게는 Q1/Q2≥1/2로 하고, 성막 온도가 400℃∼600℃에서는 Q1/Q2≥1/2, 바람직하게는 Q1/Q2≥1로 하면, 홀부에서의 단차 피복성이나 매립성이 우수한 성막이 가능해진다.
또한, 성막시에 캐리어 가스로서 Ar 가스를 대신해서 H2가스나 N2가스를 흘려도 좋다. H2를 첨가한 경우에는, 이 H2가스는 WF6의 환원 반응을 보조하는 역할을 한다.
이어서, 상기 고속 회전형의 CVD 장치를 이용하여 WNF막을 형성할 때의 단차 피복성, 저항율, 막 응력, 배향성에 대해 설명한다. 또, 성막 온도는 400℃, 성막 압력은 0.3 Torr로 하고 있다.
도 5는, 기판 회전수를 변화시킨 경우의 WF6및 NH3의 유량비에 대한 WNF막의 성막 속도를 도시한 것이다.
NH3의 유량을 일정하게 하여 WF6의 유량을 변화시킴으로써, WF6및 NH3의 유량비를 변화시키고 있다. 도 5로부터 알 수 있듯이, 기판 회전수 3000rpm의 경우에는 기판 회전을 행하지 않은 경우에 비교하여 어떤 유량비에서도 2배 이상의 성막 속도의 향상을 볼 수 있다. 이것은, 기판을 고속으로 회전시킴으로써 기판 바로 위의 경계층의 두께를 얇게 하고, 가스의 공급량을 증가시켰기 때문이다. 이 성막 속도 향상의 효과는 기판 회전수 500rpm 이상에서 볼 수 있다. 가스의 압력은, 전체 압력으로서 10∼100Torr에서 효과적이지만, 1Torr∼상압의 범위이면 효과가 있다.
도 6은, WF6및 NH3의 유량비에 대한 WNF막의 단차 피복율을 나타낸 것이다.
WF6의 유량을 Q1, NH3유량을 Q2로 한 경우, 도 6으로부터 알 수 있듯이 기판을 회전시키지 않은 경우에는 Q1/Q2≥1의 범위에서만 단차 피복율 100%를 얻을 수 있다. 이에 반해, 기판 회전을 행하는 경우에는 Q1/Q2≥0.5의 범위에서 단차 피복율 100%를 얻을 수 있다. 이것은, 기판을 회전시키지 않고 성막을 행한 경우에는 컨택트 홀등의 내부에서 생긴 WF6및 NH3의 반응 부생성물의 제거가 진행되지 않고 반응이 억제되기 때문이다. 기판을 고속으로 회전시킴으로써, WF6및 NH3의 반응 부생성물의 제거가 진행되기 때문에, WF6및 NH3의 유량비가 작은 경우라도 단차 피복성이 뛰어난 성막이 가능해진다.
도 7은, WF6및 NH3의 유량비에 대한 WNF막의 비저항율을 도시한 것이다.
도 7로부터 알 수 있듯이, WNF막의 비저항율은 기판 회전의 유무 및 WF6및 NH3의 유량 자체에는 상관없이, 유량비 Q1/Q2에만 의존하고 있다. 유량비 Q1/Q2=1에서는 저항율 1.5∼1.8mΩ·㎝, 유량비 Q1/Q2=2에서는 약 4mΩ·㎝이고, 유량비가 증가함에 따라 비저항율이 증가하고 있다.
또, WNF막의 결정성은 성막 온도에 크게 의존하고, 400℃이하에서는 비정질 또는 결정의 크기가 20∼50 옹스트롬 정도의 미결정이 점재하는 비정질이 된다. 또한 성막 온도를 올리고, 420℃ 이상에서는 다결정막으로 변화해 간다. 또한, 비정질막 또는 미결정이 점재하는 비정질막은, 성막 후에 400∼700℃에서 열 처리를 수분간 실시한 경우, 막 중의 비정질 영역이 미결정으로 변화해가서, 미결정막이 된다. 비정질막 혹은 미결정막은, Cu의 확산 배리어로서 충분한 특성을 갖고 있다. 또한, WNF막은 막중에 불소 및 텅스텐을 갖고 있기 때문에 WF6을 이용한 W-CVD에서 문제가 되는 WF6에 의한 부식이 적다고 하는 이점이 있다.
이어서, 본 발명을 집적 회로 장치 등의 반도체 장치에 적용한 경우의 예에 대해 설명한다.
도 8은, 제1 반도체 장치 구성예이고, WNF막을 금속 접착층에 이용한 텅스텐 컨택트의 형성 방법을 도시한 것이다. 또, WNF막의 성막에는 도 1 또는 도 4에 도시한 것 중 어느 하나의 CVD 장치를 사용하는 것도 가능하지만, 본 예에서는 도 1에 도시한 CVD 장치를 사용하는 것으로 한다.
우선, 도 8의 (a)에 도시한 바와 같이 n 형(100) 실리콘 기판(11)상에 두께 800㎚의 SiO2막(12)을 퇴적하고, 리소그래프 및 드라이 에칭 기술을 이용하여 구경 0.1 ∼ 1.0㎛의 미세 컨택트 홀(12a)을 형성하였다. 계속해서, 이온 주입과 열 처리를 행하고, P형의 확산층(13)을 형성하였다.
이어서, 도 8의 (b)에 도시한 바와 같이 감압 CVD법에 따라 WNF막(14)을 10∼20㎚의 막 두께로 퇴적하였다. 성막 조건은, WF6=30sccm, NH3=30sccm, 기판 온도 500℃, 성막 압력 0.1∼1 Torr로 하였다.
이어서, 도 8의 (c)에 도시한 바와 같이, WF6과 수소를 이용한 CVD법에 의해, W막을 컨택트 홀(12a)을 매립하도록 퇴적한 후, 화학적 기계적 연마(CMP)를 사용하여 컨택트 홀내에만 W를 남기고, 컨택트 플러그(15)를 형성하였다.
상기 WNF막(14)은, CMP를 행해도 막 박리를 초래하지 않고, W막(15)의 연마 속도와 동일한 속도로 연마 가능했다.
WNF막(14)과 확산층(13)의 접촉 저항은 낮아, 예를 들면 0.3㎛ 지름의 컨택트 홀에서 70Ω 이하의 값을 나타내고, 실리콘 기판(11)의 접합 누설의 증대는 인식되지 않았다. 또한, WNF막(14)의 저항율은 700∼2000μΩ㎝ 정도의 범위이었다.
또, 성막 압력에 대해서는, 100 Torr로 높은 상태에서도 성막 결과는 양호하였다.
또한, 성막 온도에 대해서는 250℃∼700℃의 범위에서 안정되어 성막이 가능하였다. 단, 성막 온도가 600℃이상에서는 단차 피복성이 열화되어 버려, 미세 컨택트의 매립에는 부적합해진다. 한편, 400℃이하에서는 막 중의 F 농도가 증대하고, 비저항율이 2000μΩ㎝ 이상이 된다. 이 때문에, 성막 온도로는 400℃∼600℃의 범위에서 성막하는 것이 바람직하다.
또한, WF6및 NH3의 유량비에 대해서는, 0.05∼10의 범위에서 양호한 성막이 가능하지만, 유량비가 2이하이면 단차 피복성이 양호한 성막이 가능하였다.
또한, WNF막 중의 불소 농도는 성막 조건에 따라 제어가 가능하지만, 성막 조건을 바꿈으로써 불소 농도와 동시에 단차 피복성이 크게 변화되어 버린다. 불소 농도가 원자 밀도에서 0.1∼20%이면 대강 양호한 성막이 가능하고, 1∼20%이면 단차 피복성이 우수한 성막이 가능하며, 1∼5%이면 단차 피복성이 더욱 우수한 성막이 가능하였다.
또한, 원료 가스에 수소를 첨가한 경우에는, 기상 반응이 억제되어 입자의 감소를 볼 수 있다. 또한, 원료 가스 외에 캐리어 가스로서 아르곤 가스나 질소 가스를 첨가해도 되는 것은 물론이다.
또, WNF막의 금속 접착층으로서의 효과는, W를 대신해서 Al이나 Cu를 이용한 경우에도 양호하였다. 또한, WNF막 위에 배선이 되는 Al을 스퍼터법에 의해 성막한 후, 600℃의 온도에서 어닐하여 Al을 리플로우(reflow)시킨 경우에도, WNF막과 Al 계면의 반응은 발생하지 않고, 양호한 컨택트 특성을 얻을 수 있다.
도 9는, 제2 반도체 장치 구성예이고, WNF막을 DRAM의 셀부에 이용한 예에 대해, 그 제조 공정을 도시한 것이다. 또, WNF막의 성막에는 도 1 또는 도 4에 도시한 것 중 어느 하나의 CVD 장치를 사용하는 것도 가능하지만, 본 예에서는 도 1에 도시한 CVD 장치를 사용하는 것으로 한다.
우선, 도 9의 (a)에 도시한 바와 같이 p형(100) Si 기판(21)상에 매립 소자 분리층(22)을 형성하고, 계속해서 게이트 산화막(23)을 5㎚의 막 두께로 형성하였다. 그 후, 비소 도프 실리콘막을 퇴적하고, 이것을 패터닝하여 게이트 전극(24)을 형성하였다. 계속해서, 게이트 전극(24)을 마스크로 하여 As의 이온 주입과 그것에 계속되는 열 처리에 의해, 소스·드레인 확산층(25)을 형성하였다. 또한, CVD법에 의해 SiN막을 퇴적한 후, 전면 드라이 에칭을 행하여 측벽(26)을 형성하였다. 그 후, 게이트 전극(24) 및 측벽(26)을 마스크로 해서 이온 주입을 행하여, 소위 LDD 구조를 형성하였다.
이어서, 도 9의 (b)에 도시한 바와 같이, BPSG막(27)을 CVD법에 의해 퇴적하고, 900℃에서 열 처리를 행한 후, 리소그래프와 드라이 에칭으로 컨택트 홀(27a)을 형성하였다.
이어서, 도 9의 (c)에 도시한 바와 같이 HF에 의해 컨택트 홀(27a)의 바닥부의 자연 산화막을 에칭한 후, 감압 CVD법을 이용하여 WNF막(28)을 컨택트 홀(27a)내에 퇴적하였다. 성막 조건은, WF6= 30sccm, NH3= 30sccm, SiH4= 30sccm로 하고, 성막 온도 400℃, 성막 압력 0.1∼1 Torr로 하였다. 또한, CMP 법을 이용하여 컨택트 홀(27a)내에만 WNF막(28)을 남겨 컨택트 플러그를 형성하였다.
이어서, 도 9의 (d)에 도시한 바와 같이, Ru막(29)을 스퍼터법에 의해 퇴적하고, 고유전체막의 BSTO 막(30)을 스퍼터법에 의해 퇴적하였다. 또한, WNF막(31)을 감압 CVD법을 이용하여 성막한 후, RIE를 이용하여 Ru막(29), BSTO막(30) 및 WNF막(31)을 에칭하고, 캐패시터부를 형성하였다.
이상과 같이 함으로써 형성된 WNF막(28)의 컨택트 플러그는, 내부에 심(seam)이나 보이드(void)가 없어 양호한 매립을 행할 수 있었다.
또, 성막 압력 40 Torr로 높은 경우에도 성막은 양호하였다. 또한, 성막 온도가 200℃로부터 600℃의 범위에서 안정적으로 성막할 수 있다.
또한, 가스 유량에 대해서는 WF6= 10sccm의 경우, NH3= 5∼100sccm, SiH4= 30∼100sccm으로, Si를 함유하는 양호한 WNF막의 성막이 가능하였다.
또한, 각 원료 가스에 Ar이나 N2를 첨가해도 됨은 물론이다. 또한, H2를 첨가한 경우에는, 기상 반응이 억제되어 입자의 감소가 보였다.
도 10은, WF6= 30sccm, NH3= 30sccm, 성막 온도 400℃인 경우의 실란의 유량에 대한 WNF막의 비저항율을 도시한 것이다.
SiH4의 유량을 증가함에 따라 WNF막의 저항율의 저하를 볼 수 있지만, SiH4유량이 60sccm 이상에서는 막중에 Si가 1%정도 포함되게 되어 저항율의 저하는 볼 수 없었다. 또, 실란을 첨가한 것으로 WNF막의 저저항화를 도모할 수 있는 효과는, 이 성막 조건에 한정되는 것은 아니다.
또, 실란을 대신해서 디실란, 디클로로실란, 모노클로로실란, 트리클로로실란, 모노플로로실란, 디플로로실란, 트리플로로실란을 이용해도 거의 동일한 효과를 얻을 수 있었다.
또한, WNF막의 베드와의 밀착성은, 베드가 열산화막, BPSG막, 실리콘 질화막 중 어느 것이라도 양호하였다. 또한, WNF막의 성막 온도가 300℃이상이면, Cu에 대해 양호한 확산 배리어가 되었다.
도 11은, 제3 반도체 장치 구성예이고, WNF막을 금속 접착층에 이용하여 W 플러그를 형성한 예에 대해, 그 제조 공정을 도시한 것이다. 또, WNF막의 성막에는 도 1 또는 도 4에 도시한 것 중 어느 하나의 CVD 장치를 사용하는 것도 가능하지만, 본 예에서는 도 1에 도시한 CVD 장치를 사용하는 것으로 한다.
도 11의 (a)에 도시한 바와 같이, p형(100) Si 기판(41)상에는, 두께 500㎚의 소자 분리층(42) 및 두께 5㎚의 게이트 산화막(43)이 형성되어 있다. 게이트 산화막(43)상에는, CVD법에 의해 형성된 두께 500㎚의 비소 도프 실리콘막으로 이루어지는 게이트 전극(44)이 형성되어 있고, 게이트 전극(44)의 측벽에는 SiN으로 이루어는 측벽(45)이 형성되어 있다. 게이트 전극(44) 양측의 Si 기판(41)에는, 이온 주입과 그것에 계속되는 열 처리에 의해 소스·드레인 확산층(46)이 형성되어 있다. 소스·드레인 확산층(46)은, 예를 들면 게이트 전극(44) 및 측벽(45)을 각각 마스크로 하여 이온 주입을 두 번 행하고, 소위 LDD 구조로 한 것이다.
이러한 구조를 작성한 후, BPSG막(47)을 CVD법으로 퇴적시켜 900℃에서 열 처리를 행하고, 계속해서 리소그래프와 드라이 에칭 기술을 이용하여 컨택트 홀(47a)을 형성함으로써, 도 11의 (a)에 도시한 바와 같은 구조를 얻을 수 있다.
이상과 같은 MOSFET이 형성된 Si 기판(41)을, 감압 CVD 장치내의 서셉터에 유지하고, 저항 가열 히터에 의해 Si 기판(41)의 온도를 600℃이하, 바람직하게는 250℃로부터 500℃의 온도가 되도록 가열하고, 원료 가스인 WF6및 NH3를 챔버내에 도입하여 도 11의 (b)에 도시한 바와 같이 막 두께 20㎚의 WNF막(48)을 성막한다. 이 때, WF6의 유량을 60sccm, NH3의 유량 60sccm으로 하고, 전체 압력은 수 m∼수 Torr로 성막을 행한다. 또, H2, N2, Ar과 같은 캐리어 가스를 동시에 흘려도 좋다. 캐리어 가스로서 H2를 첨가한 경우에는, 이 H2가스는 WF6의 환원 반응을 보조하는 역할을 한다.
이어서, 도 11의 (c)에 도시한 바와 같이 WF6의 H2환원을 이용한 블랭킷 W막(49)을 형성한다.
이어서, 화학적 기계적 연마(CMP)법을 이용하여 컨택트 내부에만 W막(49)을 남기고, 컨택트 플러그를 형성한다. 계속해서, 배선이 되는 A1막(50)을 Si 기판(41)상에 스퍼터법에 의해 형성하고, 도 11의 (d)에 도시한 구조를 얻는다.
도 12는, 제4 반도체 장치 구성예이고, WNF막을 배리어 메탈에 이용하여 이중 상감(dual damascene) 구조를 형성한 예에 대해, 그 제조 공정을 도시한 것이다. 또한, WNF막의 성막에는 도 1 또는 도 4에 도시한 것 중 어느 하나의 CVD 장치를 사용하는 것도 가능하지만, 본 예에서는 도 1에 도시한 CVD 장치를 사용하는 것으로 한다.
도 12의 (a)에 도시한 바와 같이, P형(100) Si 기판(61)상에는, 두께 500㎚의 소자 분리층(62) 및 두께 5㎚의 게이트 산화막(63)이 형성되어 있다. 게이트 산화막(63)상에는, CVD법에 의해 형성된 두께 500㎚의 비소 도프 실리콘막으로 이루어지는 게이트 전극(64)이 형성되어 있고, 게이트 전극(64)의 측벽에는 SiN으로 이루어지는 측벽(65)이 형성되어 있다. 게이트 전극(64)의 양측의 Si 기판(61)에는, 이온 주입과 그것에 이어지는 열 처리에 의해 소스·드레인 확산층(66)이 형성되어 있다. 소스·드레인 확산층(66)은, 예를 들면 게이트 전극(64) 및 측벽(65)을 각각 마스크로 하여 이온 주입을 두 번 행하고, 소위 LDD 구조로 한 것이다.
이러한 구조를 작성한 후, BPSG막(67)을 CVD법에 의해 퇴적하여 900℃에서 열 처리를 행하고, 계속해서 SiN막(68)을 형성하고, 리소그래프와 드라이 에칭에 의해 패터닝을 행한다. 그 후, 플라즈마 CVD 등에 의해 SiO2막(69)을 성막하고, 리소그래프와 드라이 에칭에 의해 컨택트 홀(70) 및 배선 홈(71)을 동시에 형성한다. 또한, WF6가스와 실란 가스를 이용한 선택 CVD 성막에 의해, 컨택트 홀(70)의 바닥부에 선택적으로 W막(72)을 성장시킨다. 이 W막(72)은, 컨택트 저항의 저감을 도모하기 위한 것이다. 또, 선택적으로 W막(72)을 성막하기 전에, 소스·드레인 확산층(66)의 상부에 티탄실리사이드, 코발트실리사이드 등의 실리사이드 금속을 형성해도 좋다. 이와 같이 함으로써, 도 12의 (a)에 도시한 바와 같은 구조를 얻는다.
이상과 같은 MOSFET이 형성된 Si 기판(61)을, 감압 CVD 장치내의 서셉터에 유지하고, 원료 가스인 WF6, NH3를 챔버내에 도입하고, 감압 CVD법을 이용하여 막 두께 20㎚의 WNF막(73)을 성막하고, 도 12의 (b)에 도시한 바와 같은 형상을 얻는다. 또, 성막 조건은 먼저 설명한 제3 반도체 장치 구성예와 동일하다.
이어서, 도 12의 (c)에 도시한 바와 같이 CVD법에 의해 블랭킷 Cu막(74)을 형성한다.
이어서, 화학적 기계적 연마(CMP)를 이용하여 컨택트 홀(70) 및 배선 홈(71) 내부의 Cu막(74)만을 남긴다. 그 후, WNF막(75)을 성막하여 이것을 패터닝하고, 계속해서 CVD법을 이용하여 층간 절연막(76)을 형성해서 도 12의 (d)에 도시한 바와 같은 구조를 얻는다.
이상의 형성 과정을 거쳐 이중 상감 구조의 배선이 형성된다. 또, Cu를 대신하여 Al을 주원료로 하는 배선 재료를 이용해도 좋다.
도 13은, 제5 반도체 장치 구성예이고, WNF막을 배리어 메탈에 이용하여 다층 배선을 형성한 예에 대해 도시한 것이다. 또, WNF막의 성막에는 도 1 또는 도 4에 도시한 어느 하나의 CVD 장치를 사용하는 것도 가능하지만, 본 예에서는 도 1에 도시한 CVD 장치를 사용한 것으로 한다.
WNF막(81)이 주위에 형성된 Cu 배선(82) 및 층간 절연막(83) 등의 형성 공정까지는, 도 12에 도시한 제4 반도체 장치 구성예와 기본적으로 동일하다.
층간 절연막(83)을 형성한 후, SiN막(84)을 성막하여 이것을 패터닝하고, 계속해서 플라즈마 CVD에 의해 SiO2막(85)을 성막한다. 계속해서, 리소그래프 및RIE 프로세스를 이용하여 도 12에 도시한 제4 반도체 장치 구성예에서 설명한 방법과 마찬가지로 하여 비아 홀 및 배선 홈을 동시에 형성한다.
이어서, 원료 가스인 WF6, NH3를 챔버 내에 도입하고, 제3 반도체 장치 구성예와 동일한 성막 조건에 따라, 막 두께 30㎚의 WNF막(86)을 성막한다. 계속해서, CVD법에 의해 Cu 막(87)을 형성한 후, CMP를 이용하여 컨택트 홀 및 배선 홈 내부의 Cu막(87)만을 남긴다. 그 후, Cu의 확산 방지막으로서 WNF막(88)을 성막하여 이것을 패터닝하고, 계속해서 산화막(89)을 형성하고, 도 13에 도시한 바와 같은 구조를 얻는다.
또, WNF막을 배리어 메탈에 이용하여 다층 배선을 형성하는 경우, 상기 제5 반도체 장치 구성예와 같이 상측 배선의 비아 컨택트 및 배선을 이중 상감 구조로 하지 않고, WNF막이 형성된 비아 홀 내에 금속막을 매립하여 컨택트를 형성한 후에 이 컨택트에 접속되는 배선을 형성하도록 해도 좋다.
또한, 상기 각 반도체 구성예에서는 제2 구성예 이외에는 WNF막의 성막시에 실란을 도입함으로써 WNF막 중에 Si를 함유시키는 것에 대해 특별히 진술하지 않았지만, 그 밖의 구성예에서도 제2 구성예와 동일하게 함으로써 WNF막 중에 Si를 함유시키도록 하는 것도 가능하다.
또한, 상기 실시예에서는 WNF막의 형성에서, 질화 가스로서 NH3를 이용하였지만, (CH3)2NNH2나 (CH3)NNH2등의 알킬아미노산 화합물을 이용해도 좋고, N2H4혹은 히드라진의 염화물을 이용해도 좋다. 또한, W 소스로서는 WF6를 이용하였지만, W(CO)6이나, WCl6을 이용해도 좋다.
기타, 본 발명은, 그 취지를 벗어나지 않은 범위내에서 여러가지로 변형하여 실시하는 것이 가능하다.
본 발명에서의 반도체 장치에서는, 질화 텅스텐막에 포함되는 불소의 원자 밀도를 1% 이상으로 함으로써, 홀부에서의 피복성이나 매립성을 향상시킬 수 있다. 따라서, 미세 홀에서의 밀착층이나 배리어층 혹은 플러그 등으로서 우수한 효과를 발휘할 수 있다.
본 발명에서의 반도체 장치 제조 방법에서는, 불소를 포함한 질화 텅스텐막을 형성하기 위한 가스의 유량비 등을 적당한 값으로 설정함으로써, 질화 텅스텐막에 포함되는 불소의 농도가 종래보다도 증대하고, 홀부에서의 피복성이나 매립성을 향상시킬 수 있다. 또한, 피처리 기판을 고속으로 회전시킴으로써, 보다 저저항이고 또한 피복성 등이 우수한 성막을 행할 수 있다.
Claims (42)
- 제1 도전부, 이 제1 도전부에 달하는 홀부가 형성된 절연부, 및 상기 홀부내에 형성된 제2 도전부를 갖는 반도체 장치에 있어서,상기 제2 도전부의 적어도 일부가 원자 밀도로 1% 이상의 불소를 포함한 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 반도체 기판의 주면측에 형성된 MOS 트랜지스터의 소스·드레인 확산층을 구성하는 제1 도전부, 상기 반도체 기판의 주면측에 형성되어 상기 제1 도전부에 달하는 홀부가 형성된 절연막, 상기 홀부내에 형성되어 그 하부가 상기 제1 도전부에 접속된 제2 도전부, 및 상기 제2 도전부의 상부에 접속되어 전극 또는 배선을 구성하는 제3 도전부를 갖는 반도체 장치에 있어서,상기 제2 도전부의 적어도 일부가 원자 밀도로 1% 이상의 불소를 포함한 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 반도체 기판의 주면측에 형성된 MOS 트랜지스터의 소스·드레인 확산층을 구성하는 제1 도전부, 상기 반도체 기판의 주면측에 형성되어 상기 제1 도전부에 달하는 홀부 및 이 홀부에 이어지는 홈부가 형성된 절연막, 상기 홀부내에 형성되어 그 하부가 상기 제1 도전부에 접속된 제2 도전부, 및 상기 홈부내에 형성되어 상기 제2 도전부의 상부로 이어지고 배선을 구성하는 제3 도전부를 갖는 반도체 장치에 있어서,상기 제2 도전부 및 상기 제3 도전부의 적어도 일부가 원자 밀도로 1% 이상의 불소를 포함한 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- MOS 트랜지스터를 갖는 반도체 기판의 주면측에 형성된 제1 절연막, 이 제1 절연막의 상측에 형성되어 제1 배선을 구성하는 제1 도전부, 상기 제1 절연막 및 상기 제1 도전부의 상측에 형성되어 상기 제1 도전부에 달하는 홀부가 형성된 제2 절연막, 상기 홀부내에 형성되어 그 하부가 상기 제1 도전부에 접속된 제2 도전부, 및 이 제2 도전부의 상부에 접속되어 제2 배선을 구성하는 제3 도전부를 갖는 반도체 장치에 있어서,상기 제2 도전부의 적어도 일부가 원자 밀도로 1% 이상의 불소를 포함한 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- MOS 트랜지스터를 갖는 반도체 기판의 주면측에 형성된 제1 절연막, 이 제1 절연막의 상측에 형성되어 제1 배선을 구성하는 제1 도전부, 상기 제1 절연막 및 상기 제1 도전부의 상측에 형성되어 상기 제1 도전부에 달하는 홀부 및 이 홀부에 이어지는 홈부가 형성된 제2 절연막, 상기 홀부내에 형성되어 그 하부가 상기 제1 도전부에 접속된 제2 도전부, 및 상기 홈부내에 형성되어 상기 제2 도전부의 상부로 이어져 제2 배선을 구성하는 제3 도전부를 갖는 반도체 장치에 있어서,상기 제2 도전부 및 상기 제3 도전부의 적어도 일부가 원자 밀도로 1% 이상의 불소를 포함한 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 제2 도전부는 상기 홀부내 전체에 형성된 상기 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 제2 도전부는 상기 홀부내 전체에 형성된 상기 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제3항에 있어서, 상기 제2 도전부는 상기 홀부내 전체에 형성된 상기 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제4항에 있어서, 상기 제2 도전부는 상기 홀부내 전체에 형성된 상기 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제5항에 있어서, 상기 제2 도전부는 상기 홀부내 전체에 형성된 상기 질화 텅스텐막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 제2 도전부는 상기 홀부의 내면에 형성된 상기 질화 텅스텐막과 이 질화 텅스텐막의 내측에 형성된 금속막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 제2 도전부는 상기 홀부의 내면에 형성된 상기 질화 텅스텐막과 이 질화 텅스텐막의 내측에 형성된 금속막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제3항에 있어서, 상기 제2 도전부는 상기 홀부의 내면에 형성된 상기 질화 텅스텐막과 이 질화 텅스텐막의 내측에 형성된 금속막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제4항에 있어서, 상기 제2 도전부는 상기 홀부의 내면에 형성된 상기 질화 텅스텐막과 이 질화 텅스텐막의 내측에 형성된 금속막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제5항에 있어서, 상기 제2 도전부는 상기 홀부의 내면에 형성된 상기 질화 텅스텐막과 이 질화 텅스텐막의 내측에 형성된 금속막을 이용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제1 도전부, 이 제1 도전부에 달하는 홀부를 형성한 절연부, 및 상기 홀부내에 형성된 제2 도전부를 갖고, 이 제2 도전부의 적어도 일부를 불소를 포함한 질화 텅스텐막을 이용하여 형성하고, 이 불소를 포함한 질화 텅스텐막을 반응 용기내에 도입한 텅스텐 및 할로겐 원소를 포함하는 제1 가스 및 질소를 포함하는 제2 가스를 이용하여 화학 기상 성장법에 의해 형성하는 반도체 장치의 제조 방법에 있어서,상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에, 상기 반응 용기내에 도입되는 상기 제1 가스의 유량 Q1을 10∼1000cc/min, 상기 제2 가스의 유량 Q2를 10∼1000cc/min으로 함과 동시에, 제1 및 제2 가스의 유량비를 Q1/Q2≥1/2 로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제16항에 있어서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에, 피처리 기판의 온도가 250∼400℃의 범위일 때에는 상기 유량비를 Q1/Q2≥1/2로 하고, 피처리 기판의 온도가 400∼600℃의 범위일 때에는 상기 유량비를 Q1/Q2≥1 로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1 도전부, 이 제1 도전부에 달하는 홀부를 형성한 절연부, 및 상기 홀부내에 형성된 제2 도전부를 갖고, 이 제2 도전부의 적어도 일부를 불소를 포함한 질화 텅스텐막을 이용하여 형성하고, 이 불소를 포함한 질화 텅스텐막을 반응 용기내에 도입한 텅스텐 및 할로겐 원소를 포함하는 제1 가스 및 질소를 포함하는 제2 가스를 이용하여 화학 기상 성장법에 의해 형성하는 반도체 장치의 제조 방법에 있어서,상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에, 상기 반응 용기내에 설치된 피처리 기판을 회전시키고, 상기 반응 용기내에 도입되는 상기 제1 가스의 유량 Q1을 10∼1000cc/min, 상기 제2 가스의 유량 Q2를 10∼1000cc/min으로 함과 동시에 제1 및 제2 가스의 유량비를 Q1/Q2≥1/4로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제18항에 있어서, 상기 피처리 기판을 회전시킬 때의 회전수가 500rpm이상인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제18항에 있어서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에, 피처리 기판의 온도가 250∼400℃의 범위일 때에는 상기 유량비를 Q1/Q2≥1/4로 하고, 피처리 기판의 온도가 400∼600℃의 범위일 때에는 상기 유량비를 Q1/Q2≥1/2로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제18항에 있어서, 상기 제2 도전부를 상기 홀부내 전체에 형성한 상기 질화 텅스텐막을 이용하여 형성한 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제18항에 있어서, 상기 제2 도전부를 상기 홀부의 내면에 형성한 상기 질화 텅스텐막과 이 질화 텅스텐막의 내측에 형성한 금속막을 이용하여 형성한 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제18항에 있어서, 상기 제1 가스는 WF6및 WCl6중에서 선택되는 적어도 하나 이상의 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제19항에 있어서, 상기 제1 가스는 WF6및 WCl6중에서 선택되는 적어도 하나 이상의 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제20항에 있어서, 상기 제1 가스는 WF6및 WCl6중에서 선택되는 적어도 하나 이상의 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제21항에 있어서, 상기 제1 가스는 WF6및 WCl6중에서 선택되는 적어도 하나 이상의 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제22항에 있어서, 상기 제1 가스는 WF6및 WCl6중에서 선택되는 적어도 하나 이상의 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제18항에 있어서, 상기 제2 가스는 암모니아, 히드라진 및 알킬아지드 화합물 중에서 선택되는 적어도 하나 이상의 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제19항에 있어서, 상기 제2 가스는 암모니아, 히드라진 및 알킬아지드 화합물 중에서 선택되는 적어도 하나 이상의 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제20항에 있어서, 상기 제2 가스는 암모니아, 히드라진 및 알킬아지드 화합물 중에서 선택되는 적어도 하나 이상의 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제21항에 있어서, 상기 제2 가스는 암모니아, 히드라진 및 알킬아지드 화합물 중에서 선택되는 적어도 하나 이상의 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제22항에 있어서, 상기 제2 가스는, 암모니아, 히드라진 및 알킬아지드 화합물 중에서 선택되는 적어도 하나 이상의 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제18항에 있어서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에 상기 반응 용기내에 무기 실란 가스를 더 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제19항에 있어서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에 상기 반응 용기내에 무기 실란 가스를 더 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제20항에 있어서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에 상기 반응 용기내에 무기 실란 가스를 더 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제21항에 있어서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에 상기 반응 용기내에 무기 실란 가스를 더 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제22항에 있어서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에 상기 반응 용기내에 무기 실란 가스를 더 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제18항에 있어서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에 상기 반응 용기내에 수소 가스를 더 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제19항에 있어서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에 상기 반응 용기내에 수소 가스를 더 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제20항에 있어서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에 상기 반응 용기내에 수소 가스를 더 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제21항에 있어서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에 상기 반응 용기내에 수소 가스를 더 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제22항에 있어서, 상기 질화 텅스텐막을 화학 기상 성장법에 의해 형성할 때에 상기 반응 용기내에 수소 가스를 더 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP96-357185 | 1996-12-26 | ||
| JP35718596A JP3220034B2 (ja) | 1996-12-26 | 1996-12-26 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020030912A Division KR100413982B1 (ko) | 1996-12-26 | 2002-06-01 | 반도체 장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980064588A true KR19980064588A (ko) | 1998-10-07 |
Family
ID=18452830
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970073301A KR19980064588A (ko) | 1996-12-26 | 1997-12-24 | 반도체 장치 및 그 제조 방법 |
| KR1020020030912A KR100413982B1 (ko) | 1996-12-26 | 2002-06-01 | 반도체 장치 및 그 제조 방법 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020030912A KR100413982B1 (ko) | 1996-12-26 | 2002-06-01 | 반도체 장치 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5861675A (ko) |
| JP (1) | JP3220034B2 (ko) |
| KR (2) | KR19980064588A (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69517158T2 (de) * | 1994-11-30 | 2001-01-25 | Micron Technology, Inc. | Verfahren zum auftragen von wolframnitrid unter verwendung eines silicium enthaltenden gases |
| US6015986A (en) * | 1995-12-22 | 2000-01-18 | Micron Technology, Inc. | Rugged metal electrodes for metal-insulator-metal capacitors |
| US6150257A (en) * | 1998-08-28 | 2000-11-21 | Micron Technology, Inc. | Plasma treatment of an interconnect surface during formation of an interlayer dielectric |
| US6165865A (en) * | 1998-10-30 | 2000-12-26 | United Microelectronics Corp. | Method of fabricating dual cylindrical capacitor |
| US6303972B1 (en) | 1998-11-25 | 2001-10-16 | Micron Technology, Inc. | Device including a conductive layer protected against oxidation |
| US7067861B1 (en) * | 1998-11-25 | 2006-06-27 | Micron Technology, Inc. | Device and method for protecting against oxidation of a conductive layer in said device |
| US7381642B2 (en) | 2004-09-23 | 2008-06-03 | Megica Corporation | Top layers of metal for integrated circuits |
| US7405149B1 (en) * | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
| US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| KR100773280B1 (ko) * | 1999-02-17 | 2007-11-05 | 가부시키가이샤 알박 | 배리어막제조방법및배리어막 |
| US6640403B2 (en) * | 1999-03-22 | 2003-11-04 | Vanguard International Semiconductor Corporation | Method for forming a dielectric-constant-enchanced capacitor |
| US6403478B1 (en) * | 2000-08-31 | 2002-06-11 | Chartered Semiconductor Manufacturing Company | Low pre-heat pressure CVD TiN process |
| JP3757143B2 (ja) | 2001-10-11 | 2006-03-22 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2003264277A (ja) * | 2002-03-07 | 2003-09-19 | Fujitsu Ltd | Ｃｍｏｓイメージセンサおよびその製造方法 |
| JP2003273212A (ja) * | 2002-03-14 | 2003-09-26 | Fujitsu Ltd | 積層構造体およびその製造方法 |
| US7268065B2 (en) * | 2004-06-18 | 2007-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of manufacturing metal-silicide features |
| JP2006156716A (ja) * | 2004-11-30 | 2006-06-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR100613346B1 (ko) * | 2004-12-15 | 2006-08-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2008060532A (ja) * | 2006-08-04 | 2008-03-13 | Seiko Epson Corp | 半導体装置 |
| KR20080055159A (ko) * | 2006-12-14 | 2008-06-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2007251211A (ja) * | 2007-06-21 | 2007-09-27 | Ulvac Japan Ltd | バリア膜製造方法、及びバリア膜 |
| JP5428151B2 (ja) * | 2007-11-26 | 2014-02-26 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP6581012B2 (ja) * | 2016-02-17 | 2019-09-25 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
| US10475847B2 (en) * | 2016-04-28 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having stress-neutralized film stack and method of fabricating same |
| JP6652652B2 (ja) * | 2016-09-29 | 2020-02-26 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法および基板処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4746219A (en) * | 1986-03-07 | 1988-05-24 | Texas Instruments Incorporated | Local interconnect |
| CA1306072C (en) * | 1987-03-30 | 1992-08-04 | John E. Cronin | Refractory metal - titanium nitride conductive structures and processes for forming the same |
| US5221853A (en) * | 1989-01-06 | 1993-06-22 | International Business Machines Corporation | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region |
| US5280190A (en) * | 1991-03-21 | 1994-01-18 | Industrial Technology Research Institute | Self aligned emitter/runner integrated circuit |
| JPH05129231A (ja) * | 1991-11-01 | 1993-05-25 | Hitachi Ltd | 電極配線 |
| US5661334A (en) * | 1996-01-16 | 1997-08-26 | Micron Technology, Inc. | Inter-metal dielectric structure which combines fluorine-doped glass and barrier layers |
-
1996
- 1996-12-26 JP JP35718596A patent/JP3220034B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-22 US US08/996,401 patent/US5861675A/en not_active Expired - Lifetime
- 1997-12-24 KR KR1019970073301A patent/KR19980064588A/ko not_active Application Discontinuation
-
2002
- 2002-06-01 KR KR1020020030912A patent/KR100413982B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3220034B2 (ja) | 2001-10-22 |
| US5861675A (en) | 1999-01-19 |
| KR100413982B1 (ko) | 2004-01-13 |
| JPH10189492A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100413982B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US11587829B2 (en) | Doping control of metal nitride films | |
| KR100588887B1 (ko) | 질화막 형성 방법, 반도체 장치의 배선 형성 방법 | |
| US6803310B2 (en) | Method for forming a plug metal layer | |
| EP0869544B1 (en) | Method for depositing a diffusion barrier | |
| US6524952B1 (en) | Method of forming a titanium silicide layer on a substrate | |
| US6218301B1 (en) | Deposition of tungsten films from W(CO)6 | |
| US6955983B2 (en) | Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer | |
| US7135403B2 (en) | Method for forming metal interconnection line in semiconductor device | |
| US6576543B2 (en) | Method for selectively depositing diffusion barriers | |
| US20060281299A1 (en) | Method of fabricating silicon carbide-capped copper damascene interconnect | |
| US6043149A (en) | Method of purifying a metal line in a semiconductor device | |
| JP2005322882A (ja) | 低温バリア金属層を用いた半導体素子の金属配線製造方法 | |
| US20040127027A1 (en) | Method for forming titanium silicide contact of semiconductor device | |
| US6472318B2 (en) | Method of fabricating semiconductor device having trench interconnection | |
| JPH09260306A (ja) | 薄膜形成方法 | |
| JP2002057125A (ja) | 金属配線形成方法 | |
| JP2007258390A (ja) | 半導体装置、および半導体装置の製造方法 | |
| KR100609049B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| CN1414603A (zh) | 化学汽相淀积生成TiN阻挡层的方法 | |
| JPH05144737A (ja) | 化学的気相成長法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020502 Effective date: 20030731 |
|
| WITB | Written withdrawal of application |