KR19980063974A - 비디오 카메라용 인터페이스 회로 - Google Patents

비디오 카메라용 인터페이스 회로 Download PDF

Info

Publication number
KR19980063974A
KR19980063974A KR1019970067219A KR19970067219A KR19980063974A KR 19980063974 A KR19980063974 A KR 19980063974A KR 1019970067219 A KR1019970067219 A KR 1019970067219A KR 19970067219 A KR19970067219 A KR 19970067219A KR 19980063974 A KR19980063974 A KR 19980063974A
Authority
KR
South Korea
Prior art keywords
input
signal
output
interface circuit
branch
Prior art date
Application number
KR1019970067219A
Other languages
English (en)
Inventor
다르테네이프레데릭
모리송리샤르
Original Assignee
요트.게.아.롤페즈
필립스일렉트로닉스엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아.롤페즈, 필립스일렉트로닉스엔.브이. filed Critical 요트.게.아.롤페즈
Publication of KR19980063974A publication Critical patent/KR19980063974A/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Receiver Circuits (AREA)
  • Amplifiers (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 기준 레벨과 비디오 레벨을 갖는 의사-주기 입력 신호 Vin를 수신하고, 또한 기준 신호와 비디오 신호의 차이를 나타내는 레벨을 갖는 신호 Vs를 제공하고자 하는 인터페이스 회로 FE에 관하며, 상기 인터페이스 회로는:
기준 레벨과 비디오 레벨을 동시에 제공하는 두 개의 샘플링 브랜치 BR1 및 BR2,
상기 브랜치 BR1 및 BR2의 출력을 수신하는 입력들을 갖는 감산기 SUB,
를 포함한다.
본 발명에 따라, 브랜치 BR1 및 BR2 의 입력은 제 1 캐패시터 C1을 통해 인터페이스 회로 FE에 접속되어 있고 상기 회로는 제어 수단 CM을 포함하며 이 제어 수단으로 감산기 SUB의 입력에서 신호의 값들을 조정할 수 있어서 신호 값들이 1 및 동일한 기준 레벨을 나타낼 때 동일하게 된다.

Description

비디오 카메라용 인터페이스 회로
본 발명은 입력과 출력을 구비한 인터페이스 회로에 관하며, 상기 입력은 의사-주기 입력 신호를 수신하며, 입력 신호의 각각의 의사-주기는 제 1 및 제 2 연속 시간 간격을 가지며, 상기 입력 신호는 제 1 시간 간격 동안의 기준 레벨과 제 2 시간 간격 동안의 제 비디오 레벨을 가지며, 상기 출력은 1 및 동일한 의사-주기의 과정중에 상기 입력 신호에 의해 정의된 기준 레벨과 비디오 레벨 사이의 차이를 나타내는 레벨을 갖는 신호를 제공하며, 상기 인터페이스 회로는:
ㆍ입력 및 출력을 각각 가지는 직렬-배열된 트랙-홀드 회로로 각각 구성된 제 1 및 제 2 샘플링 브랜치로서, 각각의 브랜치는 제 1 트랙-홀드 회로의 입력과 최종의 트랙-홀드 회로의 출력으로 각각 구성되는 입력 및 출력을 가지며, 상기 제 1 브랜치는 제 2 브랜치보다 하나의 트랙-홀드 회로를 더 포함하며, 각각의 브랜치의 입력은 인터페이스 회로로부터 입력 신호를 수신하도록 되어 있는, 상기 제 1 및 제 2 샘플링 브랜치 회로,
ㆍ상기 제 1 브랜치의 출력에 접속된 제 1 입력과 상기 제 2 브랜치의 출력에 접속된 제 2 입력과 상기 인터페이스 회로의 출력을 구성하는 출력을 구비하는 감산기,
ㆍ상기 브랜치중 한 브랜치의 입력과 상기 인터페이스 회로의 입력 사이에 배치된 제 1 캐패시턴스와, 상기 샘플링 브랜치들중 한 브랜치의 출력에 접속된 제 1 입력과 미리 결정된 값을 갖는 조정 신호를 수신하는 제 2 입력과 상기 제 1 캐패시턴스를 통하는 전류의 전도를 제어하는 출력을 갖는 제 1 비교기로 구성되는 DC 레벨 조정 루프,
를 포함한다.
서두에서 기재한 기능을 실현하는데 일반적으로 사용되는 인터페이스 회로는 두 개의 제어 루프를 포함하는데, 제 1 제어 루프는 제 1 시간 간격 동안, 즉 제 1 입력 신호가 기준 레벨을 가질 때 제 1 입력 신호의 DC 성분을 조정하며, 제 2 제어 루프는 제 2 시간 간격 동안, 즉 입력 신호가 비디오 레벨을 가질 때 제 2 시간 간격 동안 입력 신호의 DC 성분을 조정한다. 제 1 브랜치의 출력에서의 신호에서, 이 신호의 값은 기준 레벨을 나타내며, 상기 신호는 제 1 미리 결정된 값과 비교되어, 제 1 브랜치의 입력과 인터페이스 회로의 입력 사이에 배치된 캐패시턴스의 단자들에서의 전압을 제 1 시간 간격 동안에 조절한다. 제 2 브랜치의 출력에서의 신호에서, 이 신호의 값은 비디오 레벨을 나타내며, 상기 신호는 제 2 미리 결정된 값과 비교되어, 제 2 브랜치의 입력과 인터페이스 회로의 입력 사이에 배치된 캐패시턴스의 단자들에서의 전압을 제 2 시간 간격 동안에 조절한다. 이들 두 개의 조정 루프는 유사한 피드백 시간을 가질 필요가 있는데 왜냐하면 이들 두 조정 루프는 모두 각각의 의사-주기의 과정에서 동작하기 때문이다. 그래서 제 1 제어 루프에 의해 실현되는 정정은 제 2 제어 루프의 캐패시턴스의 단잘들에서의 전압값을 수정할 수 있으며 그 역도 성립한다. 인터페이스 회로의 입력 신호의 의사-주기가 매우 짧은 고주파 애플리케이션에서는 각각 두 개의 루프의 피드백 시간이 매우 작아야만 한다. 위에서 언급한 언급한 상호작용(interaction)은 샘플링 브랜치의 입력들에서의 신호들의 DC 성분의 발진을 야기할 수 있으며, 이 발진은 인터페이스 회로의 동작을 저하시킨다.
본 발명의 목적은 두 개의 샘플링 브랜치의 입력이 하나 또는 동일한 신호를 수신하고 이 신호의 DC 성분이 단일 조절 루프에 의해 제어되는 인터페이스 회로를 제공함으로써 위에서 언급한 단점을 제거하는 것이다.
이 목적을 위해, 본 발명에 따른 인터페이스 회로는 제 1 및 제 2 브랜치의 입력들이 상호접속되어 제 1 캐패시턴스를 통해 상기 인터페이스 회로의 입력에 접속되는 접합점을 형성하고, 상기 인터페이스 회로는 또한 상기 샘플링 브랜치들과 감산기 사이에 배치된 제어 수단을 포함하며 상기 제어 수단은 상기 제 1 및 제 2 브랜치들의 출력들에서의 신호들의 레벨이 기준 레벨에 해당될 때 활성화되며, 상기 제어 수단은 상기 감산기의 입력에서의 신호의 값들을 같아지도록 제어할 수 있는 것을 특징으로 한다.
그러한 인터페이스 회로에서는, 상기 제어 루프와 상기 제어 수단이 동일한 신호에서 직접적으로 동작하지 않으며 이것은 위험에 들지 않도록 하여 발진이 발생하지 않도록 할 수 있다. 또한, 상기 제어 루프의 피드백 시간이 짧을 필요가 있는데, 왜냐하면 샘플링 브랜치의 입력 신호의 DC 성분의 조절은 상기 인터페이스 회로의 입력 신호의 각각의 의사-주기에서 실행되어야만 하기 때문이며, 상기 제어 수단의 피드백 시간이 더 길게 될 필요가 있는데 왜냐하면 이들 수단들은 인터페이스의 입력 신호의 비디오 레벨이 기준 레벨에 일치하는 경우에만 동작하기 때문이다. 상기 두 루프의 피드백 시간 사이의 차가 크면 클 수록 이들 루프간의 상호작용의 위험이 제한된다.
본 발명에 따른 실시예는 위에서 언급한 바와 같은 인터페이스 회로를 제공하며, 이것은 상기 제어 수단이:
·제 1 및 제 2 샘플링 브랜치의 출력에 각각 접속된 제 1 및 제 2 입력과 고정 전압 단자에 제 2 캐패시턴스를 통해 접속된 출력을 갖는 제 2 비교기,
·상기 샘플링 브랜치중 한 브랜치의 출력에 접속된 신호 입력과, 상기 감산기의 입력들중 한 입력에 접속된 신호 출력, 및 상기 감산기의 다른 한 입력은 상기 샘플링 브랜치중 다른 한 브랜치의 출력에 접속되어 있으며, 제 2 비교기의 출력에 접속되어 있는 제어 입력, 상기 제어 입력은 그 신호 입력과 그 신호 출력 사이에서 전위차를 발생하도록 되어 있으며, 상기 전위차의 값은 제어 입력으로 수신된 신호의 값에 의존하는, 상기 제어 입력을 포함하는 오프셋 모듈(offset module)을 포함하는 것을 특징으로 한다.
그러한 인터페이스 회로에서, 상기 샘플링 브랜치의 출력 신호들의 DC 성분의 값들 사이의 차이는 제 2 비교기에 의해 검출되며 또한 다양한 형태로 실현될 있는 오프셋 모듈에 의해 즉시 보정된다.
그 간단함으로 인해 특히 이점이 있는 본 발명의 실시예에서, 위에서 언급한 바와 같은 인터페이스 회로는 상기 오프셋 모듈이,
·신호 입력과 신호 출력 사이에 배치된 저항,
·출력과, 미리 결정된 값을 갖는 제어 신호를 수신하도록 되어 있는 제 1 입력과, 오프셋 모듈의 제 2 입력을 구성하는 제 3 비교기, 및
·상기 저항의 단자들중 한 단자에 접속되어 있는 출력을 구비하며 제어 전류를 공급하도록 되어 있고 이 제어 전류의 방향과 값은 제 3 비교기의 출력의 상태에 의해 제어되는 가변 전류원,
을 포함하는 것을 특징으로 한다.
위에서 언급한 인터페이스 회로는 각각의 의사-주기에서 기준 레벨과 비디오 레벨을 갖는 모든 형태의 의사-주기 신호를 수신하고 다시 모양을 만들 수 있도록(re-shaping) 사용될 수 있으며 이로부터 상기 레벨 사이의 차이를 구성하는 유용한 정보가 얻어질 수 있다. 본 발명은 그래서 또한 비디오 카메라에 관하며, 이 비디오 카메라는,
·광을 검출하여 의사-주기 종류의 아날로그 전자 신호로 변환시키는 장치,
·상기 아날로그 전자 신호를 수신하도록 되어 있는 입력과 아날로그 비디오 신호를 제공하도록 되어 있는 추력을 갖는 입력 단,
·출력과, 비디오 신호를 수신하도록 되어 있는 입력을 갖는 증폭기 수단,
·상기 증폭기 장치의 출력에서 신호를 처리하도록 되어 있는 처리 장치,
를 포함하며,
상기 입력 단은 위에서 언급한 인터페이스 회로를 포함하는 것을 특징으로 한다.
본 발명의 위에서 언급한 관점 및 다른 관점을 첨부된 도면과 이후로 설명되는 실시예를 참조하여 설명한다.
도 1은 인터페이스 회로의 입력 신호와 인터페이스 회로내의 유효화 신호의 시간과 관련하여 개선점을 나타내는 파형도.
도 2는 본 발명에 따른 인터페이스 회로를 부분적으로 도시하는 회로도.
도 3은 본 발명의 실시예에 따라 인터페이스 회로에 있는 제어 수단을 부분적으로 나타내는 회로도.
도 4는 본 발명에 따른 인터페이스 회로가 사용되는 비디오 카메라를 부분적으로 도시하는 기능도.
* 도면의 주요 부호에 대한 간단한 설명
FE : 인터페이스 회로 BR1, BR2 : 제 1 및 제 2 브랜치
CM : 제어 수단 SUB : 감산기
PU : 처리 장치
도 1은 인터페이스 회로의 입력 신호 Vin의 파형도이다. 지속 기간 T를 갖는 각각의 의사-주기의 과정에서, 상기 입력 신호 Vin 은 그 기능이 새로운 의사-주기의 시작을 알리는 초기화 레벨 Vrz과, 예를 들어 제 1 시간 간격 [t1; t2]동안 흑 레벨(black level)에 대응할 수 있는 기준 레벨 Vref와, 제 2 시간 간격 [t2; T]동안의 비디오 레벨 Vvid를 연속적으로 갖는다. 상기 기준 레벨 Vref 와 상기 비디오 레벨 Vvid 사이의 차가 상기 입력 신호 Vin의 유용한 정보이다. 그래므로 인터페이스 회로의 기능은 입력 신호 Vin으로부터 상기 차를 나타내는 신호를 추출하는 것이다. 제 1 인에이블 신호로 칭하는 신호 EN1 은 상기 입력 신호 Vin 이 기준 레벨 Vref를 가질 때 활성화된다. 제 2 인에이블 신호로 칭하는 신호 EN2 는 본 실시예에서는 제 3 의사-주기 동안의 활성 상태(active state)를 가정하는데 왜냐하면 비디오 레벨 Vvin이 이전의 의사-주기 동안 기준 레벨 Vref 와 같다는 것을 입력 신호 Vin이 나타냈기 때문이다. 인에이블 신호 EN1 및 EN2는 당 분양의 기술인들에게 잘 알려진 수단에 의해 입력 신호 Vin 에 의거해서 상세히 설명된다. 제 1 인에이블 신호 EN1의 주파수는 1/T인데 왜냐하면 EN1의 활성 레벨이 각각의 의사-주기에서 발생하기 때문이다. 제 2 인에이블 신호 EN2의 주파수는 1/T보다 훨씬 작은데 왜냐하면 비디오 레벨 Vvid가 기준 레벨과 같은 경우가 드물기 때문이다.
도 2는 본 발명에 따른 인터페이스 회로 FE를 다이라그램적으로 도시한다. 이 회로는 제 1 샘플링 회로 BR1과 제 2 샘플링 회로 BR2를 포함하며, 각각의 회로는 직렬 배열된 트랙-홀드 회로 T/H로 구성된다. 각각의 브랜치 BR1 및 BR2는 최초의 트랙-홀드의 회로의 입력과 최후의 트랙-홀드 회로의 출력으로 각각 구성되는 입력과 출력을 갖는다. 제 1 및 제 2 브랜치 BR1 및 BR2의 입력들은 상호접속되어 접합점 NC를 형성하여 인터페이스 회로 FE의 입력 신호 Vin을 수신하도록 되어 있다. 제 1 브랜치 BR1 은 3개의 트랙-홀드 회로 T/H를 포함하며, 제 2 브랜치 BR2는 두 개만을 포함한다. 제 1 브랜치 회로 BR1의 제 1 및 제 3 트랙-홀드 회로 T/H와 제 2 브랜치 BR2의 제 2 트랙-홀드 회로 T/H는 제 1 클럭 신호 Ck1에 의해 반복적으로 활성화되는데 상기 제 1 클럭 신호는 제 1 시간 간격 [t1; t2] 동안 활성화되는 신호이다. 제 1 브랜치 BR1의 제 2 트랙-홀드 회로 T/H 및 제 2 브랜치 회로 BR2의 제 1 트랙-홀드 회로 T/H는 제 2 클럭 신호 Ck2에 의해 반복적으로 활성화되는데 상기 제 2 클럭 신호는 제 2 시간 간격 [t2; T] 동안 활성화되는 신호이다. 정보가 손실되는 위험을 피하기 위해, 클럭 신호 Ck1 및 Ck2의 활성화 레벨은 서로 겹쳐질 수 있다. 그러므로 기준 레벨 Vref가 제 1 샘플링 회로 BR1의 출력으로 들어가기 전에 샘플화되어 3개의 트랙-홀드 회로 T/H에 의해 기억된다. 동일한 의사-주기 동안 입력 신호 Vin에 존재하는 비디오 레벨 Vvid는 제 2 샘플링 회로 BR2의 출력으로 들어가기 전에 두 개의 트랙-홀드 회로 T/H에 의해서만 샘플화되어 기억되어야 한다. 기준 레벨과 관련하여, 비디오 레벨 Vvid 는 지속 기간이 제 1 시간 간격 [t1; t2]과 같은 동일한 지연을 가지며, 결과적으로 샘플링 브랜치 BR1 및 BR2의 출력 신호 S1 및 S2는 하나의 주기 및 동일한 의사-주기 동안 입력 신호 Vin에 의해 생성된 기준 레벨 Vref 및 비디오 레벨 Vvid를 각각 나타내는 신호들을 동시에 제공한다. 인터페이스 회로 FE는 감산기 SUB를 포함하는데 이 감산기는 제 1 브랜치 BR1의 출력에 접속된 제 1 입력과, 제 2 브랜치 회로 BR2의 출력에 접속된 제 2 입력과, 인터페이스 회로의 출력을 구성하는 출력을 갖는다. 이 출력은 제 1 및 제 2 샘플링 회로 BR1 및 BR2의 출력에서의 신호 S1 및 S2 사이의 차로부터 생기는 신호 Vs를 제공한다. 이 출력 신호 Vs는 기준 레벨 Vref와 비디오 레벨 Vvid 사이의 차를 나타내고 그래서 입력 신호 Vin에 의해 얻어진 유용한 정보를 저장한다. 인터페이스 회로 FE 는 또한 브랜치 BR1 및 BR2의 입력들에서의 신호의 DC 레벨를 조정하기 위한 조정 루프를 포함하는데, 이 루프는 접합점 NC와 인터페이스 회로 FE의 입력 사이에 배치된 제 1 캐패시턴스와, 제 1 비교기 CMP1을 포함하는데 상기 제 1 비교기는 제 1 샘플링 브랜치 BR1의 출력에 접속된 제 1 입력과, 미리 결정된 값을 갖는 조정 신호 Vreg를 수신하는 제 2 입력과, 제 1 인에이블 신호 EN1이 활성화되었을 때 제 1 캐패시터스 C1을 통해 전류 Ir의 전도를 제어하는 출력을 구비한다. 이 조정 루프의 기능은 샘플링 브랜치의 입력에서 평균 DC 레벨을 유지하는 것이며, 이것은 샘플-홀드 회로의 최대 입력 진폭과 호환된다. 이 조정은 제 1 샘플링 브랜치 BR1의 출력 신호 S1의 값과 조정 신호 Vreg에 의해 고정된 임계값을 비교함으로써 얻어진다. S1의 값이 Vreg의 값보다 작으면, 비교기 CMP1의 출력은 전류 Ir를 제 1 캐패시턴스 C1으로 주입하도록 하게 해서 단자에서의 전압을 증가시키며, 그래서 제 1 및 제 2 브랜치 BR1 및 BR2의 입력에서의 신호의 DC 성분값을 증가시킨다. 반대로, S1의 값이 Vreg의 값보다 높을 때는 비교기 CMP1의 출력은 제 1 캐패시턴스 C1으로부터 전류 Ir 방출되도록 하게 해서 단자에서의 전압을 감소시키고, 그래서 제 1 및 제 2 브랜치 BR1 및 BR2의 입력들에서의 신호의 DC 성분 값이 감소된다. 제 2 시간 간격 [t1; T2] 동안 제 2 브랜치 BR2의 출력 신호 S2의 값과 다른 미리 결정된 조정값을 비교함으로써 DC 레벨의 제어를 실현하는 것도 가능하다는 것에 주목해야 한다. 두 개의 샘플링 브랜치 BR1 및 BR2는 동일한 입력 신호를 수신하는데 이 입력 신호의 DC 성분의 평균값이 위에서 언급한 조정 루프에 의해 조정된다. 각각의 트랙-홀드 회로 T/H는 그 입력에서 수신한 신호의 DC 레벨과 그 출력으로 제공하는 신호의 DC 레벨 사이의 차를 유도할 수 있다. 또한, 입력 신호가 통과하는 샘플-홀드 회로 T/H의 수는 한 브랜치에서 다른 브랜치까지 상이하다. 그러므로 상기 인터페이스 회로 FE는 상기 샙플링 회로 BR1 및 BR2와 상기 감산기 사이에 배치된 제어 수단 CM을 포함하며, 이 제어 수단은 제 2 인에이블 신호 EN2로 활성화되는데 즉 기준 레벨 Vref 및 비디오 레벨 Vvid를 각각 나타내는 제 1 및 제 2 브랜치 BR1 및 BR2의 출력 신호 S1 및 S2의 값이 같을 때 활성화된다. 이 제어 수단 CM은 상기 값들이 동일하게 되도록 감산기의 입력에서의 신호 값을 조정한다. 샘플링 브랜치 BR1 및 BR2의 출력 신호 S1 및 S2의 DC 성분들 사이의 전압 오프셋은 이에 의해 보상될 수 있다. 그렇지 않으면 그러한 오프셋은 상기 브랜치들의 출력 신호 S1 및 S2의 값들 사이의 감산 결과를 변화시키게 되고 이것은 인터페이스 회로 FE에 의해 그 출력에 제공된 유용한 정보 Vs의 값에 오류를 발생하게 만든다.
도 3은 제어 수단 CM의 실시예를 개략적으로 도시한 것이다. 이 제어 수단은 제 1 및 제 2 브랜치 BR1, BR2의 출력에 각각 접속된 제 1 및 제 2 입력과, 제 2 캐패시터 C2를 통해 고정 전압 단자에 접속되어 있는 출력을 가지며, 상기 고정 전압 단자는 본 실시에에서 회로의 접지로 구성되어 있다. 비교기 CM2는 샘플링 브랜치 BR1, BR2의 출력에 의해 제공되는 신호 S1과 S2간의 비교를 행한다. 제 2 인에이블 신호 EN2 가 활성 상태이면, S1과 S2 값은 이론적으로 같아야만 하는데 왜냐하면 두 신호 모두 동일한 레벨을 나타내기 때문이다. S1과 S2 값간의 가능한 차의 진폭이 제 2 캐패시턴스 C2에 의해 비교기 CMP2의 출력에 저장된다. 상기 캐패시턴스 C2의 단자에서의 전압은 오프셋 모듈 CM을 제어하는데 사용되는데 그 기능은 제 2 비교기 CMP2에 의해 검출된 차이를 상기 제 1 브랜치 BR1의 출력과 상기 감산기 SUB의 대응하는 입력 사이의 전위차 VO를 발생함으로써 보정하는 것이며, 상기 전위차의 값은 상기 캐패시턴스 C2의 단자에서의 출력값에 좌우된다. 상기 오프셋 모듈은 제 1 브랜치 BR1의 출력과 뒤에 이어지는 단을 통해 접속되어 있는 감산기 SUB의 대응하는 입력 사이에 배치되어 있는 저항 R을 포함한다. 제 3 비교기 CMP3는 그 제 1 입력으로 미리 결정된 값을 갖는 제어 신호 Vc를 수신한다. 상기 비교기 CMP3의 제 2 입력은 제 2 비교기의 출력에 접속되어 있다. 감산기 SUB의 다른 입력은 다른 경로를 통해 제 2 샘플링 브랜치 BR2의 출력에 접속되어 있다. 상기 오프셋 모듈 SM 은 또한 가변 전류원을 포함하며 이 가변 전류원은 상기 저항 R의 단자들중 한 단자에 접속되어 있고 제어 전류 IO를 제공하도록 되어 있는 출력을 가진다. 상기 제어 전류 IO의 방향과 값은 제 3 비교기 CMP3의 출력 상태에 따라 제어된다. 예를 들어, 제 1 및 제 2 브랜치 BR1, BR2의 출력들에서의 신호 S1, S2의 값들의 차가 포지티브이고 제어 신호 Vc 의 값에 의해 결정된 임계값을 초과하면, 제 3 비교기의 출력이 도 3에 도시된 바와 같이 전류 IO의 전도를 제어하며, 그래서 저항 R의 단자들에서의 전위차 Vo가 생겨서 제 1 입력과 제 2 입력으로 감산기가 수신하는 신호의 DC성분의 값들이 같아지게 되는 효과가 잇다. 이것은 제 2 및 제 1 샘플링 브랜치 BR2, BR1의 출력에서의 신호 S2, S1의 값들 사이의 차가 포지티브이고 제어 신호 Vc의 값에 의해 결정되는 임계값을 초과하고 상기 제 3 비교기 CMP3의 출력이 도 3에 도시된 것과는 반대 방향으로 전류 IO의 전도를 제어하는 반대의 경우에도 용이하게 응용가능하다.
이 이외에도, 위에서 언급한 제어 수단 CM의 다른 실시예에서 제 2 비교기 CMP2의 입력들을 샘플링 브랜치 BR1 및 BR2의 출력들에 접속시키는 대신에 감산기 SUB의 입력들에 접속시키는 것도 가능하다.
도 4는 본 발명이 효과적으로 수행되는 비디오 카메라의 개략도이다. 이 비디오 카메라는:
·광을 검출하여 의사-주기 종류의 아날로그 전자 신호 Vin으로 변환시키는 장치 LD,
·상기 아날로그 전자 신호 Vin을 수신하도록 되어 있는 입력과 아날로그 비디오 신호 Vs를 제공하도록 되어 있는 출력을 갖는 입력 단,
·상기 비디오 신호 Vs를 수신하도록 되어 있는 입력 및 출력을 갖는 증폭기 장치, 및
·상기 증폭기 장치의 출력에서 나오는 신호를 처리하도록 되어 있는 처리 장치 PU,
를 포함한다.
상기 비디오 카메라의 입력 단은 위에서 언급한 바와 같은 인터페이스 회로 FE를 포함한다. 검출 장치 Vin으로부터의 아날로그 전자 신호 Vin 가 도 1에 도시된 것과 유사한 파형을 가지므로 그러한 인터페이스 회로는 증폭 후에 상기 처리 장치 PU에 의해 사용되는 비디오 신호를 정확하게 발생할 수 있다.

Claims (4)

  1. 의사-주기 입력 신호를 수신하도록 되어 있는 입력, 상기 입력 신호의 의사-주기는 적어도 제 1 및 제 2 연속적인 시간 간격을 포함하며 상기 입력 신호는 제 1 시간 간격 동안의 기준 레벨과 제 2 시간 간격 동안의 비디오 레벨을 가지는, 상기 입력과, 한 주기 및 동일한 의사-주기의 과정중에 상기 입력 신홍레 의해 정의되는 상기 기준 레벨과 상기 비디오 레벨 사이의 차를 나타내는 레벨을 갖는 출력을 구비하며,
    ·입력 및 출력을 각각 가지며 직렬-배열된 트랙-홀드 회로들로 각각 구성된 제 1 및 제 2 샘플링 브랜치로서, 각각의 브랜치는 제 1 트랙-홀드 회로의 입력과 최종의 트랙-홀드 회로의 출력으로 각각 구성되는 입력 및 출력을 가지며, 상기 제 1 브랜치는 제 2 브랜치보다 트랙-홀드 회로를 하나 더 포함하며, 각각의 브랜치의 입력은 인터페이스 회로로부터 입력 신호를 수신하도록 되어 있는, 상기 제 1 및 제 2 샘플링 브랜치 회로,
    ·상기 제 1 브랜치의 출력에 접속된 제 1 입력과 상기 제 2 브랜치의 출력에 접속된 제 2 입력과 상기 인터페이스 회로의 출력을 구성하는 출력을 구비하는 감산기,
    ·상기 브랜치중 한 브랜치의 입력과 상기 인터페이스 회로의 입력 사이에 배치된 제 1 캐패시턴스를 구비하며, 또한 상기 샘플링 브랜치들중 한 브랜치의 출력에 접속된 제 1 입력과 미리 결정된 값을 갖는 조정 신호를 수신하는 제 2 입력과 상기 제 1 캐패시턴스를 통하는 전류의 전도를 제어하는 출력을 갖는 제 1 비교기를 구비하는 DC 레벨 조정 루프,
    를 포함하는 인터페이스 회로에 있어서,
    상기 제 1 및 제 2 브랜치들의 입력들이 상호접속되어, 제 1 캐패시턴스를 통해 인터페이스 회로의 입력에 접속되는 접합점을 형성하며, 상기 인터페이스 회로는 상기 샘플링 브랜치들과 상기 감산기 사이에 배치되며 제 1 및 제 2 브랜치들의 출력에서의 신호의 레벨이 상기 기준 레벨에 대응할 때 활성화되며 상기 감산기에서의 입력에서의 신호 값들이 동일하게 되도록 조정하는 제어 수단을 더 포함하는 것을 특징으로 하는 인터페이스 회로.
  2. 제 1 항에 있어서, 상기 제어 수단은,
    ·제 1 및 제 2 샘플링 브랜치의 출력에 각각 접속된 제 1 및 제 2 입력과 제 2 캐패시턴스를 통해 고정 전압 단자에 접속된 출력을 갖는 제 2 비교기, 및
    ·상기 샘플링 브랜치중 한 브랜치의 출력에 접속된 신호 입력과, 상기 감산기의 입력들중 한 입력에 접속된 신호 출력으로서, 상기 감산기의 다른 한 입력은 상기 샘플링 브랜치중 다른 한 브랜치의 출력에 접속되어 있는, 상기 신호 출력과, 제 2 비교기의 출력에 접속되어 있는 제어 입력으로서, 상기 제어 입력은 신호 입력과 신호 출력 사이에서 전위차를 발생하도록 되어 있으며, 상기 전위차의 값은 제어 입력으로 수신된 신호의 값에 의존하는, 상기 제어 입력을 포함하는 오프셋 모듈(offset module),
    을 포함하는 것을 특징으로 인터페이스 회로.
  3. 제 2 항에 있어서, 상기 오프셋 모듈은,
    ·상기 신호 입력과 상기 신호 출력 사이에 배치된 저항,
    ·출력과, 미리 결정된 값을 갖는 제어 신호를 수신하도록 되어 있는 제 1 입력과, 오프셋 모듈의 제 2 입력을 구성하는 제 3 비교기, 및
    ·상기 저항의 단자들중 한 단자에 접속되어 있는 출력을 구비하며 제어 전류를 공급하도록 되어 있고 이 제어 전류의 방향과 값은 제 3 비교기의 출력의 상태에 의해 제어되는 가변 전류원,
    을 포함하는 것을 특징으로 하는 인터페이스 회로.
  4. ·광을 검출하여 의사-주기 종류의 아날로그 전자 신호로 변환시키는 장치,
    ·상기 아날로그 전자 신호를 수신하도록 되어 있는 입력과 아날로그 비디오 신호 Vs를 제공하도록 되어 있는 출력을 갖는 입력 단,
    ·상기 비디오 신호를 수신하도록 되어 있는 입력 및 출력을 갖는 증폭기 장치, 및
    ·상기 증폭기 장치의 출력에서 나오는 신호를 처리하도록 되어 있는 처리 장치,
    를 포함하는 비디오 카메라에 있어서,
    상기 입력 단이 제 1 항 내지 제 3 항 중 어느 한 항에 청구된 바와 같은 인터페이스 회로를 포함하는 것을 특징으로 하는 비디오 카메라.
KR1019970067219A 1996-12-13 1997-12-10 비디오 카메라용 인터페이스 회로 KR19980063974A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9615372A FR2757336A1 (fr) 1996-12-13 1996-12-13 Circuit d'interface pour camera video
FR9615372 1996-12-13

Publications (1)

Publication Number Publication Date
KR19980063974A true KR19980063974A (ko) 1998-10-07

Family

ID=9498668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067219A KR19980063974A (ko) 1996-12-13 1997-12-10 비디오 카메라용 인터페이스 회로

Country Status (6)

Country Link
US (1) US6191816B1 (ko)
EP (1) EP0848547B1 (ko)
JP (1) JP4019291B2 (ko)
KR (1) KR19980063974A (ko)
DE (1) DE69733185T2 (ko)
FR (1) FR2757336A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3969190B2 (ja) * 2002-05-30 2007-09-05 ソニー株式会社 撮像信号処理方法、撮像信号処理装置、撮像装置
EP2343402B1 (en) 2008-09-30 2017-08-02 FUJIFILM Corporation Electrolytic treatment method and electrolytic treatment device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116374A (en) * 1980-02-20 1981-09-12 Sony Corp Charge detection circuit
DE3214756C2 (de) * 1981-05-02 1991-10-17 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum Ermitteln des Wertes eines Referenzpegels
US4513321A (en) * 1982-10-29 1985-04-23 Rca Corporation Black level clamp for television signals
US4859871A (en) * 1987-02-13 1989-08-22 Fujitsu Limited Voltage level setting circuit
US5086344A (en) * 1990-05-11 1992-02-04 Eastman Kodak Company Digital correlated double sampling circuit for sampling the output of an image sensor
US5105276A (en) * 1990-11-15 1992-04-14 Eastman Kodak Company DC restoration of sampled imagery signals
US5329312A (en) * 1992-08-17 1994-07-12 Eastman Kodak Company DC level control circuitry for CCD images
FR2705520B1 (fr) * 1993-05-19 1995-08-04 Sgs Thomson Microelectronics Dispositif d'ajustement du niveau du noir d'un signal vidéo.
US5488415A (en) * 1993-07-09 1996-01-30 Olympus Optical Co., Ltd. Solid-state image pickup device having a photoelectric conversion detection cell with high sensitivity
US5757440A (en) * 1996-02-06 1998-05-26 Analog Devices, Inc. Method and apparatus for providing an offset level to an image signal
US6018364A (en) * 1996-02-06 2000-01-25 Analog Devices Inc Correlated double sampling method and apparatus

Also Published As

Publication number Publication date
JPH10200829A (ja) 1998-07-31
DE69733185D1 (de) 2005-06-09
US6191816B1 (en) 2001-02-20
EP0848547B1 (fr) 2005-05-04
JP4019291B2 (ja) 2007-12-12
FR2757336A1 (fr) 1998-06-19
EP0848547A1 (fr) 1998-06-17
DE69733185T2 (de) 2006-05-11

Similar Documents

Publication Publication Date Title
DK0611059T3 (da) System til DC-genoprettelse af serielt transmitterede binære signaler
KR100459714B1 (ko) 클로즈드 루프 연산증폭기의 dc 오프셋 보상회로 및dc 오프셋 보상방법
FI76651C (fi) Samplingskrets.
FI76454B (fi) Samplings- och fasthaollningsstroemkrets speciellt foer smao signaler.
KR920004347B1 (ko) 아나로그/디지탈변환회로
KR19980063974A (ko) 비디오 카메라용 인터페이스 회로
JPH02250564A (ja) クランプ装置と自動利得制御装置
US5361048A (en) Pulse width modulator having a duty cycle proportional to the amplitude of an input signal from a differential transducer amplifier
KR19980064055A (ko) 오프셋 보상회로 및 방법
US5990817A (en) A/D conversion device having a programmable transfer characteristic
KR960003449B1 (ko) 아날로그 디지탈 변환장치
KR0124420Y1 (ko) 제로 크로스 검출 회로
US5907300A (en) A/D conversion device with dynamic input control
KR940008705Y1 (ko) Tv의 agc 보상회로
JPH06150685A (ja) サンプルホールド回路
JP2973451B2 (ja) 利得制御回路
KR100548528B1 (ko) 아날로그/디지털 변환기
JP2861191B2 (ja) Ccd信号処理装置
US6297756B1 (en) Analog-to-digital conversion device
KR920004814Y1 (ko) Rf자동이득제어회로
KR0149305B1 (ko) 주파수 변환기의 반송파 누설 제거 장치
JPH05153429A (ja) クランプ回路
JPH03143012A (ja) 2値化回路、中間レベル検出回路及びピーク包絡線検出回路
KR920004338Y1 (ko) 음성다중 id 신호 검출 및 제어회로
KR0127175Y1 (ko) 주야간 자동 감도 조정회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee