KR960003449B1 - 아날로그 디지탈 변환장치 - Google Patents

아날로그 디지탈 변환장치 Download PDF

Info

Publication number
KR960003449B1
KR960003449B1 KR1019940002659A KR19940002659A KR960003449B1 KR 960003449 B1 KR960003449 B1 KR 960003449B1 KR 1019940002659 A KR1019940002659 A KR 1019940002659A KR 19940002659 A KR19940002659 A KR 19940002659A KR 960003449 B1 KR960003449 B1 KR 960003449B1
Authority
KR
South Korea
Prior art keywords
analog
digital
signal
value
converter
Prior art date
Application number
KR1019940002659A
Other languages
English (en)
Other versions
KR950026125A (ko
Inventor
박승우
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR1019940002659A priority Critical patent/KR960003449B1/ko
Publication of KR950026125A publication Critical patent/KR950026125A/ko
Application granted granted Critical
Publication of KR960003449B1 publication Critical patent/KR960003449B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/367—Non-linear conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

아날로그 디지탈 변환장치
제1도는 종래의 기술에 의한 아날로그 디지탈 변환장치의 회로도.
제2도는 제1도의 아날로그 디지탈 변환 특성도.
제3도는 본 발명에 의한 아날로그 디지탈 변환장치의 회로도.
제4도는 제3도의 아날로그 디지탈 변환 특성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 샘플링 홀더 2 : 저항렬
3 : 비교기 4 : 래치
5 : 엔코더 6,7 : 디지탈 아날로그 변환기(D/A)
8 : 클럭 제어기 9 : 디지탈 필터
10 : 검출기 11 : 디코더
본 발명은 아날로그 디지탈 변환장치(analog digital converter)에 관한 것으로, 특히 디지탈 출력으로부터 신호의 크기를 검출하여 신호가 작을때는 디지탈 출력을 크게 조절하고, 신호가 클때는 디지탈 출력을 작게 조절할 수 있는 자동이득조절이 가능한 아날로그 디지탈 변환장치에 관한 것이다.
종래의 아날로그 디지탈 변환장치는 제1도에 도시한 바와 같이 인가되는 아날로그 신호의 표본값을 유지하는 샘플링 홀더(sampling holder)(1)와, 기준전압을 형성하는 저항렬(2)과, 각각의 비반전입력단자(+)가 상기 저항렬(2)의 각 노드와 연결되며, 각각의 반전입력단(-)는 상기 샘플링홀더(1)와 연결된 비교기(3)와, 상기 비교기(3)로부터 신호를 인가받아 일시저장하는 래치(4)와, 상기 래치(4)의 출력을 BCH(Binary Coded Hexa)데이타로 변환시키는 엔코더(encoder)(5)로 구성되며, 동작은 다음과 같다.
상기 기준전압을 만드는 저항렬(2)에 외부로부터 전압 VA, VB를 인가하여 저항렬(2)의 각 노드에 인가된 전압을 일정한 간격으로 분할한 전압을 만들며, 이 분할한 전압을 비교기(3)의 비반전입력 단자(+)에 입력하고, 아날로그 신호를 샘플링한 전압을 반전입력단자(-)에 입력하여 비교기(3)에서 비교결과를 출력하면 상기 래치(4)에서 그 값을 저장한 후 엔코더(5)에서 BCH 코드로 엔코딩하여 출력하며, 이러한 방법으로 아날로그 디지탈 변환된 신호의 특성은 제2도에 도시한 바와 같이 4비트의 경우 신호가 작은 레벨이면 아날로그 디지탈 변환한 결과는 0011, 0100, 0101의 3가지 데이타로 검출할 수 있다.
그러나 이러한 종래의 아날로그 디지탈 변환장치는 기준전압을 외부에서 고정전압으로 인가함으로써 신호가 일정한 레벨에서는 항상 일정한 디지탈 출력값이 나오기 때문에 신호의 감쇄가 일어나기 쉬운 비디오 신호나 출력감도가 환경에 따라 변하는 CCD 출력신호를 아날로그 디지탈 변환시키는 경우 자동이득조절한 후에야 아날로그 디지탈이 변환하므로 변환이 신속하지 못하고 비효율적인 문제점이 있다.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 자동이득조절과 아날로그 디지탈 변환을 동시에 수행할 수 있는 아날로그 디지탈 변환장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 아날로그 디지탈 변환 장치는 입력 아날로그 신호의 표본값을 유지하는 샘플링 홀더와, 기준전압을 형성하는 저항렬과, 각각의 비반전입력단자(+)가 상기 저항렬의 각 노드와 연결되며, 각각의 반전입력단(-)는 상기 샘플링 홀더와 연결되어 비교결과를 출력하는 비교기와, 상기 비교기로부터 신호를 인가받아 저장하여 클럭에 따라 출력하는 래치와, 상기 래치의 출력을 BCH 데이타로 변환시키는 엔코더와, 상기 엔코더로부터 신호를 전송받아 필터링하는 디지탈 필터와, 상기 디지탈 필터로부터 출력되는 신호의 최대값과 최소값을 검출하는 검출기와, 상기 검출기에서 검출된 값에 따라 정해진 디지탈 값을 출력하는 디코더와, 디코더로부터 출력되는 디지탈 값을 아날로그로 변환시켜 상기 저항렬의 기준전압을 조절하는 디지탈 아날로그 변환기와, 상기 각 부에 필요한 클럭을 공급하고 제어하는 클럭 제어기를 포함하여 구성된 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.
본 발명의 아날로그 디지탈의 변환장치는 제3도에 도시한 바와 같이 샘플링 홀더(1)와, 저항렬(2)과, 비교기(3)와, 래치(4)와, 엔코더(5)는 종래와 동일하게 구성되며, 자동이득조절이 아날로그 디지탈 변환동작과 동시에 수행될 수 있도록 상기 엔코더(5)로부터 코딩된 신호를 전송받아 잡음 성분을 제거하기 위해 저역통과 필터링하는 디지탈 필터(9)와, 상기 디지탈 필터(9)로부터 출력되는 신호의 최대값과 최소값을 검출하는 검출기(10)와, 상기 검출기(10)에서 검출된 최대값 및 최소값에 따라 정해진 디지탈 값을 디지탈 아날로그 변환기(6,7)로 출력하는 디코더(11)와, 디코더(11)로부터 출력되는 디지탈 값을 아날로그로 변환시켜 상기 저항렬(2)에 공급하여 상기 저항렬(2)의 기준전압을 조절함으로써 자동이득조절하도록 하는 디지탈 아날로그 변환기(6,7)와, 상기 래치(4), 엔코더(5), 디지탈 필터(9), 검출기(10) 및 디코더(11)에 필요한 클럭을 공급하고 제어하는 클럭 제어기를 포함하여 구성되며, 동작은 다음과 같다.
예를들어 본 발명의 아날로그 디지탈 변환장치를 4비트(bit)로 하고, 디지탈 아날로그 변환기(6,7)도 모두 4비트로 하는 경우, 상기 디코더(11)의 최초 출력은 초기 리셋(reset)후 전원전압(VA)와 연결된 디지탈 아날로그 변환기(6)에는 1111을, 전원전압(VB)와 연결된 디지탈 아날로그 변환기(7)에는 0000을 출력한다.
그리고 일단 상기 샘플링 홀더(1)에 아날로그 신호가 입력되어 샘플링되면 상기 비교기(3)에 의해 아날로그 디지탈 변환되어 상기 래치(4) 및 엔코더(5)로 전송되며, 상기 엔코더(5)에서 다시 디지탈 필터(9)로 입력되어 잡음성분이 제거된 순수 신호성분만 필터링 된다.
그러면 상기 검출기(10)에서는 일정기간 동안 상기 필터링된 신호의 최대값과 최소값을 검출하여 디코더(11)로 출력하며, 이에따라 상기 디코더(11)에서는 전송받은 최대값이 소정값보다 작으면 상기 디지탈 아날로그 변환기(6)에 공급하는 디지탈 값을 감소시키고, 소정값보다 크면 디지탈 값을 증가시키며, 최소값에 대해서도 상기와 동일하게 디지탈값을 적용하여 디지탈 아날로그 변환기(7)에 공급한다.
또한 상기 디코더(11)로부터 디지탈값을 전송받은 디지탈 아날로그 변환기(6,7)에서는 각각의 디지탈 값을 아날로그로 변환시킨 후 다시 상기 저항렬(2)에 공급함으로써 기준전압을 조절한다.
상기와 같은 과정을 거치게 되면 제4도에 도시한 바와 같이, 최대값이 작아서 상기 디지탈 아날로그 변환기(6)의 출력값이 작아지고 최소값이 커서 디지탈 아날로그 변환기(7)의 출력값이 증가하므로 데이타의 변환폭이 0001∼1110으로 넓어지는 자동이득조절 결과를 얻을 수 있다.
이와같은 아날로그 디지탈 변환장치는 시스템 필요에 따라 상기 디지탈 필터를 생략할 수 있으며, 또한 최대값 검출부분과 디지탈 아날로그 변환기(6) 또는 최소값 검출부분과 디지탈 아날로그 변환기(7)중 어느 한 부분만으로 자동이득조절기능을 조절할 수도 있다.
이상에서와 같이 본 발명에 의하면 아날로그 디지탈 변환과 자동이득조절을 동시에 할 수 있고, 아날로그 입력신호를 그대로 받아 대역변화없이 그 신호대역 내에서 직접 아날로그 디지탈 변환 및 자동이득조절을 수행함으로써 집적화가 용이하며, 시스템의 구성이 간단한 효과가 있다.

Claims (1)

  1. 입력 아날로그 신호의 표본값을 유지하는 샘플링 홀더(1)와, 기준전압을 형성하는 저항렬(2)과, 각각의 비반전입력단자(+)가 상기 저항렬(2)의 각 노드와 연결되며, 각각의 반전입력단(-)는 상기 샘플링홀더(1)와 연결되어 입력받은 신호를 비교하여 비교결과를 출력하는 비교기(3)와, 상기 비교기(3)로부터 신호를 인가받아 저장하여 클럭에 따라 출력하는 래치(4)와, 상기 래치(4)의 출력을 BCH 데이타로 변환시키는 엔코더(5)와, 상기 엔코더(5)로부터 신호를 전송받아 필터링하는 디지탈 필더(9)와, 상기 디지탈 필터(9)로부터 출력되는 신호의 최대값과 최소값을 검출하는 검출기(10)와, 상기 검출기(10)에서 검출된 값에 따라 정해진 디지탈 값을 출력하는 디코더(11)와, 디코더(11)로부터 출력되는 디지탈 값을 아날로그로 변환시켜 상기 저항렬(2)의 기준전압을 조절하는 디지탈 아날로그 변환기(6,7)와, 상기 각 부에 필요한 클럭을 공급하고 제어하는 클럭 제어기(8)를 포함하여 구성된 것을 특징으로 하는 아날로그 디지탈 변환장치.
KR1019940002659A 1994-02-15 1994-02-15 아날로그 디지탈 변환장치 KR960003449B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940002659A KR960003449B1 (ko) 1994-02-15 1994-02-15 아날로그 디지탈 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940002659A KR960003449B1 (ko) 1994-02-15 1994-02-15 아날로그 디지탈 변환장치

Publications (2)

Publication Number Publication Date
KR950026125A KR950026125A (ko) 1995-09-18
KR960003449B1 true KR960003449B1 (ko) 1996-03-13

Family

ID=19377202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940002659A KR960003449B1 (ko) 1994-02-15 1994-02-15 아날로그 디지탈 변환장치

Country Status (1)

Country Link
KR (1) KR960003449B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011106054A1 (en) * 2010-02-23 2011-09-01 Rambus Inc. Multilevel dram

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499368B1 (ko) * 1997-12-30 2005-09-14 엘지전자 주식회사 아날로그/디지털변환기의레퍼런스전압조절장치
KR101555919B1 (ko) 2014-08-11 2015-09-30 엘에스산전 주식회사 전력설비의 온라인 상태진단 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011106054A1 (en) * 2010-02-23 2011-09-01 Rambus Inc. Multilevel dram
US8773925B2 (en) 2010-02-23 2014-07-08 Rambus Inc. Multilevel DRAM

Also Published As

Publication number Publication date
KR950026125A (ko) 1995-09-18

Similar Documents

Publication Publication Date Title
US6603416B2 (en) Method and circuit for dynamic calibration of flash analog to digital converters
US5051707A (en) Gain control circuit for amplifier having stepwise variable gain
KR100284284B1 (ko) 디지털 카메라의 아날로그 신호 처리 장치
KR100432598B1 (ko) 자동이득제어방법및자동이득제어장치
JPH057154A (ja) Ａ／ｄ変換回路
KR960003449B1 (ko) 아날로그 디지탈 변환장치
JPS63257330A (ja) 各種レベルを有する信号のａ／ｄ変換回路装置
US5712475A (en) Light receiving circuit with variable threshold circuit
US5483295A (en) Adaptive clamping circuit for video signal receiving device
US6304207B1 (en) Cyclic analog to digital converter with mis-operational detector
US6542097B1 (en) Adaptive delta modulation with step size variation responsive to sensed overload
CN215734289U (zh) 调顶接收电路及电子设备
KR100240171B1 (ko) 영상 처리 장치
KR100413538B1 (ko) 영상 데이터 처리 장치
KR100204979B1 (ko) 디지탈 자동이득조정회로
JPS6369336A (ja) 光受信回路
US5907300A (en) A/D conversion device with dynamic input control
CN113765593A (zh) 调顶接收电路、控制方法及电子设备
US6297756B1 (en) Analog-to-digital conversion device
SU1027814A2 (ru) Аналого-цифровой преобразователь
KR0138870B1 (ko) 아날로그/디지탈 변환기의 오차 감소장치
JP2861191B2 (ja) Ｃｃｄ信号処理装置
US20040113605A1 (en) Test device of A/D converter
JP2907244B2 (ja) 黒レベル調整回路
KR940010431B1 (ko) 아날로그/디지탈 변환장치의 직류레벨 보정회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080218

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee