KR19980063324U

KR19980063324U - Semiconductor package

Info

Publication number: KR19980063324U
Application number: KR2019970007820U
Authority: KR
Inventors: 김덕훈
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-04-15
Filing date: 1997-04-15
Publication date: 1998-11-16

Abstract

본 고안은 반도체 패키지에 관한 것으로, 몸체의 외측으로 기판에 납땜 연결되는 다수개의 아웃 리드가 돌출 형성되어 이루어지는 반도체 패키지에 있어서, 상기 아웃 리드의 납땜 연결부에는 납땜부와의 접촉 면적을 증대시키기 위한 면적확대가 형성된 것을 특징으로 한다. 이와 같은 본 고안에 의한 반도체 패키지는, 기판에의 납땜 실장시 리드와 납땜부의 접촉 면적이 증대되게 되고, 이에 따라 크랙패쓰가 증대되어 크랙에 대한 대항력이 커지게 되므로 리드와 납땜부와의 크랙 발생을 현저하게 줄일 수 있다. 즉 솔더 조인트 신뢰도를 향상시킬 수 있어, 크랙이 발생함으로써 발생될 수 있는 제반 문제를 해소할 수 있다.The present invention relates to a semiconductor package, in which a plurality of out leads protrudingly formed to the outside of the body soldered to the substrate, the solder connection portion of the out lead to the area for increasing the contact area with the soldering portion An enlargement is formed. In the semiconductor package according to the present invention, when the solder is mounted on the substrate, the contact area of the lead and the solder portion is increased, and thus the crack path is increased, so that the resistance against the crack is increased. Can be significantly reduced. That is, the solder joint reliability can be improved, and all problems that can be caused by cracking can be solved.

Description

Semiconductor package

본 고안은 반도체 패키지에 관한 것으로, 특히 기판에의 실장시 솔더 조인트 신뢰도를 향상시킬 수 있는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package capable of improving solder joint reliability when mounted on a substrate.

통상의 반도체 패키지는 패키지 몸체의 양외측으로 기판에 연결되는 다수개의 아웃 리드가 일정간격으로 돌출된 구조를 이루고 있다.The conventional semiconductor package has a structure in which a plurality of out leads connected to the substrate on both sides of the package body protrude at regular intervals.

상기와 같은 일반적인 반도체 패키지의 기판 실장 상태가 도 1에 나타나 있는 바, 이를 살펴보면 다음과 같다.The substrate mounting state of the general semiconductor package as described above is shown in FIG. 1.

도시된 바와 같이, 반도체 패키지는 패키지 몸체(1)의 양측에 아웃 리드(2)가 형성되어, 이 아웃 리드(2)가 기판(3)에 납땜 연결되어 있다.As shown, the semiconductor package has an out lead 2 formed on both sides of the package body 1, and the out lead 2 is soldered to the substrate 3.

그리고 도시하지는 않았으나, 상기 패키지 몸체(1)의 내부에는 반도체 칩이 위치되어 아웃 리드(2)와 일체로 형성되는 인너 리드에 금속 와이어 등에 의해 전기적으로 연결된다.Although not shown, a semiconductor chip is positioned inside the package body 1 and electrically connected to an inner lead formed integrally with the out lead 2 by a metal wire or the like.

그러나, 상기한 바와 같은 일반적인 반도체 패키지는 몸체의 외측으로 돌출되어 기판에 납땜되는 아웃 리드가 단순한 형상, 즉 플랫하게 되어 있어, 실장후 외부의 열 등에 의한 작용으로 아웃 리드와 납땜부의 경계에서 크랙이 발생되는 문제가 있었다. 이러한 현상은 TSOP 등과 같이 리드의 높이가 낮은 경우에 특히 심하여 개선이 요구 되었다.However, the general semiconductor package as described above has a simple shape, that is, flattened out lead that protrudes out of the body and is soldered to the substrate. There was a problem that occurred. This phenomenon is particularly severe when the height of the lead is low, such as TSOP.

본 고안은 상기와 같은 점을 감안하여 안출한 것으로, 아웃 리드와 납땜부 경계에서의 크랙 패쓰를 증대시킴으로써 솔더 조인트 신뢰도를 향상시킬 수 있는 반도체 패키지를 제공하는데 그 목적이 있다.The present invention has been made in view of the above, and an object thereof is to provide a semiconductor package capable of improving solder joint reliability by increasing crack paths at the boundary between the out lead and the solder portion.

도 1은 일반적인 반도체 패키지의 기판 실장 상태를 나타낸 정면도.1 is a front view showing a substrate mounting state of a general semiconductor package.

도 2는 본 고안에 의한 반도체 패키지의 기판 실장 상태를 나타낸 요부 상세도.2 is a detailed view of the main portion showing a substrate mounting state of the semiconductor package according to the present invention.

도 3 내지 도 6은 본 고안의 여러 다른 실시예를 나타낸 리드의 상세도.3 to 6 is a detailed view of a lid showing different embodiments of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1; 패키지 몸체2; 아웃 리드One; Package body 2; Out lead

3; 기판10; 면적확대부3; Substrate 10; Area expansion part

상기와 같은 본 고안의 목적은, 몸체의 외측으로 기판에 납땜 연결되는 다수개의 아웃 리드가 돌출 형성되어 이루어지는 반도체 패키지에 있어서, 상기 아웃 리드의 납땜 연결부에는 납땜부와의 접촉 면적을 증대시키기 위한 면적확대부가 형성된 것을 특징으로하는 반도체 패키지를 제공함으로써 달성된다.An object of the present invention as described above, in the semiconductor package is formed in which a plurality of out leads are soldered connected to the substrate to the outside of the body, the area for increasing the contact area with the soldering portion in the solder connection of the out lead It is achieved by providing a semiconductor package characterized in that an enlarged portion is formed.

이와 같은 본 고안에 의한 반도체 패키지는, 기판에의 납땜 실장시 리드와 납땜부의 접촉 면적이 증대되게 되고, 이에 따라 크랙 패쓰가 증대되어 크랙에 대한 대항력이 커지게 되므로 리드와 납땜부와의 크랙 발생을 현저하게 줄일 수 있다. 즉 솔더 조인트 신뢰도를 향상시킬 수 있어, 크랙이 발생함으로써 발생될 수 있는 제반 문제를 해소할 수 있다.In the semiconductor package according to the present invention, the contact area of the lead and the soldering portion is increased when soldering to the substrate, and thus the crack path is increased to increase the resistance against the crack, so that the cracks between the lead and the soldering portion are generated. Can be significantly reduced. That is, the solder joint reliability can be improved, and all problems that can be caused by cracking can be solved.

[실시예]EXAMPLE

이하, 본 고안의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

첨부한 도 2는 본 고안에 의한 반도체 패키지의 기판 실장 상태를 나타낸 요부 상세도 이고, 도 3 내지 도 6은 본 고안의 여러 다른 실시예를 나타낸 리드의 상세도이다.2 is a detailed view illustrating main parts of a semiconductor package according to the present invention, and FIGS. 3 to 6 are detailed views of a lead showing various other embodiments of the present invention.

도면에서는 본 고안의 요부만을 나타내고 있으므로, 다른 구조에 대하여는 도 1을 참조하여 설명한다.Since only the main parts of the present invention are shown in the drawings, other structures will be described with reference to FIG. 1.

도시된 바와 같이, 본 고안에 의한 반도체 패키지는 패키지 몸체(1)의 양외측으로 아웃 리드(2)가 돌설된 구조로 되어 있으며, 이 아웃 리드(2)가 기판(3)에 납땜 연결되는 것에 의하여 실장되어, 소정의 전기적인 신호를 입출력 하도록 되어 있다.As shown, the semiconductor package according to the present invention has a structure in which the out leads 2 protrude from both sides of the package body 1, and the out leads 2 are soldered and connected to the substrate 3. Is mounted so as to input and output a predetermined electrical signal.

상기 아웃 리드(2)의 납땜 연결부에는 납땜부와의 접촉 면적을 증대시키기 위한 면적확대부(10)가 형성되어 있다.An area enlargement portion 10 is formed in the solder connection portion of the out lead 2 to increase the contact area with the solder portion.

여기서, 상기한 면적확대부(10)는 리드(2)와 납땜부와의 크랙 패쓰를 증대시킴으로써 크랙의 발생을 줄이기 위한 것으로, 도 3 내지 도 6에 나타낸 바와 같이, 여러 형태의 구조가 가능하다.Here, the area enlargement portion 10 is to reduce the occurrence of cracks by increasing the crack path between the lead 2 and the soldering portion, as shown in Figures 3 to 6, various forms of structures are possible. .

본 실시예에서는 리드에 수개, 구체적으로는 3개 내지 4개의 글로브나 딤플을 형성하는 것으로, 면적확대부(10)를 구성하고 있는 예들을 보이고 있는데, 이들 글로브나 담플은 도 3 및 도 5에서와 같이 네가티브 형태로 할 수도 있고, 도 4 및 도 6과 같이 포지티브 형태로 할 수도 있다. 또한 도시하지는 않았으나, 면적확대부는 두 줄로 형성할 수도 있다.In the present embodiment, several, specifically, three to four globes or dimples are formed in the lead, and examples of the area enlargement part 10 are shown. These globes and dimples are shown in FIGS. 3 and 5. As shown in FIG. 4 and FIG. 6, the form may be negative. Although not shown, the area enlargement part may be formed in two lines.

이와 같은 본 고안에 의한 반도체 패키지는 리드를 기판에 납땜하는 것에 의하여 실장함에 있어서, 리드와 납땜부와의 접촉 면적이 증대되고, 이에 따라 크랙 패쓰가 커지게 되어 크랙의 발생을 줄일 수 있다.In the semiconductor package according to the present invention, when the lead is soldered to the substrate, the contact area between the lead and the soldering portion is increased, thereby increasing the crack path, thereby reducing the occurrence of cracks.

이상에서 설명한 바와 같이, 본 고안에 의한 반도체 패키지는, 기판에의 납땜실장시 리드와 납땜부의 접촉 면적이 증대되게 되고, 이에 따라 크랙 패쓰가 증대되어 크랙에 대한 대항력이 커지게 되므로 리드와 납땜부와의 크랙 발생을 현저하게 줄일 수 있다. 즉 솔더 조인트 신뢰도를 향상시킬 수 있어, 크랙이 발생함으로써 발생될 수 있는 제반 문제를 해소할 수 있다.As described above, in the semiconductor package according to the present invention, the contact area of the lead and the soldering portion is increased when soldering to the substrate, and thus the crack path is increased to increase the resistance against the crack. The occurrence of cracks with can be significantly reduced. That is, the solder joint reliability can be improved, and all problems that can be caused by cracking can be solved.

이상에서는 본 고안에 의한 반도체 패키지를 실시하기 위한 하나의 실시예에 대하여 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.Although one embodiment for carrying out the semiconductor package according to the present invention has been shown and described, the present invention is not limited to the above embodiment, without departing from the gist of the present invention claimed in the claims below. Anyone of ordinary skill in the art to which the present invention pertains may make various changes.

Claims

A semiconductor package in which a plurality of out leads protrudingly formed on a substrate is soldered outwardly of the body, wherein the solder connection portion of the out lead is formed with an area enlargement portion for increasing a contact area with a solder portion. .

The semiconductor package according to claim 1, wherein the area enlargement portion is formed by forming several grooves or dimples in the solder connection portion of the lead.