KR19980061845A - 셀의 송수신 경로 시험기능을 갖는 비동기식 전달모드의 셀 송수신장치 - Google Patents

Abstract

본 발명은 비동기식 전달모드(ATM) 셀을 송수신하는 경로를 자체적으로 시험할 수 있는 기능을 갖는 ATM 셀 송수신장치에 관한 것으로, 본 장치는 소정의 메시지를 상기 비동기식 전달모드 셀로 분해하기 위한 SARA-S; SARA-S의 동기 액세스를 지원하기 위하여 소정의 메시지에 대해 버퍼링하여 SARA-S로 전송하기 위한 SARA-S 제어메모리; 수신된 비동기식 전달모드 셀을 소정의 메시지의 형태로 조립하기 위한 SARA-R; SARA-R의 동기 액세스를 지원하기 위하여 SARA-R로부터 출력되는 소정의 메시지를 버퍼링하여 전송하기 위한 SARA-R 제어 메모리; 비동기식 전달모드 셀의 송수신 경로 시험시, SARA-S과 SARA-R간의 루프백 경로를 형성하기 위한 스위치; 시험시, 스위치의 동작을 제어하고, 시험을 위한 소정의 메시지를 SARA-R 제어 메모리로 송출하고, SARA-R 제어메모리로부터 수신된 메시지를 송출한 소정의 메시지와 비교하여 루프백 경로에 대한 이상유무를 판단하기 위한 마이크로 프로세서를 포함하는 것을 특징으로 한다.

Description

셀의 송수신 경로 시험기능을 갖는 비동기식 전달모드의 셀 송수신장치

본 발명은 비동기식 전달모드(Asynchronous Transfer Mode, 이하 ATM이라 약함) 셀(Cell) 송수신장치에 관한 것으로서, 특히, 셀 송수신 경로의 이상 유무를 시험하는 기능을 갖는 ATM 셀 송수신장치에 관한 것이다.

ATM은 BISDN(Broadband Integrated Services Digital Network)이 기본 원칙을 실현시키기 위하여 마련한 통신방식으로, 53바이트로 구성된 ATM셀을 기본 정보 전달단위로 하고 있다. 이로 인하여 ATM방식으로 통신이 이루어지는 시스템에는 53바이트의 ATM셀단위로 송수신이 이루어지도록 신호처리를 하는 ATM셀 송수신장치가 구비되어 있는데, 종전에는 ATM셀 송수신장치내의 송수신 경로에 대한 시험이 이루어지지 않아 송수신되는 ATM셀에 오류 발생시 발생원인을 정확하게 파악할 수 없는 문제가 있었다.

본 발명은 상술한 결점을 개선하기 위하여 안출한 것으로서, 비동기식 전달모드(ATM) 셀을 송수신하는 경로를 자체적으로 시험할 수 있는 기능을 갖는 ATM 셀 송수신장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명에 따른 장치는, 소정 메시지를 비동기식 전달모드(ATM) 셀로 송수신하기 위한 장치에 있어서, 소정의 메시지를 상기 비동기식 전달모드 셀로 분해하기 위한 SARA-S; SARA-S의 동기 액세스를 지원하기 위하여 소정의 메시지에 대해 버퍼링하여 SARA-S로 전송하기 위한 SARA-S 제어메모리; 수신된 비동기식 전달모드 셀을 소정의 메시지의 형태로 조립하기 위한 SARA-R; SARA-R의 동기 액세스를 지원하기 위하여 SARA-R로부터 출력되는 소정의 메시지를 버퍼링하여 전송하기 위한 SARA-R 제어 메모리; 비동기식 전달모드 셀의 송수신 경로 시험시, SARA-S과 SARA-R간의 루프백 경로를 형성하기 위한 스위치; 시험시, 스위치의 동작을 제어하고, 시험을 위한 소정의 메시지를 SARA-R 제어메모리로 송출하고, SARA-R 제어메모리로부터 수신된 메시지를 송출한 소정의 메시지와 비교하여 루프백 경로에 대한 이상유무를 판단하기 위한 마이크로 프로세서를 포함하는 것을 특징으로 한다.

도 1은 본 발명에 따른 셀의 송수신 경로 시험기능을 갖는 비동기식 전달모드의 셀송수신장치의 블럭도

도 2는 도 1에 도시된 마이크로 프로세서의 동작 흐름도

*도면의 주요부분에 대한 부호의 설명*

100 : 마이크로 프로세서

101 : SARA(Segmentation And ReAssembly) - S(Send) 제어 메모리

102 : SARA-S

103, 104 : 스위치

105 : 수신용 버퍼

106 : SARA(Segmentation And ReAssembly)-R(Receive)

107 : SARA-R 제어 메모리

본 발명의 상술한 목적 및 기타 목적과 여러 가지 장점은 다음의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1을 참조하면, 도 1은 본 발명에 따른 ATM셀 송수신장치의 블록도로서, ATM셀을 송수신하기 위한 전반적인 기능을 제어하기 위한 마이크로 프로세서(100), 메시지 송신시 ATM셀 포맷으로 분해하는 SARA-S(Segmentation And ReAssembly-Send, 이하 SARA-S라고 약함)(102), 마이크로 프로세서(100)에 의해 제어되어 SARA-S(102)의 동기 액세스를 지원하기 위한 SARA-S 제어메모리(101), SARA-S(102)의 출력단 경로를 설정하는 스위치(103), ATM셀 수신시 경로를 설정하는 스위치(104), 스위치(104)를 통해 전송되는 ATM셀을 수신하는 수신용 버퍼(105), 수신용 버퍼(105)로부터 전송되는 신호를 메시지 형태로 조립하는 SARA-R(Receive)(이하 SARA-R이라 약함, 106), SARA-R(106)에 대한 동기 액세스를 지원하기 위한 SARA-R제어용 메모리(107)로 구성된다.

도 2는 본 발명에 따른 시험기능 수행시 도 1에 도시된 마이크로 프로세서(100)의 동작 흐름도이다.

그러면, 도 2를 참조하여 ATM셀 송수신 경로 시험시 도 1에 도시된 바와 구성된 ATM셀 송수신장치의 동작을 설명하면 다음과 같다.

우선, 마이크로 프로세서(100)는 제201단계에서 시험요구 명령이 인가되었는지를 체크한다. 체크결과, 시험요구 명령이 인가되었으면, 제202단계로 진행된다.

제202단계에서 마이크로 프로세서(100)는 송수신경로를 시험하기 위한 루프백 경로를 설정한다. 즉, ATM셀 송수신 경로를 시험하기 위하여 마이크로 프로세서(100) → SARA-S 제어메모리(101) → SARA-S(102) → 수신용 버퍼(105) → SARA-R(106) → SARA-R제어메모리(107) → 마이크로 프로세서(100) 순으로 이루어지는 루프백 경로를 형성하기 위하여 마이크로 프로세서(100)는 스위치들(103, 104)의 스위칭상태를 제어한다. 다시 말해서, 마이크로 프로세서(100)는 정상동작시에는 SARA-S(102)로부터 출력되는 ATM셀신호는 미도시된 송출용 버퍼로 전송되도록 하고, TAXI(Full Name을 적어주세요.)칩(미도시됨)으로부터 수신된 ATM셀 신호는 수신용 버퍼(105)로 전송되도록 스위치들(103, 104)의 스위칭동작을 제어하고, 시험시에는 SARA-S(102)로부터 출력되는 ATM셀 신호가 수신용 버퍼(105)로 전송되도록 스위치들(103, 104)의 스위칭동작을 제어한다.

이와 같이 송수신 경로를 시험하기 위한 루프백 경로가 형성되면, 마이크로 프로세서(100)는 미리 정해져 있던 소정의 메시지를 송출한다. 송출된 메시지는 SARA-S 제어 메모리(101)로 전송된다.

SARA-S 제어메모리(101)는 SARA-S(102)의 동기 액세스를 지원하기 위하여 15ns의 액세스 타임의 32K*8비트의 SARM2개를 이용하여 64K바이트 용량의 워드 포트 메모리로 구성되어 마이크로 프로세서(100)로부터 전송되는 메시지를 버퍼링하여 SARA-S(102)로 전송한다.

SARA-S(102)는 SARA-S 제어메모리(101)로부터 전송되는 메시지를 ATM셀형태로 포맷팅하여 출력한다. 출력된 ATM셀 형태의 신호는 스위치(103)로 전송된다.

스위치(103)는 현재 ATM셀 송수신장치가 시험모드로 운영되므로 인가된 ATM 셀 신호를 스위치(104)로 전송한다. 스위치(104) 역시 현재 ATM셀 송수신장치의 동작모드가 시험모드로 설정되어 운용되므로 스위치(103)로부터 전송된 신호를 선택하여 수신용 버퍼(105)로 전송한다.

수신용 버퍼(105)는 스위치(104)로부터 수신된 ATM셀 신호를 수신하여 일시적으로 저장한 뒤, SARA-R(106)로 전송한다. 여기서 수신용 버퍼(105)는 선입선출(FIFO)버퍼를 이용하여 구현되는데, 이는 정상모드시 TAXI칩과의 정합을 위해 구비된 것이다.

SARA-R(106)는 수신용 버퍼(105)로부터 전송된 ATM셀을 메시지의 형태로 조립하여 SARA-R 제어 메모리(107)로 전송한다.

SARA-R 제어 메모리(107)는 상술한 SARA-S 제어메모리(101)과 같은 구조로 구성되어 SARA-(106)로부터 수신된 신호를 버퍼링하여 마이크로 프로세서(100)로 전송한다.

한편, 마이크로 프로세서(100)는 소정의 메시지 송출후, SARA-R 제어 메모리(107)와 접속되어 있는 입력단자를 통해 소정의 메시지가 수신되었는지를 체크한다. 체크결과, 수신되지 않았으면 제204단계에서 제205단계로 진행되어 소정 시간이 경과하였는지를 체크한다. 여기서 소정 시간은 ATM셀 송수신장치내에 형성되어 있는 루프백 경로를 경유하여 마이크로 프로세서(100)에 도달하는 시간이다.

제205단계의 체크결과, 소정이 시간이 경과하지 않은 경우에는 제204단계로 리턴되나 소정의 시간이 경과한 경우에는 제206단계로 진행되어 송수신 경로가 '비정상'이라는 메시지를 출력하고 시험작업을 종료한다.

그러나 제204단계의 체크결과, 상술한 입력단자를 통해 소정의 메시지가 수신되었으면, 제207단계로 진행되어 송신된 메시지와 수신된 메시지를 비교하여 동일하지 않은 경우에는 루프백 경로가 비정상상태이므로 제208단계를 경유하여 상술한 제206단계로 진행된다.

그러나 제208단계의 체크결과, 송출한 메시지와 수신한 메시지가 동일한 경우에는 루프백 경로가 정상인 경우이므로 제209단계로 진행되어 송수신 경로가 '정상'이라는 메시지를 출력하고 시험작업을 종료한다.

이상에서 설명한 바와 같이 본 발명은 ATM셀을 송수신하는 장치에 있어서 ATM셀 송수신 경로에 대해 루프백 경로를 형성하여 인위적으로 ATM셀 송수신 경로를 시험함으로써, 송수신 경로상의 이상유무를 용이하게 파악할 수 있는 효과가 있다.

본 발명은 상술한 실시예로서 설명되었으나 당업자라면 본 발명의 기술사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의하여 정하여져야 한다.

Claims (3)

1. 소정 메시지를 비동기식 전달모드(ATM) 셀로 송수신하기 위한 장치에 있어서,

   상기 소정의 메시지를 상기 비동기식 전달모드 셀로 분해하기 위한 SARA-S;

   상기 SARA-S의 동기 액세스를 지원하기 위하여 소정의 메시지에 대해 버퍼링하여 상기 SARA-S로 전송하기 위한 SARA-S 제어메모리;

   수신된 상기 비동기식 전달모드 셀을 상기 소정의 메시지의 형태로 조립하기 위한 SARA-R;

   상기 SARA-R의 동기 액세스를 지원하기 위하여 상기 SARA-R로부터 출력되는 소정의 메시지를 버퍼링하여 전송하기 위한 SARA-R 제어 메모리;

   상기 비동기식 전달모드 셀의 송수신 경로 시험시, 상기 SARA-S과 상기 SARA-R간의 루프백 경로를 형성하기 위한 스위치;

   상기 시험시, 상기 스위치의 동작을 제어하고, 시험을 위한 소정의 메시지를 상기 SARA-R 제어메모리로 송출하고, 상기 SARA-R 제어메모리로부터 수신된 메시지를 상기 송출한 소정의 메시지와 비교하여 상기 루프백 경로에 대한 이상유무를 판단하기 위한 마이크로 프로세서를 포함하는 것을 특징으로 하는 셀의 송수신 경로 시험기능을 갖는 비동기식 전달모드의 셀 송수신장치.
2. 제1항에 있어서,

   상기 비동기식 전달모드의 셀 송수신장치는, 상기 스위치와 상기 SARA-R간에 상기 비동기식 전달모드 셀을 일시적으로 저장한 뒤 전송하는 수신용 버퍼를 더 구비하는 것을 특징으로 하는 셀의 송수신 경로 시험기능을 갖는 비동기식 전달모드의 셀 송수신장치.
3. 제1항에 있어서,

   상기 마이크로 프로세서는 상기 판별결과에 대한 메시지를 사용자가 인식할 수 있도록 출력하는 기능을 더 구비하는 것을 특징으로 하는 셀의 송수신 경로 시험기능을 갖는 비동기식 전달모드의 셀 송수신장치.