KR19980060517A - 반도체소자의 비트라인 형성방법 - Google Patents

반도체소자의 비트라인 형성방법 Download PDF

Info

Publication number
KR19980060517A
KR19980060517A KR1019960079879A KR19960079879A KR19980060517A KR 19980060517 A KR19980060517 A KR 19980060517A KR 1019960079879 A KR1019960079879 A KR 1019960079879A KR 19960079879 A KR19960079879 A KR 19960079879A KR 19980060517 A KR19980060517 A KR 19980060517A
Authority
KR
South Korea
Prior art keywords
cvd
bit line
layer
semiconductor device
forming
Prior art date
Application number
KR1019960079879A
Other languages
English (en)
Inventor
김정태
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960079879A priority Critical patent/KR19980060517A/ko
Publication of KR19980060517A publication Critical patent/KR19980060517A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 비트라인 형성방법에 관한 것으로, 비트라인 콘택홀이 형성된 반도체기판 상부에 비트라인을 형성하는 방법에 있어서, 상기 콘택홀을 매립하는 CVD-Ti층을 형성하고 상기 CVD-Ti층 상부에 CVD-Ti층을 형성하는 적층구조로 비트라인을 형성하여 공정을 단순화사키고 고농도의 열공정시에도 특성 열화가 유발되지 않아 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 비트라인 형성방법
본 발명은 반도체소자의 비트라인 형성방법에 관한 것으로, 특히 반도체 소자의 비트라인으로 사용되고 있는 텅스텐실리사이드층을 화학기상증착(chemical vapor deposition, 이하에서 CVD라 함) 방법으로 증착하여 열안정성이 우수한 CVD-Ti, TDMAT 및 NF3가스와의 반응에 의해서 형성된 CVD-TiN 층으로 구성된 비트라인을 형성하는 방법에 관한 것이다.
256 M DRAM 이상의 초고집적 반도체소자의 비트라인을 형성하기 위한 콘택은 약 0.1∼0.2㎛로 매우 미세하다. 현재는 비트라인을 형성하기 위하여 CVD 방법으로 텅스텐실리사이드를 사용하고 있는데, 이들 텅스텐 실리사이드층은 고온에서 실리콘 산화물층과의 열적 안정성이 매우 나쁘다. 따라서 비트라인 형성시 먼저 CVD 방법으로 폴리실리콘층을 형성하고 그 상부에 텅스텐 실리사이드를 증착하는 방법을 사용하고 있다.
도 1은 종래 기술에 따른 반도체소자의 비트라인 형성방법을 도시한 단면도이다.
먼저, 반도체기판(1) 상부에 게이트산화막(2), 워드라인(3), 제1절연막(4), 제2절연막(5) 및 제3절연막(6)을 순차적으로 형성하여 상부면을 평탄화시킨다.
그리고, 비트라인마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판(1)을 노출시키는 비트라인 콘택홀(20)을 형성한다.
그 다음에, 상기 비트라인 콘택홀(20)의 특벽에 제4절연막(7)스페이서를 형성한다. 이때, 상기 제4절연막(7) 스페이서는 비트라인의 절연특성을 향상시키고 고정마진을 향상시키기 위하여 형성한 것이다.
그리고, 상기 반도체기판(1)에 접속되는 폴리실리콘막(8)과 텅스텐실리사이드(9)의 적층구조로 비트라인을 형성한다.
이때, 상기 텅스텐실리사이드는 고온 열공정시 실리콘산화막과 불안정한 특성을 가지고, 반도체소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여, 안정된 특성을 가질 수 있는 비트라인을 형성하여 후속 열공정에서도 특성열화가 없는 비트라인을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 비트라인 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술의 실시예에 따른 반도체소자의 비트라인 형성방법을 도시한 단면도.
도 2는 본 발명의 실시예에 따른 반도체소자의 비트라인 형성방법을 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1:반도체기판2:게이트산화막
3:워드라인4:제1절연막
5:제2절연막6:제3절연막
7:제4절연막8:폴리실리콘층
9;텅스텐실리사이드10:CVD-Ti
11:CVD-TiN20:비트라인 콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 비트라인 형성방법은, 비트라인 콘택홀이 형성된 반도체기판 상부에 비트라인을 형성하는 방법에 있어서, 상기 콘택홀을 매립하는 CVD-Ti층을 형성하는 공정과, 상기 CVD-Ti층 상부에 CVD-Ti층을 형성하는 공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 실리콘층과의 오믹콘택(ohmic contack) 형성을 위하여 CVD 방법으로 금속 타이타늄층을 증착하고, 계속해서 테트라키스디메틸아니노타아타늄(TDMAT, Ti[N[CH3]2]4)을 소오스로 하고 NF3가스를 반응성 가스로하여 CVD-TiN 박막을 증착함으로써 금속 비트라인을 형성하여 제조공정을 단순화시키는 동시에 열안정성을 향상시키는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세시 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 반도체소자의 비트라인 형성방법을 도시한 단면도이다.
먼저, 반도체기판(1) 상부에 게이트산화막(2), 워드라인(3), 제1절연막(4), 제2절연막(5) 및 제3절연막(6)을 순차적으로 형성하여 상부면을 평탄화시킨다.
그리고, 비트라인마스크(도시안됨)를 이용하여 식각공정으로 상기 반도체기판(1)을 노출시키는 비트라인 콘택홀(20)을 형성한다.
그 다음에, 상기 비트라인 콘택홀(20)의 특벽에 제4절연막(7)스페이서를 형성한다. 이때, 상기 제4절연막(7) 스페이서는 비트라인의 절연특성을 향상시키고 고정마진을 향상시키기 위하여 형성한 것이다.
그리고 CVD-Ti층(10)을 200∼600Å 정도의 두께로 증착한다. 이때, 상기 CVD-Ti층(10)은 소오스로 액체소스인 타이타늄테트라클로라이드(TiCl4)를 사용하며 증착온도는 400∼700℃ 정도, 증착압력은 0.5∼10 Torr, TiCl4유량은 50∼500 sccm 그리고 반응성 가스는 50∼500 sccm 유량의 수소가스를 이용하여 수소분위기에서 형성한다. 그리고, RF 전력은 100∼1000 와트(watt)를 인가하여 플라즈마 화학기상증착(PEVCD)방법으로 증착한다.
그 다음, 상기 CVD-Ti층(10) 상부에 CVD-TiN층(11)을 형성한다. 이때, 소오스는 액체 소스인 테트라키스디메틸아미노타이타늄(Ti(N(CH3)2)4), 이하에서 TDMAT라 함)로서 유량은 10∼200 sccm 범위에서, 반응성 가스인 NH3가스는 3∼100 sccm의 범위에서 흘려주어 고온에서 열반응 방법으로 증착하였다. 그리고, 증착압력은 0.5∼10 toor, 증착온도는 300∼550℃, 증착시간은 50∼1000초의 범위에서 수행하였으며 TDMAT 소스의 운반가스로써 헬륨(He) 10∼100 sccm과 질소(N2) 10∼100 sccm을 각각 사용하여 CVD-TiN층(11)을 약 500∼2000Å 정도의 두께로 증착하여 콘택을 완전히 매립한다.
여기서, 상기의 CVD-TiN을 NF3를 주입하지 않은 경우에는 박막이 매우 불안정하여 시간에 따라서 면저항이 크게 증가하는 경향을 보이는 반면 NF3를 주입하여 증착된 NiN층의 면저항 및 비저항값의 변화는 대기에 노출하였을 경우에도 거의 변화가 없이 매우 안정된 박막 특성을 보였다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 비트라인 형성방법은, 매우 조밀하여 수분등 대기중의 불순물 흡습을 최소화 할 수있어 후속 고온 열 공정시 실리콘 산화물층과 열적 특성이 매우 안정된 박막특성을 갖는 CVD-TiN 층을 형성함으로써 반도체 소자의 비트라인 제조 공정에 적용시 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (11)

  1. 비트라인 콘택홀이 형성된 반도체기판 상부에 비트라인을 형성하는 방법에 있어서,
    상기 콘택홀을 매립하는 CVD-Ti층을 형성하는 공정과,
    상기 CVD-Ti층 상부에 CVD-Ti층을 형성하는 공정을 포함하는 반도체소자의 비트라인 형성방법.
  2. 청구항 1에 있어서,
    상기 CVD-Ti층은 200∼600Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
  3. 청구항 1에 있어서,
    상기 CVD-Ti층은 소오스로 액체소스인 타이타늄테트라클로라이드(TiCl4)를 사용하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
  4. 청구항 1에 있어서,
    상기 CVD-Ti층은 증착온도는 400∼700℃ 정도, 증착압력은 0.5∼10 Torr, TiCl4유량은 50∼500 sccm 그리고 반응성 가스는 50∼500 sccm 유량으로 하여 수소가스분위기에서 형성하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
  5. 청구항 1 또는 청구항 4에 있어서,
    상기 CVD-Ti층은 RF 전력은 100∼1000 와트로 하여 플라즈마 화학기상증착방법으로 형성하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
  6. 청구항 1에 있어서,
    상기 CVD-TiN층은 소오스는 액체 소스인 테트라키스디메틸아미노타이타늄(Ti(N(CH3)2)4), 이하에서 TDMAT라 함)을 이용하여 형성하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
  7. 청구항 6에 있어서,
    상기 CVD-TiN층은 테트라키스디메틸아미노타이늄을 10∼200 sccm 유량으로 실시하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
  8. 청구항 1에 있어서,
    상기 CVD-TiN층은 반응성 가스인 NH3가스는 3∼100 sccm의 범위에서 흘려주어 고온에서 열반응시켜 형성하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
  9. 청구항 1 또는 청구항 8에 있어서,
    상기 CVD-TiN층은 증착압력 0.5∼10 Toor, 증착온도는 300∼550℃, 증착시간은 50∼1000초의 범위에서 형성하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
  10. 청구항 1에 있어서,
    상기 CVD-TiN층은 TDMAT 소스의 운반가스로 하여 형성하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
  11. 청구항 1 또는 청구항 10에 있어서,
    상기 CVD-TiN층은 헬륨(He) 10∼100 sccm과 질소(N2) 10∼100 sccm을 각각 사용하여 약 500∼2000Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 비트라인 형성방법.
KR1019960079879A 1996-12-31 1996-12-31 반도체소자의 비트라인 형성방법 KR19980060517A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960079879A KR19980060517A (ko) 1996-12-31 1996-12-31 반도체소자의 비트라인 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079879A KR19980060517A (ko) 1996-12-31 1996-12-31 반도체소자의 비트라인 형성방법

Publications (1)

Publication Number Publication Date
KR19980060517A true KR19980060517A (ko) 1998-10-07

Family

ID=66422657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079879A KR19980060517A (ko) 1996-12-31 1996-12-31 반도체소자의 비트라인 형성방법

Country Status (1)

Country Link
KR (1) KR19980060517A (ko)

Similar Documents

Publication Publication Date Title
KR100323874B1 (ko) 반도체 소자의 알루미늄 산화막 형성 방법
US6927163B2 (en) Method and apparatus for manufacturing a barrier layer of semiconductor device
US6723598B2 (en) Method for manufacturing aluminum oxide films for use in semiconductor devices
KR100390831B1 (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
US20050014365A1 (en) Methods of forming cobalt layers for semiconductor devices
US6515363B2 (en) In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
KR100376266B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR19980060517A (ko) 반도체소자의 비트라인 형성방법
KR100365739B1 (ko) 캐패시터의텅스텐상부전극형성방법
KR100463236B1 (ko) 반도체소자의 베리어메탈
KR100234702B1 (ko) Ta2o5 유전막을 갖는 캐패시터 제조방법
KR100406562B1 (ko) 금속배선형성방법
US7326438B2 (en) Method for depositing nitride film using chemical vapor deposition apparatus of single chamber type
KR101062812B1 (ko) 반도체 소자의 하프늄 산화막 캐패시터 형성방법
KR100702113B1 (ko) 커패시터의 티타늄질화막 형성방법
US6893913B2 (en) Method for forming capacitor of semiconductor device
KR100439050B1 (ko) 티타늄나이트라이드막제조방법
KR100575866B1 (ko) 플라즈마 질화 공정에 의한 텅스텐-폴리사이드와 비트라인 텅스텐폴리사이드간의 콘택방법
KR19980060512A (ko) 반도체 소자의 캐패시터 제조방법
KR100278833B1 (ko) 반도체소자의장벽금속층형성방법
KR100220947B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20020048617A (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR100546163B1 (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid