KR19980059330A - Gray voltage generation for dot inversion when driving dual banks - Google Patents
Gray voltage generation for dot inversion when driving dual banks Download PDFInfo
- Publication number
- KR19980059330A KR19980059330A KR1019960078668A KR19960078668A KR19980059330A KR 19980059330 A KR19980059330 A KR 19980059330A KR 1019960078668 A KR1019960078668 A KR 1019960078668A KR 19960078668 A KR19960078668 A KR 19960078668A KR 19980059330 A KR19980059330 A KR 19980059330A
- Authority
- KR
- South Korea
- Prior art keywords
- gray
- voltage
- dot inversion
- gray scale
- driving
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Abstract
이 발명은 듀얼 뱅크 구동시 도트 반전을 구현하기 위한 계조 전압 발생 회로에 관한 것으로서, 라인 반전 신호와 이를 반전시킨 신호를 발생시키기 위한 타이밍 콘트롤러와, 상기 타이밍 콘트롤러의 두 출력 신호를 일정 레벨로 증폭시키기 위한 증폭기와, 상기 증폭기로부터 출력되는 전압 범위 내에서 다수의 계조 전압을 얻을 수 있도록 분압하기 위한 저항열과, 소스 드라이버의 계조 전압 단자와 기준 전압 단자가 각각 하나의 입력 단자로 연결되도록 하고 여기에 동일 극성의 계조 전압이 입력되도록 설계된 인쇄 회로 기판을 포함하여 이루어져 있으며, 고해상도를 갖는 액정 표시 패널의 경우에도 용이하게 도트 반전 구동을 구현할 수 있는 계조 전압 발생 회로에 관한 것이다.The present invention relates to a gray scale voltage generation circuit for implementing dot inversion when driving a dual bank, and includes: a timing controller for generating a line inversion signal and a signal inverting the same; and amplifying two output signals of the timing controller to a predetermined level. And an amplifier for dividing a plurality of gray voltages within the voltage range output from the amplifier, and a gray voltage terminal and a reference voltage terminal of the source driver are connected to one input terminal, respectively. The present invention relates to a gray scale voltage generation circuit including a printed circuit board designed to input polarity gray scale voltages, and that can easily implement dot inversion driving even in a liquid crystal display panel having a high resolution.
Description
이 발명은 계조 전압 발생 회로에 관한 것으로서, 더욱 상세히 말하자면 싱글 뱅크용 드라이버를 이용한 듀얼 뱅크 구동시 완벽한 도트 반전(Dot Inversion)을 구현하기 위한 계조 전압 발생 회로에 관한 것이다.The present invention relates to a gray voltage generator circuit, and more particularly, to a gray voltage generator circuit for implementing perfect dot inversion during dual bank driving using a single bank driver.
액정 표시 장치에서 싱글 뱅크용 소스 드라이버(source driver)는 도트 반전 구동으로 화상을 표시할 수 있도록 하는 구동 회로로서 통상 10V 이상의 고전압으로 구동된다. 그리고 이러한 도트 반전 구동을 위해서 일반적으로 도 3에 도시된 바와 같은 싱글 뱅크용 계조 전압 발생 회로가 사용된다.In a liquid crystal display device, a source driver for a single bank is a driving circuit for displaying an image by dot inversion driving and is usually driven at a high voltage of 10V or more. For such dot inversion driving, a gray bank voltage generation circuit for a single bank as shown in FIG. 3 is generally used.
소스 드라이버는 상기와 같은 계조 전압 발생 회로로부터 계조 전압(V0∼V9)을 입력받는데, 소스 드라이버 내부의 멀티플렉서(multiplexer)에 의해 소스 드라이버의 홀수번째 출력 단자에서는 대향 전극 전압(Vcom)을 기준으로 정극성의 계조 전압(V0∼V4)이 선택되어 출력되고 짝수번째 출력 단자에서는 부극성의 계조 전압(V5∼V9)이 선택되어 출력된다. 그리고 다음 라인 구동시 극성 반전 신호에 의해 계조 전압의 극성이 반전되므로 도트 반전 구동을 구현할 수 있게 된다.The source driver receives the gray scale voltages V0 to V9 from the gray scale voltage generating circuit as described above. The odd-numbered output terminal of the source driver is connected to the counter electrode voltage Vcom by the multiplexer inside the source driver. The gray scale voltages V0 to V4 of the gender are selected and output, and the negative gray scale voltages V5 to V9 are selected and output from the even output terminals. In addition, since the polarity of the gray voltage is inverted by the polarity inversion signal during the next line driving, dot inversion driving can be realized.
이와 같은 도트 반전 구동시에는 앞에서 설명한 바와 같이 고전압을 사용하기 때문에, 대조비(contrast ratio 가장 밝은 계조와 가장 어두운 계조의 밝기 비율)를 높이고 크로스톡(crosstalk 화소 데이터 간의 간섭 현상)을 근본적으로 제거할 수 있어 고화질을 얻을 수 있다는 장점이 있다.In this dot inversion driving method, since the high voltage is used as described above, it is possible to increase the contrast ratio (brightness ratio between the brightest and the darkest tones) and fundamentally eliminate crosstalk (interference between crosstalk pixel data). There is an advantage that high quality can be obtained.
여기서 크로스톡을 근본적으로 제거할 수 있는 이유는, 도 1에서 도시된 바와 같이 어느 한 화소 주변에 항상 반대 극성의 계조 전압이 인가되므로 대향 전극으로 유입되는 전류와 유출되는 전류가 서로 상쇄되어 전압 왜곡이 거의 발생하지 않기 때문이다.Here, the reason why the crosstalk can be fundamentally eliminated is that, as shown in FIG. 1, since a gray voltage of the opposite polarity is always applied around one pixel, the current flowing into the counter electrode and the current flowing out of the counter electrode cancel each other, thereby distorting the voltage. Because this rarely happens.
그러나, 이와 같은 싱글 뱅크용 드라이버는 듀얼 뱅크용 드라이버에 비해 약 2배 정도 높은 구동 주파수를 필요로 하기 때문에, 고해상도를 갖는 액정 표시 패널의 경우에는 구동하기가 어렵다는 문제점이 있다.However, such a single bank driver requires a driving frequency about two times higher than that of a dual bank driver, and thus, a liquid crystal display panel having a high resolution is difficult to drive.
따라서 이러한 문제점을 해결하기 위해 싱글 뱅크용 드라이버를 듀얼 뱅크로 구동하는 방법이 고안되었다. 그러나, 싱글 뱅크용 드라이버를 듀얼 뱅크로 구동하는 경우에는 각 화소의 극성 배열이 도 2에 도시된 바와 같이 되기 때문에, 싱글 뱅크 구동에서와 같은 완벽한 도트 반전이 아닌 2-도트 반전이 된다는 문제점이 있다. 그리고 이러한 2-도트 반전은 상측 드라이버로부터 출력되는 계조 전압과 하측 드라이버로부터 출력되는 계조 전압의 차이로 인해 화질에 나쁜 영향을 미치게 된다.Therefore, to solve this problem, a method of driving a single bank driver with dual banks has been devised. However, when driving the single bank driver in dual bank, since the polarity arrangement of each pixel is as shown in Fig. 2, there is a problem that two-dot inversion is achieved rather than perfect dot inversion as in the single bank driving. . In addition, the two-dot inversion adversely affects the image quality due to the difference between the gray voltage output from the upper driver and the gray voltage output from the lower driver.
따라서 이 발명의 과제는 상기와 같은 문제점을 해결하기 위한 것으로서, 싱글 뱅크용 드라이브 IC를 이용한 듀얼 뱅크 구동시 완벽한 도트 반전을 구현하기 위한 계조 전압 발생 회로를 제공하는 데에 있다.Accordingly, an object of the present invention is to provide a gray scale voltage generation circuit for implementing perfect dot inversion during dual bank driving using a single bank drive IC.
도 1은 싱글 뱅크(Single Bank) 구동시 각 화소의 극성을 나타낸 도면이고,FIG. 1 is a diagram illustrating polarities of pixels when driving a single bank.
도 2는 싱글 뱅크용 드라이버를 이용한 듀얼 뱅크(Dual Bank) 구동시 각 화소의 극성을 나타낸 도면이고,FIG. 2 is a diagram illustrating polarities of respective pixels when driving a dual bank using a single bank driver.
도 3은 종래의 계조 전압 발생 회로도이고,3 is a conventional gradation voltage generation circuit diagram,
도 4는 이 발명의 실시예에 따른 계조 전압 발생 회로도이고,4 is a gradation voltage generation circuit diagram according to an embodiment of the present invention;
도 5는 이 발명의 실시예에 따른 계조 전압 발생 회로의 타이밍도이고,5 is a timing diagram of a gray voltage generator circuit according to an embodiment of the present invention;
도 6은 이 발명의 실시예에 따른 싱글 뱅크용 드라이버를 이용한 듀얼 뱅크 구동시 각 화소의 극성을 나타낸 도면이다.FIG. 6 is a diagram illustrating polarities of respective pixels during dual bank driving using a single bank driver according to an exemplary embodiment of the present invention.
상기의 과제를 달성하기 위한 이 발명은, 라인 반전 신호와 이를 반전시킨 신호를 발생시키기 위한 타이밍 콘트롤러와, 상기 타이밍 콘트롤러의 두 출력 신호를 일정 레벨로 증폭시키기 위한 증폭기와 상기 증폭기로부터 출력되는 전압 범위 내에서 다수의 계조 전압을 얻을 수 있도록 분압하기 위한 저항열과 소스 드라이버의 계조 전압 단자와 기준 전압 단자가 각각 하나의 입력 단자로 연결되도록 하고, 여기에 동일 극성의 계조 전압이 입력되도록 설계된 인쇄 회로 기판(Printed Circuit Board)을 포함하여 이루어져 있다.The present invention for achieving the above object, a timing controller for generating a line inverted signal and a signal inverted it, an amplifier for amplifying the two output signals of the timing controller to a predetermined level and the voltage range output from the amplifier A printed circuit board designed to connect a resistor string for dividing a plurality of gray voltages within a voltage source, a gray voltage terminal of a source driver, and a reference voltage terminal to one input terminal, and to input gray voltages of the same polarity thereto. It consists of a (Printed Circuit Board).
상기 저항열의 중심에 설정된 대향 전극 전압을 기준으로하여, 정극성의 계조 전압이 상기의 구조를 갖는 상측 드라이버에 인가되도록 한다면 하측 드라이버에는 부극성의 계조 전압만이 인가되도록하여 출력하고, 상기 라인 반전 신호에 의해서 라인별로 계조 전압의 극성을 반전시킴으로써 도트 반전 구동을 구현할 수 있다.On the basis of the counter electrode voltage set at the center of the resistance column, if the positive gray scale voltage is applied to the upper driver having the above structure, only the negative gray voltage is applied to the lower driver and is output. By inverting the polarity of the gray-level voltage for each line can be implemented dot inversion driving.
이하, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention in detail.
도 4에 도시된 이 발명의 실시예에 따른 계조 전압 발생 회로에서, 타이밍 콘트롤러(10)가 라인 반전 신호(RVS)와 이를 반전시킨 신호(RVSB)를 발생시키면, 증폭기(21, 22)에서는 상기 타이밍 콘트롤러(10)의 두 출력 신호(RVS, RVSB)를 0∼12V 레벨로 증폭시킨다.In the gray scale voltage generation circuit according to the embodiment of the present invention shown in FIG. 4, when the timing controller 10 generates the line inversion signal RVS and the inverted signal RVSB, the amplifiers 21 and 22 may generate the above-mentioned signal. The two output signals RVS and RVSB of the timing controller 10 are amplified to 0 to 12V levels.
상기 증폭기(21, 22)의 출력 단자 사이에 연결된 저항열(30)은 상기 증폭기(21, 22)로부터 출력되는 전압 범위(0∼12V) 내에서 다수의 계조 전압(V0∼V9)을 얻을 수 있도록 분압하는 기능을 수행한다.The resistor string 30 connected between the output terminals of the amplifiers 21 and 22 may obtain a plurality of gray voltages V0 to V9 within the voltage range (0 to 12V) output from the amplifiers 21 and 22. To perform partial pressure function.
그리고 인쇄 회로 기판은 상기 저항열(30)의 중심에 설정된 대향 전극 전압(Vcom 약 5V 레벨)을 기준으로하여, 상측 및 하측 소스 드라이버에 각각 동일 극성의 계조 전압만이 인가되도록 설계되어 있다. 예를 들어, 상측 소스 드라이버의 계조 전압 단자(Iv0∼Iv4)에 계조 전압(V0∼V4)이 인가되면, 기준 전압 단자(Iv9∼Iv5)에도 역시 계조 전압(V0∼V4)이 인가되도록 한다. 하측 소스 드라이버의 경우에도 동일하게 이 원리를 적용시켜 하측 소스 드라이버의 기준 전압 단자(Iv5∼Iv9)에 계조 전압(V5∼V9)이 인가되면, 계조 전압 단자(Iv4∼Iv0)에도 역시 계조 전압(V5∼V9)이 인가되도록 한다.The printed circuit board is designed such that only gray level voltages having the same polarity are applied to the upper and lower source drivers, respectively, based on the counter electrode voltage (Vcom level of about 5V level) set at the center of the resistor string 30. For example, when the gray voltages V0 to V4 are applied to the gray voltage terminals Iv0 to Iv4 of the upper source driver, the gray voltages V0 to V4 are also applied to the reference voltage terminals Iv9 to Iv5. The same applies to the lower source driver, and when the gray voltages V5 to V9 are applied to the reference voltage terminals Iv5 to Iv9 of the lower source driver, the gray voltages (Iv4 to Iv0) are also applied to the gray voltage terminals Iv4 to Iv0. V5 to V9) are applied.
상기와 같이 이루어져 있는 이 발명의 실시예에 따른 계조 전압 발생 회로의 동작은 다음과 같다.Operation of the gray voltage generator circuit according to the embodiment of the present invention made as described above is as follows.
이 발명에서는 도 4에 도시되어 있는 바와 같이 소스 드라이버의 계조 전압 단자와 기준 전압 단자(Iv0과 Iv9, Iv1과 Iv8, Iv2와 Iv7, Iv3과 Iv6, Iv4와 Iv5)가 인쇄 회로 기판을 통해 서로 연결되어 있다. 그리고, 상측 소스 드라이버에는 대향 전극 전압(Vcom)을 기준으로 5개의 정극성 계조 전압(V0∼V4)이 순서대로 입력되며 하측 소스 드라이버에는 5개의 부극성의 계조 전압(V9∼V5)이 순서대로 입력된다.In the present invention, as shown in FIG. 4, the gray voltage terminal and the reference voltage terminals (Iv0 and Iv9, Iv1 and Iv8, Iv2 and Iv7, Iv3 and Iv6, Iv4 and Iv5) of the source driver are connected to each other through a printed circuit board. It is. In addition, five positive gray voltages V0 to V4 are sequentially input to the upper source driver based on the counter electrode voltage Vcom, and five negative gray voltages V9 to V5 are sequentially input to the lower source driver. Is entered.
이처럼 동일 극성의 계조 전압이 상측 및 하측 소스 드라이버에 각각 입력되므로 소스 드라이버의 홀수번째 출력 단자 뿐만 아니라 짝수번째 출력 단자에서도 동일 극성의 계조 전압이 출력되고, 다음 라인의 구동시에는 도 5에 도시된 것처럼 라인 반전 신호(RVS)에 의해 계조 전압의 극성을 바꾸어준다.As such, gray-level voltages of the same polarity are input to the upper and lower source drivers, respectively, and gray-level voltages of the same polarity are output from the odd-numbered output terminals as well as the odd-numbered output terminals of the source driver. As shown, the polarity of the gray voltage is changed by the line inversion signal RVS.
결과적으로, 동일 극성의 계조 전압이 라인 반전 신호(RVS) 주기로 출력되기 때문에 싱글 뱅크용 드라이버를 이용한 라인 반전 구동이 가능하게 되고, 라인 반전 구동이 가능한 싱글 뱅크용 드라이버를 듀얼 뱅크로 구동하기 때문에 도 6에 도시된 바와 같이 완벽한 도트 반전 구동이 가능해지게 된다.As a result, since the gray voltages of the same polarity are output in the line inversion signal (RVS) cycle, line inversion driving using a single bank driver is enabled, and a single bank driver capable of line inversion driving is driven in dual banks. As shown in Fig. 6, perfect dot inversion driving becomes possible.
따라서 이 발명의 실시예에 따른 계조 전압 발생 회로의 효과는, 고해상도를 갖는 액정 표시 패널의 경우에도 용이하게 도트 반전 구동을 구현할 수 있다는 것이다.Therefore, the effect of the gray voltage generator circuit according to the embodiment of the present invention is that the dot inversion driving can be easily implemented even in a liquid crystal display panel having a high resolution.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960078668A KR100223597B1 (en) | 1996-12-31 | 1996-12-31 | Gray voltage generating circuit to implement dot conversion when dual bank is driving |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960078668A KR100223597B1 (en) | 1996-12-31 | 1996-12-31 | Gray voltage generating circuit to implement dot conversion when dual bank is driving |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980059330A true KR19980059330A (en) | 1998-10-07 |
| KR100223597B1 KR100223597B1 (en) | 1999-10-15 |
Family
ID=19492944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960078668A KR100223597B1 (en) | 1996-12-31 | 1996-12-31 | Gray voltage generating circuit to implement dot conversion when dual bank is driving |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100223597B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101106141B1 (en) * | 2010-09-17 | 2012-01-20 | 이성호 | Method and apparatus for driving lcd of dot inversion |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100918698B1 (en) * | 2007-11-20 | 2009-09-22 | 주식회사 실리콘웍스 | Offset compensation gamma buffer and gray scale voltage generation circuit using the same |
-
1996
- 1996-12-31 KR KR1019960078668A patent/KR100223597B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101106141B1 (en) * | 2010-09-17 | 2012-01-20 | 이성호 | Method and apparatus for driving lcd of dot inversion |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100223597B1 (en) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0136966B1 (en) | A gray voltage generator for a liquid crystal display equiped with a function of controlling viewing angle | |
| US6118421A (en) | Method and circuit for driving liquid crystal panel | |
| KR100765676B1 (en) | Display driver and display driving method | |
| US7570239B2 (en) | Method of compensating image signals and display device employing the same | |
| US20070120805A1 (en) | Data driver integrated circuit device, liquid crystal display including the same and method of data-driving liquid crystal display | |
| KR20050054447A (en) | Display device, driver circuit therefor and method of driving same | |
| JP4266808B2 (en) | Reference voltage generation circuit for liquid crystal display devices | |
| KR101026809B1 (en) | Impulsive driving liquid crystal display and driving method thereof | |
| KR101146376B1 (en) | Liquid Crystal Display device and method for driving the same | |
| JP2003114659A (en) | Liquid crystal driving device | |
| KR100840331B1 (en) | common voltage generating device and liquid crystal device using the same | |
| KR100864491B1 (en) | An apparatus driving a liquid crystal display | |
| KR100781416B1 (en) | Circuit for compentation flicker in lcd device | |
| KR100430098B1 (en) | Apparatus of Driving Liquid Crystal Panel | |
| KR20040044539A (en) | Liquid crystal display device having inversion flicker compensation | |
| KR100223597B1 (en) | Gray voltage generating circuit to implement dot conversion when dual bank is driving | |
| JP2001272655A (en) | Method and device for driving liquid crystal device | |
| KR20060116587A (en) | Liquid crystal display | |
| KR100271093B1 (en) | Driver ic in tft-lcd | |
| JP2007010871A (en) | Display signal processing apparatus and liquid crystal display device | |
| KR100448940B1 (en) | Apparatus for driving thin film transistor liquid crystal display device, especially reducing flicker | |
| KR100824420B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR20050104757A (en) | Gamma reference voltage generator and the driving ic and the driving method thereof | |
| KR100212282B1 (en) | Gray voltage selection and conversion circuit in the liquid crystal display device of dots conversion method | |
| KR100961949B1 (en) | Liquid crystal display and apparatus thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |