KR19980059150A

KR19980059150A - Pll ic를 이용한 국부발진주파수 발생회로

Info

Publication number: KR19980059150A
Application number: KR1019960078487A
Authority: KR
Inventors: 김용묵
Original assignee: 유기범; 대우통신 주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1998-10-07

Abstract

본 발명은 GSM 단말기의 국부발진주파수 발생회로에 PLL IC를 이용하여 송수신시 주파수의 변환을 쉽게함과 더불어 단말기회로를 단순화 시켜 생산비용을 절감할 수 있도록 된 PLL IC를 이용한 국부발진주파수 발생회로에 관한 것으로서, GSM 단말기의 베이스밴드처리부로부터 인가된 소정의 신호를 근거로하여 소정의 튜닝전압을 생성하는 PLL IC와, 상기 PLL IC의 튜닝전압 출력단에 결합되어 출력되는 튜닝전압을 평활시키고 잡음을 제거하기 위한 루프필터, 상기 루프필터를 거친 상기 PLL IC의 튜닝전압신호을 근거로하여 GSM 단말기의 송수신용 국부발진주파수를 발생시키는 전압조정발진기, 상기 전압조정발진기로부터 출력된 고주파신호인 국부발진주파수를 증폭하는 증폭부, 상기 전압조정발진기와 상기 증폭부 사이에 결합되어 두 단 간의 임피던스를 정합시키기 위한 임피던스정합부, 상기 증폭부와 출력단 사이에 결합되어 상기 출력단으로부터의 반사되는 전력손실을 감쇠시키는 전력손실감쇠부를 포함하여 구성된 것을 특징으로 한다.

Description

PLL IC를 이용한 국부발진주파수 발생회로

본 발명은 GSM 단말기의 국부발진주파수 발생회로에 관한 것으로, 특히 국부발진주파수 발생회로에 PLL IC를 이용하여 송수신시 주파수의 변환을 쉽게 함과 더불어 단말기회로를 단순화 시켜 생산비용을 절감할 수 있도록 된 PLL IC를 이용한 국부발진주파수 발생회로에 관한 것이다.

일반적으로 국부발진주파수는 슈퍼헤테로다인 또는 헤테로다인 수신기에서 중간주파수를 발생시키거나, 수신되는 변조신호로부터 측대파 신호를 제거 시키고 반송파의 주파수성분을 추적하는 협대역 여파기 등에 사용되는 PLL(Phase Locked Loop)회로에 사용되는 주파수로써 송신과 수신시 주파수 변환에 주로 사용된다.

한편, 이러한 국부발진주파수는 별도의 국부발진주파수 발생회로를 통해 생성되게 된다.

따라서, 이동통신용 단말기 등에 사용되는 국부발진주파수 발생회로는 그 부피가 작아야 함과 더불어 그 발생되는 국부발진주파수가 안정되고 정확해야할 필요가 있게 된다.

이에 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 국부발진주파수 발생회로에 마스킹(masking)된 PLL IC를 이용하여 송수신 주파수의 변환을 쉽게 함과 더불어 단말기회로를 단순화 시켜 생산비용을 절감할 수 있도록 된 PLL IC를 이용한 국부발진주파수 발생회로를 제공함에 그 목적이 있다.

도 1은 본 발명의 일실시예에 따른 PLL IC를 이용한 국부발진주파수 발생회 로의 구성을 나타낸 회로구성도.

도 2는 도 1의 구성으로 된 회로의 동작을 설명하기 위한 순서도.

* 도면의 주요 부분에 대한 부호의 설명

10 : PLL IC(UMA 1017M), 20 : 루프필터,

30 : 전압조정발진기(VCO), 40 : 증폭부,

50 : 임피던스 매칭부, 60 : 전력손실감쇠부,

R1~R9 : 저항, L1, L2 : 초크코일,

L3 : 가변코일, C7 : 커플링 콘덴서,

C1~C6, C8~C12 : 바이패스 콘덴서.

상기 목적을 실현하기 위한 본 발명에 따른 PLL IC를 이용한 국부발진주파수 발생회로는 GSM 단말기의 베이스밴드처리부로부터 인가된 소정의 신호를 근거로하여 소정의 튜닝전압을 생성하는 PLL IC와, 상기 PLL IC의 튜닝전압 출력단에 결합되어 출력되는 튜닝전압을 평활시키고 잡음을 제거하기 위한 루프필터, 상기 루프필터를 거친 상기 PLL IC의 튜닝전압신호을 근거로하여 GSM 단말기의 송수신용 국부발진주파수를 발생시키는 전압조정발진기, 상기 전압조정발진기로부터 출력된 고주파신호인 국부발진주파수를 증폭하는 증폭부, 상기 전압조정발진기와 상기 증폭부 사이에 결합되어 두 단 간의 임피던스를 정합시키기 위한 임피던스정합부, 상기 증폭부와 최종 출력단 사이에 결합되어 상기 최종 출력단으로부터의 반사되는 전력손실을 감쇠시키는 전력손실감쇠부를 포함하여 구성된 것을 특징으로 한다.

상기한 구성으로 된 본 발명에 의하면, 국부발진주파수 발생회로에 마스킹 된 PLL IC를 이용하여 송수신시 주파수의 변환을 쉽게 함과 더불어 단말기회로를 단순화 시켜 생산비용을 절감할 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.

도 1은 본 발명의 일실시예에 따른 PLL IC를 이용한 국부발진주파수 발생회로의 구성을 나타낸 회로구성도이다.

도면에서 참조번호 10은 GSM 단말기의 베이스밴드처리부(도시되지 않음)로부터 인가된 소정의 신호를 근거로하여 튜닝(tunning)전압을 생성하는 PLL(Phase Locked Loop) IC로서, 칩(chip)안에 충전펌프(charge pump)가 내장되어 있는 위상검출기이다. 여기서, 충전펌프는 위상검출기의 출력정보를 후술할 전압조정발진기의 구동에 적합한 아날로그신호로 변환시키는 기능을 수행하게 된다.

또한, 상기 PLL IC(10)는 소정의 직류전원(V_CC1)과 접속된 저항(R1)을 통해 그 전원입력단(V_CC)에 동작전원이 인가되어 동작되며, 상기 저항(R1)과 PLL IC(10)의 접속노드에는 두 개의 바이패스 콘덴서(C1, C2)가 결합되어 인가되는 동작전원의 리플(ripple)을 제거하게 된다.

즉, 커플링 콘덴서(C3)를 통해 예컨대, 도시되지 않은 수정발진기로부터 발생된 13㎒의 기준주파수가 상기 PLL IC(10)의 한 입력단(FXTAL)에 인가되고, 베이스밴드처리부로부터 저항(R2~R4)을 통해 소정의 제어 데이터와 동작클록 및 인에이블신호가 각각 상기 PLL IC(10)의 데이터입력단(DAT)과 클록입력단(CLK) 및 인에이블신호입력단()에 인가되면, 상기 PLL IC(10)는 이 입력된 신호들을 근거로 하여 그 튜닝전압 출력단(CPP)을 통해 소정 레벨의 튜닝전압신호를 출력하게 된다.

이때, 상기 PLL IC(10)는 그 단일 데이터 입력단인 데이터입력단(DAT)으로 입력되는 소정의 제어 데이터에 의해 송신 또는 수신용 국부발진주파수를 발생시키기 위한 적절한 튜닝전압을 생성하게 된다.

또한, 참조번호 20은 상기 PLL IC(10)의 튜닝전압 출력단(CPP)에 결합되어 출력되는 튜닝전압을 평활시키고 잡음을 제거하기 위한 루프필터(loop filter)로서, 이는 상기 튜닝전압 출력단(CPP)과 접지 사이에 저항(R5)과 바이패스 콘덴서(C4)가 직렬로 결합되고, 상기 튜닝전압 출력단(CPP)과 후술할 전압조정발진기 사이에 한 저항(R6)이 접속되며, 이 저항(R6)의 두 단자와 접지 사이에 바이패스 콘덴서(C5, C6)가 병렬로 결합된 구성으로 되어 있다.

한편, 상기 PLL IC(10)로부터 출력된 튜닝전압은 상기 루프필터(20)를 통과한 후 약 0.5~2.5V의 전압레벨을 갖게 된다.

또한, 참조번호 30은 상기 루프필터(20)를 거친 상기 PLL IC(10)의 튜닝전압을 근거로하여 GSM 단말기의 송수신용 국부발진주파수를 발생시키는 전압조정발진기(VCO)이고, 40은 상기 전압조정발진기(30)로부터 출력된 고주파신호인 국부발진주파수를 증폭하는 증폭부이다.

그리고, 상기 전압조정발진기(30)와 증폭부(40)는 상술한 PLL IC(10)와 동일한 방식으로 소정의 직류전원(V_CC2)으로부터 그 동작전원을 공급받게 된다.

또한, 참조번호 50은 상기 전압조정발진기(30)와 상기 증폭부(40) 사이에 결합되어 두 단 간의 임피던스를 정합(matching) 시키기 위한 임피던스정합부로서, 이는 상기 전압조정발진기(30)와 상기 증폭부(40)의 접속노드와 접지 사이에 초크코일(L1)과 바이패스 콘덴서(C12)가 직렬로 결합된 구성으로 되어 있다.

한편, 상기 초크코일(L1)과 증폭부(40)의 접속노드와 상기 PLL IC(10)의 위상비교 입력단(PRI) 사이가 커플링 콘덴서(C7)를 통해 연결되어, 상기 전압조정발진기(30)의 출력주파수와 상기 PLL IC(10)의 기준주파수의 위상차를 비교하기 위한 피드백(feedback)회로를 형성하게 된다.

또한, 참조번호 60은 상기 증폭부(40)와 최종 출력단(P_OUT) 사이에 결합되어 상기 최종 출력단(P_OUT)으로부터 반사되는 전력손실을 감쇠시키는 전력손실감쇠부로서, 이는 증폭부(40)의 한 출력단과 외부회로와 접속되는 최종 출력단(P_OUT) 사이에 가변코일(L2)이 결합되고, 그 접속노드와 상기 증폭부(40)의 다른 단자 사이에 초크코일(L3)이 결합되며, 상기 가변코일(L2)과 최종 출력단(P_OUT)의 접속노드와 접지 사이에는 바이패스 콘덴서(C13)이 결합된 구성으로 되어 있다.

이어, 도 2에 도시된 순서도를 참조하여 상기한 구성으로된 회로의 동작을 설명한다.

국부발진주파수회로의 전원이 온 된 상태에서(ST 201단계), 도시되지 않은 수정발진기로부터 발생된 약 13㎒의 기준주파수가 PLL IC(10)에 인가된 후(ST 202단계), PLL IC(10)가 베이스밴드처리부로부터 소정의 데이터와 클록 및 인에이블신호를 입력받으면(ST 203단계), PLL IC(10)는 이 입력된 신호를 근거로 송신 또는 수신용 국부발진주파수 발생을 위한 소정의 튜닝전압(0.5~2.5V)을 그 출력단(CCP)을 통해 출력하게 된다(ST 204단계).

이때, 상기 출력된 튜닝전압은 이와 결합된 루프필터를 통해 잡음이 제거되고, 평활하게 되어 전압조정발진기(30)의 입력단에 인가되게 된다.

이후, 전압조정발진기(30)는 이 튜닝전압을 근거로 하여 소정의 국부발진주파수를 출력하게 되나, PLL IC(10)의 기준주파수와의 위상차이 때문에 불안정한 상태인 국부발진주파수가 출력되게 된다(ST 205단계).

이때, 상기 전압조정발진기(30)로부터 출력된 국부발진주파수는 피드백되어 PLL IC(10)의 위상비교 입력단(PRI)으로 인가되는 바, PLL IC(10)는 기준주파수와 전압조정발진기(30)로부터 피드백된 신호의 주파수를 비교한 후, 그 위상차가 일정하게 되도록 계속적으로 튜닝전압을 조절하여 전압조정발진기(30)가 일정한 주파수를 갖는 국부발진주파수를 출력하게 한다(ST 206~208 단계).

즉, 상술한 국부발진주파수 발생회로에 있어서는 마스킹 된 PLL IC(10)를 이용하여 송수신 주파수의 변환을 쉽게 함과 더불어 작은 부피를 갖는 국부발진주파수 발생회로를 구현할 수 있게 된다.

또한, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있게 된다.

이상 설명한 바와 같이 본 발명에 의하면, 국부발진주파수 발생회로에 마스킹(masking)된 PLL IC를 이용하여 송수신 주파수의 변환을 쉽게 함과 더불어 단말기회로를 단순화 시켜 생산비용을 절감할 수 있도록 된 PLL IC를 이용한 국부발진주파수 발생회로를 실현할 수 있게 된다.

Claims

GSM 단말기의 베이스밴드처리부로부터 인가된 소정의 신호를 근거로하여 소정의 튜닝전압을 생성하는 PLL IC와, 상기 PLL IC의 튜닝전압 출력단에 결합되어 출력되는 튜닝전압을 평활시키고 잡음을 제거하기 위한 루프필터, 상기 루프필터를 거친 상기 PLL IC의 튜닝전압신호을 근거로하여 GSM 단말기의 송수신용 국부발진주파수를 발생시키는 전압조정발진기, 상기 전압조정발진기로부터 출력된 고주파신호인 국부발진주파수를 증폭하는 증폭부, 상기 전압조정발진기와 상기 증폭부 사이에 결합되어 두 단 간의 임피던스를 정합시키기 위한 임피던스정합부, 상기 증폭부와 최종 출력단 사이에 결합되어 상기 최종 출력단으로부터의 반사되는 전력손실을 감쇠시키는 전력손실감쇠부를 포함하여 구성된 것을 특징으로 하는 PLL IC를 이용한 국부발진주파수 발생회로.
제 1항에 있어서, 상기 루프필터는 상기 PLL IC의 튜닝전압 출력단과 접지 사이에 한 저항과 바이패스 콘덴서가 직렬로 결합되고, 상기 튜닝전압 출력단과 후술할 전압조정발진기 사이에 다른 저항이 접속되며, 이 저항의 두 단자와 접지 사이에 바이패스 콘덴서가 병렬로 결합되어 구성된 것을 특징으로 하는 PLL IC를 이용한 국부발진주파수 발생회로.
제 1항에 있어서, 상기 전력손실감쇠부는 상기 증폭부의 한 출력단과 외부회로와 접속되는 최종 출력단 사이에 가변코일이 결합되고, 그 접속노드와 상기 증폭부의 다른 단자 사이에 초크코일이 결합되며, 상기 가변코일과 최종 출력단의 접속노드와 접지 사이에는 바이패스 콘덴서이 결합되어 구성된 것을 특징으로 하는 PLL IC를 이용한 국부발진주파수 발생회로.