KR19980058481A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR19980058481A KR19980058481A KR1019960077806A KR19960077806A KR19980058481A KR 19980058481 A KR19980058481 A KR 19980058481A KR 1019960077806 A KR1019960077806 A KR 1019960077806A KR 19960077806 A KR19960077806 A KR 19960077806A KR 19980058481 A KR19980058481 A KR 19980058481A
- Authority
- KR
- South Korea
- Prior art keywords
- pin
- pins
- signal fuse
- semiconductor device
- chip
- Prior art date
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 메모리 장치의 리페어 유무 판별을 위하여 하나의 콘트롤핀에 신호 휴즈를 접속한 것을 활용하여 동작 전압 및 접지 연결핀을 제외한 칩의 모든 핀에 신호 휴즈를 접속하여 소정의 아이디 코드를 부여하여 로트 번호, 웨이퍼 아이디 및 소자 번호 등의 칩의 정보를 부여할 수 있는 반도체 장치를 제공하는 것으로, 칩의 동작 전압 및 접지 연결핀과, 소정의 콘트롤 핀, 어드레스 핀 및 입출력핀이 구비된 반도체 장치에 있어서, 상기 소정의 콘트롤 핀, 어드레스 핀 및 입출력핀에 각각의 신호 휴즈가 연결된 것을 특징으로 하고, 상기 신호 휴즈와 연결된 핀들은 상기 각각의 신호 휴즈의 컷팅 유무에 따라 소정의 조합된 코드를 생성하는 것을 특징으로 한다.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 칩의 각 핀에 신호 휴즈를 설치하여 소정의 아이디 코드(ID CODE)로 칩의 정보를 부여할 수 있는 반도체 장치에 관한 것이다.
반도체 메모리 장치는 행과 열의 매트릭스 형태로 배열되는 다수개의 메모리셀을 가지고 있으며, 메모리의 용량이 증가됨에 따라 더욱 많은 수의 메모리 셀들이 단위 면적에 배열된다. 그리고, 반도체 메모리 장치에는 어느 하나의 메모리 셀에 결함이 발생하여도 그 반도체 장치는 사용할 수 없게 된다.
그래서, 반도체 메모리 장치에 결함이 발생된 메모리 셀이 존재하더라도 이를 사용할 수 있도록 리페어를 실시하여 소자의 수율을 향상시킨다. 그리고, 상기 리페어 후 리페어의 유무를 판별하는데, 일반적으로 콘트롤 핀(control pin) 하나에 저항을 이용한 신호 휴즈(signature fuse)를 연결시켜 리페어 후 이를 컷팅함으로서 판별하게 된다.
도 1은 상기 리페어 유무 판별을 위한 라이트 인에이블()핀의 신호 휴즈를 나타낸 회로도로서, 동작 전압(VCC)과 드레인이 연결됨과 더불어 게이트와 소오스가 서로 연결된 NMOS 트랜지스터(NM)에 신호 휴즈(20)가 직렬접속되고, 신호 휴즈(20)에 라이트 인에이블()패드(10)가 접속되어 있다.
따라서, 리페어 후 신호 휴즈(20)를 레이저로 컷팅하여 패키지 조립 후, 라이트 인에이블()핀에 동작전압(VCC)보다 높은 전압을 가하여 흐르는 전류가 없으면 리페어된 다이로 인식한다.
즉, 상기 신호 휴즈를 라이트 인에이블()핀에만 접속함에 따라, 종래에는 상기 신호 휴즈의 컷팅을 통하여 리페어의 유무만을 판별할 수 있었다.
그러나, 본 발명에서는 반도체 메모리 장치의 리페어 유무 판별을 위하여 하나의 콘트롤 핀에 신호 휴즈를 접속한 것을 활용하여 동작 전압 및 접지 연결핀을 제외한 모든 핀에 신호 휴즈를 접속하여 소정의 아이디 코드(ID CODE)를 부여하여 로트 번호, 웨이퍼 아이디 및 소자 번호 등의 칩의 정보를 부여할 수 있는 반도체 장치를 제공함에 그 목적이 있다.
도 1은 종래의 리페어 유무 판별을 위한 라이트 인에이블() 핀의 신호 휴즈를 나타낸 회로도.
도 2는 본 발명의 실시예에 따른 반도체 장치를 나타낸 평면도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 칩, P0~P13 : 핀, F0~F13 : 휴즈
상기 목적을 달성하기 위한 본 발명에 따른 반도체 장치는 칩의 동작 전압 및 접지 연결핀과, 소정의 콘트롤 핀, 어드레스 핀 및 입출력 핀이 구비된 반도체 장치에 있어서, 상기 소정의 콘트롤 핀, 어드레스 핀 및 입출력 핀에 각각의 신호 휴즈가 연결된 것을 특징으로 한다.
또한, 상기 신호 휴즈와 연결된 핀들은 상기 각각의 신호 휴즈의 컷팅 유무에 따라 소정의 조합된 코드를 생성한다. 즉, 상기 신호 휴즈와 연결된 핀은 상기 신호 휴즈가 컷팅되면 0의 신호, 컷팅되지 않으면 1의 신호를 생성하는 것을 특징으로 한다.
상기 구성으로 된 본 발명에 의하면, 동작 전압 및 접지 연결된 칩의 모든 핀에 신호 휴즈를 접속함으로써, 핀들의 조합에 의한 코드로 로트 번호, 웨이퍼 아이디 및 소자 번호 등의 칩의 정보를 반도체 장치에 부여할 수 있다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 반도체 장치를 나타낸 평면도로서, 도 2에 자세하게 도시되지는 않았지만 각 핀들(P0~P13)과 신호 휴즈(F0~F13)는 종래의 콘트롤 핀에 신호 휴즈를 접속한 것과 동일한 방법으로 구성한다.
즉, 도 2에 도시된 바와 같이, 반도체 칩(100)의 동작 전압 및 접지 연결핀(도시되지 않음)을 제외한 모든 콘트롤 핀 및 어드레스 핀과 입출력(I/O) 핀(P0~P13)에 신호 휴즈(F0~F13)를 각각 연결한다. 이에 따라, 각 핀(P0~P13)의 조합 예컨대, 상기 신호 휴즈가 컷팅되면 0, 신호 휴즈가 컷팅되지 않으면 1의 신호의 조합에 따라 칩의 정보를 부여 할 수 있다.
예컨대, 도시되지는 않았지만 상기 어드레스 핀(A0~A10)이 11개이고,의 콘트롤 핀이 4개이고, I/O 핀(DQ0~DQ7)이 8개인 반도체 장치의 경우, 어드레스 핀(A0~A10)의 조합으로 로트 번호의 코드를 칩에 부여하고,의 콘트롤 핀의 조합으로 웨이퍼 번호의 코드를 부여함과 더불어, I/O 핀의 조합으로 디바이스 번호의 코드를 부여한다.
상기 실시예에 의하면, 반도체 메모리 장치의 리페어 유무 판별을 위하여 하나의 콘트롤 핀에 신호 휴즈를 접속한 것을 활용하여, 동작 전압 및 접지 연결핀을 제외한 칩의 모든 핀에 신호 휴즈를 접속함으로써, 핀들의 조합에 의한 코드로 로트 번호, 웨이퍼 아이디 및 소자 번호 등의 칩의 정보를 반도체 장치에 부여할 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (6)
- 칩의 동작 전압 및 접지 연결핀과, 소정의 콘트롤 핀, 어드레스 핀 및 입출력 핀이 구비된 반도체 장치에 있어서,상기 소정의 콘트롤 핀, 어드레스 핀 및 입출력 핀에 각각의 신호 휴즈가 연결된 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서, 상기 신호 휴즈와 연결된 핀들은 상기 각각의 신호 휴즈의 컷팅 유무에 따라 소정의 조합된 코드를 생성하는 것을 특징으로 하는 반도체 장치.
- 제 2항에 있어서, 상기 신호 휴즈와 연결된 핀은 상기 신호 휴즈가 컷팅되면 0의 신호, 컷팅되지 않으면 1의 신호를 생성하는 것을 특징으로 하는 반도체 장치.
- 제 3항에 있어서, 상기 소정의 어드레스 핀의 조합은 로트 번호의 코드를 상기 칩에 부여하는 것을 특징으로 하는 반도체 장치.
- 제 3항에 있어서, 상기 소정의 콘트롤 핀의 조합은 웨이퍼 번호의 코드를 상기 칩에 부여하는 것을 특징으로 하는 반도체 장치.
- 제 3항에 있어서, 상기 입출력 핀의 조합은 디바이스 번호의 코드를 상기 칩에 부여하는 것을 특징으로 하는 반도체 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077806A KR19980058481A (ko) | 1996-12-30 | 1996-12-30 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077806A KR19980058481A (ko) | 1996-12-30 | 1996-12-30 | 반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980058481A true KR19980058481A (ko) | 1998-10-07 |
Family
ID=66396808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077806A KR19980058481A (ko) | 1996-12-30 | 1996-12-30 | 반도체 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980058481A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030075313A (ko) * | 2002-03-18 | 2003-09-26 | 삼성전자주식회사 | 아이디용 롬 |
-
1996
- 1996-12-30 KR KR1019960077806A patent/KR19980058481A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030075313A (ko) * | 2002-03-18 | 2003-09-26 | 삼성전자주식회사 | 아이디용 롬 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294776A (en) | Method of burning in a semiconductor device | |
| US4896055A (en) | Semiconductor integrated circuit technology for eliminating circuits or arrays having abnormal operating characteristics | |
| US5973978A (en) | Anti-fuse programming path | |
| US6208570B1 (en) | Redundancy test method for a semiconductor memory | |
| JPH0481840B2 (ko) | ||
| US5208780A (en) | Structure of electrically programmable read-only memory cells and redundancy signature therefor | |
| US6788597B2 (en) | Memory device having programmable column segmentation to increase flexibility in bit repair | |
| JP2000216253A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100904827B1 (ko) | 퓨즈 테스트 장치 | |
| KR19980058481A (ko) | 반도체 장치 | |
| JP3292191B2 (ja) | 半導体記憶装置 | |
| JPS59124098A (ja) | 半導体メモリの冗長デコ−ダ | |
| KR100206611B1 (ko) | 집적 반도체 회로를 식별하기 위한 회로구조 | |
| US20030097627A1 (en) | Field repairable embedded memory in system-on-a-chip | |
| US5319599A (en) | Redundancy circuit for semiconductor memory device | |
| KR100631911B1 (ko) | 반도체 메모리 장치에서의 리던던시 메모리 셀 테스트 방법 | |
| KR100315012B1 (ko) | 반도체소자의행/열리던던시리페어확인방법 | |
| US20040057293A1 (en) | Hybrid fuses for redundancy | |
| JP3198546B2 (ja) | 冗長用メモリセルを有する半導体装置 | |
| JP2002197884A (ja) | 電流溶断型ヒューズアレイ、半導体記憶装置及び半導体記憶システム | |
| JP3056019B2 (ja) | 半導体記憶装置 | |
| KR19990056803A (ko) | 로우/컬럼 선택 회로 | |
| JP3447818B2 (ja) | 半導体記憶装置 | |
| KR19980058459A (ko) | 반도체 장치 | |
| KR200152538Y1 (ko) | 메모리 칩의 리페어 정보 검증 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |