KR19980058382A - Electrostatic Discharge Semiconductor Device and Manufacturing Method Thereof - Google Patents
Electrostatic Discharge Semiconductor Device and Manufacturing Method Thereof Download PDFInfo
- Publication number
- KR19980058382A KR19980058382A KR1019960077706A KR19960077706A KR19980058382A KR 19980058382 A KR19980058382 A KR 19980058382A KR 1019960077706 A KR1019960077706 A KR 1019960077706A KR 19960077706 A KR19960077706 A KR 19960077706A KR 19980058382 A KR19980058382 A KR 19980058382A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- conductive
- electrostatic discharge
- gate
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 230000003068 static effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 18
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000007521 mechanical polishing technique Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000009825 accumulation Methods 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 정전하 방전용 불순물 영역과 반대의 극성을 갖는 별도의 도전막 패턴을 이용하여 배선 형성시 플라즈마에 의한 전하의 축적을 방지할 수 있는 정전하 방전 반도체 소자 및 그의 제조방법을 제공하는 것으로, 본 발명에 따른 정전하 방전 반도체 소자는 상부에 필드 산화막이 형성된 제 1 전도형 반도체 기판; 필드 산화막 한 측의 기판 상에 형성된 게이트 절연막, 게이트와, 게이트 양 측의 기판에 형성된 제 2 전도형 소오스/드레인 영역을 구비한 트랜지스터; 필드 산화막 다른 측의 기판에 형성된 제 1 전도형 정전하 방전용 불순물 영역; 기판 전면에 형성되고 게이트와 불순물 영역 상에 형성된 제 1 및 제 2 콘택홀을 구비함과 더불어 필드산화막 상에 형성된 소정 깊이의 트렌치를 구비한 제 1 절연막; 트렌치에 매립된 제 2 전도형 정전하 방전용 도전막 패턴; 제 1 절연막 및 도전막 패턴 상에 형성되고 제 1 및 제 2 콘택홀을 공유함과 더불어 도전막 패턴 상에 형성된 제 3 콘택홀을 구비한 제 2 절연막; 제 1 내지 제 3 콘택홀을 통하여 게이트와, 상기 불순물 영역 및 도전막 패턴과 각각 콘택됨과 더불어 제 2 절연막 상에서 서로 절연된 제 1 및 제 2 배선층을 포함하는 것을 특징으로 한다.SUMMARY OF THE INVENTION The present invention provides a static discharge semiconductor device and a method of manufacturing the same, which can prevent accumulation of charge by plasma during wiring formation by using a separate conductive film pattern having a polarity opposite to that of an electrostatic discharge impurity region. The electrostatic discharge semiconductor device according to the present invention includes a first conductivity type semiconductor substrate having a field oxide film formed thereon; A transistor having a gate insulating film formed on a substrate on one side of the field oxide film, a gate, and a second conductivity type source / drain region formed on the substrate on both sides of the gate; A first conductivity type electrostatic discharge impurity region formed on the substrate on the other side of the field oxide film; A first insulating film formed over the substrate and having first and second contact holes formed on the gate and impurity regions, and having a trench having a predetermined depth formed on the field oxide film; A second conductive type electrostatic discharge conductive film pattern embedded in the trench; A second insulating film formed on the first insulating film and the conductive film pattern and sharing the first and second contact holes, and having a third contact hole formed on the conductive film pattern; And first and second wiring layers in contact with the gate through the first to third contact holes, the impurity regions and the conductive layer patterns, and insulated from each other on the second insulating layer.
Description
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 특히 플라즈마에 의한 정전하의 축적을 방지할 수 있는 정전하 방전 반도체 소자 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a static discharge semiconductor device capable of preventing the accumulation of static charges by plasma and a method for manufacturing the same.
최근 반도체 소자의 제조 기술이 향상되면서 고집적화와 고속화가 급속히 진행되고 있으며, 이에 따라 배선 설계가 자유롭고 배선 저항 및 전류 용량 등의 설정을 여유롭게 할 수 있는 배선 기술에 관한 연구가 활발히 진행되고 있다.Recently, as the manufacturing technology of semiconductor devices is improved, high integration and high speed are rapidly progressing. Accordingly, studies on wiring technologies that can freely design wiring and allow setting of wiring resistance and current capacity, etc., are being actively conducted.
일반적인 배선 형성방법은 소정의 감광막 패턴을 식각 마스크로 하여 Cl2, BCl3, SF6, HBr과 같은 할로겐 개스의 조합에 의한 플라즈마를 이용한 건식식각으로 배선을 패터닝하는 방법이 주로 사용된다. 그러나, 상기 플라즈마에 의해 발생되는 정전하(electrostatic charge)에 의해 정전하가 계속 축적되어, 결국 배선과 연결된 게이트 전극 하부의 게이트 산화막에 스트레스를 가하게 되어, 게이트 산화막의 특성을 악화시켜 소자의 신뢰성을 저하시킨다.As a general wiring forming method, a method of patterning wirings by dry etching using plasma by a combination of halogen gas such as Cl 2 , BCl 3 , SF 6 , and HBr using a predetermined photoresist pattern as an etching mask is mainly used. However, electrostatic charges continue to accumulate due to the electrostatic charge generated by the plasma, which in turn stresses the gate oxide film under the gate electrode connected to the wiring, thereby deteriorating the characteristics of the gate oxide film and improving reliability of the device. Lowers.
따라서, 상기한 정전하를 방전시키기 위한 별도의 방전 장치를 구비하여야 한다.Therefore, a separate discharge device must be provided for discharging the above-mentioned static charge.
도 1은 정전하 방전 반도체 소자를 나타낸 단면도이다.1 is a cross-sectional view showing a static discharge semiconductor device.
도 1에 도시된 바와 같이, 종래의 정전하 방전 반도체 소자는 제 1 전도형의 반도체 기판(1)과, 기판(1) 상에 형성된 필드 산화막(2a, 2b, 2c)과, 필드 산화막(2b) 일측의 기판 상에 형성된 게이트 산화막(3) 및 게이트(4)와, 게이트(4) 양측의 기판(1)에 형성된 제 2 전도형 소오스/드레인 영역(5, 6)과 필드 산화막(2b) 다른측의 기판(1)에 형성된 제 1 전도형 정전하 방전용 불순물 영역(7)과, 게이트(4) 및 불순물 영역(7) 상에 형성된 콘택홀을 구비하는 절연막(8)과, 상기 콘택홀을 통하여 게이트(4) 및 불순물 영역(7)과 콘택하는 제 1 및 제 2 배선(9a, 9b)으로 구성되어 있다.As shown in Fig. 1, the conventional electrostatic discharge semiconductor device includes a semiconductor substrate 1 of a first conductivity type, field oxide films 2a, 2b and 2c formed on the substrate 1, and a field oxide film 2b. The gate oxide film 3 and the gate 4 formed on the substrate on one side, the second conductive source / drain regions 5 and 6 and the field oxide film 2b formed on the substrate 1 on both sides of the gate 4. An insulating film 8 having a first conductivity type electrostatic discharge impurity region 7 formed on the substrate 1 on the other side, a gate 4 and a contact hole formed on the impurity region 7, and the contact The first and second wirings 9a and 9b are in contact with the gate 4 and the impurity region 7 through the holes.
즉, 상기한 불순물 영역(7)과 배선이 콘택됨에 따라, 배선 형성시 플라즈마에 의한 건식 식각에 의한 정전하가 불순물 영역(7)으로 방전되므로, 정전하의 축적을 방지할 수 있다.That is, as the interconnection of the impurity region 7 and the wiring is contacted, the static charge by dry etching by the plasma is discharged to the impurity region 7 at the time of formation of the wiring, so that accumulation of the static charge can be prevented.
그러나, 상기한 종래의 정전기 방전 반도체 소자에서는 정전하의 극성에 따라 다음과 같은 문제가 있었다.However, the above-described conventional electrostatic discharge semiconductor device has the following problems depending on the polarity of the electrostatic charge.
즉, 제 1 전도형이 n형인 경우, 배선 형성을 위한 플라즈마에 의한 건식 식각시 음전하가 발생하면 음전하는 제 2 배선(9b) 및 불순물 영역(7)을 통하여 기판(1)으로 방전되는 반면, 양전하가 발생하게 되면 제 2 배선(9b)에 유기된 전하가 방전되지 않고 축적된다. 반대로, 제 1 전도형이 p형인 경우, 양전하는 방전되고 음전하는 축적된다. 이에 따라, 축적된 정전하에 의해 강한 전계가 형성되어 게이트 산화막(3)에 스트레스를 가하게 되어, 결국 소자의 신뢰성을 저하시킨다.That is, when the first conductivity type is n-type, when negative charge is generated during dry etching by plasma for wiring formation, the negative charge is discharged to the substrate 1 through the second wiring 9b and the impurity region 7, When positive charges are generated, charges induced in the second wiring 9b are accumulated without being discharged. In contrast, when the first conductivity type is p-type, positive charges are discharged and negative charges are accumulated. As a result, a strong electric field is formed by the accumulated electrostatic charge, which stresses the gate oxide film 3, resulting in lowering the reliability of the device.
이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 정전하 방전용 불순물 영역과 반대의 극성을 갖는 별도의 도전막 패턴을 이용하여 배선 형성시 플라즈마에 의한 전하의 축적을 방지할 수 있는 정전하 방전 반도체 소자 및 그의 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention was created in view of the above-described problems, and an electrostatic charge capable of preventing charge accumulation by plasma during wiring formation by using a separate conductive film pattern having a polarity opposite to that of an electrostatic charge impurity region. An object thereof is to provide a low discharge semiconductor device and a method of manufacturing the same.
도 1은 종래의 정전하 방전 반도체 소자를 나타낸 단면도.1 is a cross-sectional view showing a conventional electrostatic discharge semiconductor device.
도 2A 내지 도 2D는 본 발명의 실시예에 따른 정전하 방전 반도체 소자의 제조방법을 설명하기 위한 순차적인 공정 단면도.2A to 2D are sequential process cross-sectional views illustrating a method of manufacturing a static discharge semiconductor device according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
11 : 제 1 전도형 반도체 기판, 12 : 필드 산화막, 13 : 게이트 산화막, 14 : 게이트, 15/16 : 제 2 전도형 소오스/드레인 영역, 100 : 트랜지스터, 17 : 제 1 전도형 정전하 방전 불순물 영역, 18 : 제 1 산화막, 19 : 트렌치, 20 : 제 2 전도형 도전막 패턴, 21 : 제 2 산화막, 22 : 콘택홀, 23a,23b : 제 1 및 제 2 배선층DESCRIPTION OF SYMBOLS 11 First conductivity type semiconductor substrate, 12 Field oxide film, 13 Gate oxide film, 14 Gate, 15/16 Second conductivity type source / drain region, 100 Transistor, 17 First conductivity type electrostatic discharge impurity Region, 18: first oxide film, 19: trench, 20: second conductive conductive film pattern, 21: second oxide film, 22: contact hole, 23a, 23b: first and second wiring layers
상기 목적을 달성하기 위한 본 발명에 따른 정전하 방전 반도체 소자는 상부에 필드 산화막이 형성된 제 1 전도형 반도체 기판; 상기 필드 산화막 한 측의 상기 기판 상에 형성된 게이트 절연막, 게이트와, 상기 게이트 양 측의 기판에 형성된 제 2 전도형 소오스/드레인 영역을 구비한 트랜지스터; 상기 필드 산화막 다른 측의 기판에 형성된 제 1 전도형 정전하 방전용 불순물 영역; 상기 기판 전면에 형성되고 상기 게이트와 상기 불순물 영역 상에 형성된 제 1 및 제 2 콘택홀을 구비함과 더불어 상기 필드 산화막 상에 형성된 소정 깊이의 트렌치를 구비한 제 1 절연막; 상기 트렌치에 매립된 제 2 전도형 정전하 방전용 도전막 패턴; 상기 제 1 절연막 및 도전막 패턴 상에 형성되고 상기 제 1 및 제 2 콘택홀을 공유함과 더불어 상기 도전막 패턴 상에 형성된 제 3 콘택홀을 구비한 제 2 절연막; 및, 상기 제 1 내지 제 3 콘택홀을 통하여 상기 게이트와, 상기 불순물 영역 및 도전막 패턴과 각각 콘택됨과 더불어 상기 제 2 절연막 상에서 서로 절연된 제 1 및 제 2 배선층을 포함하는 것을 특징으로 한다.Electrostatic discharge semiconductor device according to the present invention for achieving the above object is a first conductivity type semiconductor substrate having a field oxide film formed thereon; A transistor having a gate insulating film, a gate formed on the substrate on one side of the field oxide film, and a second conductive source / drain region formed on the substrate on both sides of the gate; A first conductivity type electrostatic discharge impurity region formed on a substrate on the other side of the field oxide film; A first insulating film formed on the entire surface of the substrate and having first and second contact holes formed on the gate and the impurity region, and having a trench having a predetermined depth formed on the field oxide film; A second conductive type electrostatic discharge conductive film pattern embedded in the trench; A second insulating film formed on the first insulating film and the conductive film pattern and sharing the first and second contact holes, and having a third contact hole formed on the conductive film pattern; And first and second wiring layers which are in contact with the gate, the impurity region and the conductive layer pattern, respectively and insulated from each other on the second insulating layer through the first to third contact holes.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 정전하 방전 반도체 소자의 제조방법은 제 1 전도형 반도체 기판 상에 필드 산화막을 형성하는 단계; 상기 필드 산화막 일 측의 상기 기판 상에 게이트 절연막 및 게이트를 형성하고, 상기 게이트 양 측의 기판에 제 2 전도형 소오스/드레인 영역을 형성하여 트랜지스터를 형성하는 단계; 상기 필드 산화막 다른 측의기판에 제 1 전도형 정전하 방전용 불순물 영역을 형성하는 단계; 상기 기판 전면에 제 1 절연막을 형성하는 단계; 상기 필드 산화막 상의 상기 제 1 절연막을 소정 깊이로 식각하여 트렌치를 형성하는 단계; 상기 트렌치에 매립된 제 2 전도형 정전하 방전용 도전막 패턴을 형성하는 단계; 상기 도전막 패턴 및 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계; 상기 게이트 및 불순물 영역과 상기 도전막 패턴을 소정 부분 노출시켜 제 1 내지 제 3 콘택홀을 각각 형성하는 단계; 및, 상기 제 1 내지 제 3 콘택홀을 통하여 상기 게이트와, 상기 불순물 영역 및 상기도전막 패턴과 각각 콘택함과 더불어 상기 제 2 절연막 상에서 서로 절연되도록 제 1 및 제 2 배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, a method of manufacturing an electrostatic discharge semiconductor device according to the present invention for achieving the above object comprises the steps of forming a field oxide film on the first conductivity type semiconductor substrate; Forming a gate insulating film and a gate on the substrate on one side of the field oxide layer, and forming a second conductive source / drain region on the substrate on both sides of the gate to form a transistor; Forming a first conductivity type electrostatic discharge impurity region on a substrate on the other side of the field oxide film; Forming a first insulating film on the entire surface of the substrate; Etching the first insulating film on the field oxide film to a predetermined depth to form a trench; Forming a second conductive electrostatic discharge conductive film pattern embedded in the trench; Forming a second insulating film on the conductive film pattern and the first insulating film; Forming first to third contact holes, respectively, by exposing the gate and impurity regions and the conductive layer pattern to a predetermined portion; And forming first and second wiring layers to contact the gate, the impurity region, and the conductive layer pattern through the first to third contact holes, and to be insulated from each other on the second insulating layer. It is characterized by.
또한, 상기 도전막 패턴을 형성하는 단계는 상기 트렌치에 매립하도록 상기 제 1 절연막 상에 제 2 전도형 도전막을 형성하는 단계; 및, 상기 도전막을 상기 제 1 절연막이 노출되도록 에치백하는 단계를 포함하는 것을 특징으로 한다.The forming of the conductive film pattern may include forming a second conductive conductive film on the first insulating film to fill the trench; And etching back the conductive film so that the first insulating film is exposed.
또한, 상기 제 2 배선층은 상기 도전막 패턴과 상기 불순물 영역이 서로 접속하도록 형성하는 것을 특징으로 한다.The second wiring layer is formed so that the conductive film pattern and the impurity region are connected to each other.
또한, 상기 제 1 전도형은 n형이고, 상기 제 2 전도형은 p형이거나, 상기 제 1 전도형은 p형이고, 상기 제 2 전도형은 n형인 것을 특징으로 한다.The first conductivity type is n-type, the second conductivity type is p-type, the first conductivity type is p-type, and the second conductivity type is n-type.
상기 구성으로 된 본 발명에 의하면, 필드 산화막 상의 제 1 절연막에 필드산화막과 동일한 패턴으로 형성된 트렌치를 통하여 정전하 방전을 위한 별도의 도전막 패턴을 형성함으로써, 배선 형성시 플라즈마에 의한 식각시 발생되는 양전하 및 음전하의 정전하가 서로 극성이 다른 정전하 방전용 불순물 영역 및 도전막 패턴을 통하여 방전된다.According to the present invention having the above structure, by forming a separate conductive film pattern for electrostatic discharge through the trench formed in the same pattern as the field oxide film in the first insulating film on the field oxide film, it is generated during etching by plasma at the time of wiring formation The positive and negative charges are discharged through the impurity regions for the electrostatic discharge and the conductive film pattern having different polarities.
[실시예]EXAMPLE
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.
도 2D는 본 발명의 실시예에 따른 정전하 방전 반도체 소자를 나타낸 단면도로서, 본 발명에 따른 정전하 방전 반도체 소자는 상부에 필드 산화막(12a, 12b, 12c)이 형성된 제 1 전도형 반도체 기판(11)과, 필드 산화막(12b) 한 측의 기판(11)상에 형성된 게이트 절연막(13), 게이트(14) 및 게이트(14) 양 측의 기판(11)에 형성된 제 2 전도형 소오스/드레인 영역(15, 16)을 구비한 트랜지스터(100)와, 필드 산화막(12b) 다른 측의 기판(11)에 형성된 제 1 전도형 정전하 방전용 불순물 영역(17)과, 기판 전면에 형성되고 게이트(14)와 불순물 영역(17) 상에 형성된 제 1 및 제 2 콘택홀을 구비함과 더불어 상기 필드 산화막 상에 형성된 소정 깊이의 트렌치를 구비한 제 1 산화막(18)과, 트렌치에 매립된 제 2 전도형 정전하 방전용 도전막 패턴(20)과, 제 1 산화막(18) 및 도전막 패턴(20) 상에 형성되고 상기 제 1 및 제 2 콘택홀을 공유함과 더불어 도전막 패턴(20) 상에 형성된 제 3 콘택홀을 구비한 제 2 산화막(21)과, 상기 제 1 내지 제 3 콘택홀을 통하여 게이트(14)와, 불순물 영역(17) 및 도전막 패턴(20)과 각각 콘택됨과 더불어 제 2 산화막(21) 상에서 서로 절연된 제 1 및 제 2 배선층(23a, 23b)으로 구성되어 있다.2D is a cross-sectional view illustrating a static discharge semiconductor device according to an embodiment of the present invention, in which the first conductive semiconductor substrate having the field oxide films 12a, 12b, and 12c formed thereon is formed. 11 and a second conductive source / drain formed in the gate insulating film 13 formed on the substrate 11 on one side of the field oxide film 12b, the gate 14 and the substrate 11 on both sides of the gate 14. A transistor 100 having regions 15 and 16, a first conductivity type electrostatic discharge impurity region 17 formed on the substrate 11 on the other side of the field oxide film 12b, and a gate formed on the entire surface of the substrate. A first oxide film 18 having first and second contact holes formed on the impurity region 17 and a trench having a predetermined depth formed on the field oxide film, and a trench embedded in the trench. On the conductive film pattern 20 for the 2-conducting electrostatic discharge, on the first oxide film 18 and the conductive film pattern 20 A second oxide layer 21 having a third contact hole formed on the conductive layer pattern 20 and sharing the first and second contact holes, and a gate formed through the first to third contact holes. And the first and second wiring layers 23a and 23b which are in contact with the impurity region 17 and the conductive film pattern 20, and insulated from each other on the second oxide film 21.
이어서, 본 발명의 실시예에 따른 정전하 방전 반도체 소자의 제조방법을 도 2A 내지 도 2D를 참조하여 설명한다.Next, a method of manufacturing a static discharge semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 2A to 2D.
먼저, 도 2A에 도시된 바와 같이, 제 1 전도형 반도체 기판(11) 상에 LOCOS(LOCal Oxidation of Silicon) 기술을 이용하여 필드 산화막(12a, 12b, 12c)을 형성한다. 이어서, 필드 산화막(12b) 일 측의 기판(11) 상에 게이트 산화막(13) 및 게이트(14)를 형성하고, 게이트(14) 양 측이 기판(11)에 제 2 전도형 불순물 이온을 주입하여 제 2 전도형 소오스/드레인 영역(15, 16)을 형성하여 소자의 트랜지스터(100)을 형성한다.First, as shown in FIG. 2A, field oxide films 12a, 12b, and 12c are formed on the first conductivity type semiconductor substrate 11 using LOCOS (LOCal Oxidation of Silicon) technology. Subsequently, the gate oxide film 13 and the gate 14 are formed on the substrate 11 on one side of the field oxide film 12b, and both sides of the gate 14 inject the second conductivity type impurity ions into the substrate 11. The second conductive source / drain regions 15 and 16 are formed to form the transistor 100 of the device.
그리고 나서, 트랜지스터(100)가 형성되지 않은 필드 산화막(12b)의 다른 측기판(11)에 제 1 전도형 불순물 이온을 주입하여 제 1 전도형 정전하 방전용 불순물 영역(17)을 형성한다. 그리고, 기판 전면에 절연 및 평탄화를 위하여 TEOS 산화막이나 BPSG막 중의 하나 또는 복합막으로 구성된 제 1 산화막(18)을 형성하고, 필드산화막(12a, 12b, 12c) 상의 제 1 산화막(18)을 소정 깊이, 바람직하게는 1,000내지 5,000Å의 깊이로 식각하여 필드 산화막(12a, 12b, 12c)과 동일한 패턴의 트렌치(19)를 형성한다.Then, the first conductivity type impurity ions are implanted into the other side substrate 11 of the field oxide film 12b in which the transistor 100 is not formed to form the first conductivity type impurity region 17 for electrostatic discharge. Then, the first oxide film 18 formed of one of the TEOS oxide film, the BPSG film, or the composite film is formed on the entire surface of the substrate, and the first oxide film 18 on the field oxide films 12a, 12b, 12c is formed. The trench 19 is etched to a depth, preferably 1,000 to 5,000 kPa, to form the trench 19 having the same pattern as the field oxide films 12a, 12b, and 12c.
도 2B에 도시된 바와 같이, 도 2A의 구조 상에 정전하 방전용 불순물 영역(17)과 반대 극성의 제 2 전도형 불순물을 함유하는 도전막 예컨대, 폴리실리콘막 또는 비정질 실리콘막을 트렌치(19)에 매립하도록 형성하고, 제 1 산화막(18)이 노출되도록 상기 도전막을 에치백하여 제 1 전도형 정전기 방전용 도전막 패턴(20)을 형성한다.As shown in FIG. 2B, a trench 19 is formed on the structure of FIG. 2A with a conductive film containing a second conductivity type impurity of opposite polarity to the impurity region 17 for electrostatic discharge, for example, a polysilicon film or an amorphous silicon film. The conductive film is etched back so that the first oxide film 18 is exposed to form a first conductive electrostatic discharge conductive film pattern 20.
도 2C에 도시된 바와 같이, 도 2B의 구조 상에 도전막 패턴(20)과의 전기적 절연을 위하여 TEOS 산화막 또는 BPSG막으로 제 2 산화막(21)을 약 500 내지 2,000Å의 두께로 형성한다. 그리고, 포토리소그라피 및 식각 공정으로 게이트(14) 및 불순물 영역(17)과 도전막 패턴(20)을 소정 부분 노출시켜 제 1 내지 제 3 콘택홀(22a∼22c)을 각각 형성한다.As shown in FIG. 2C, a second oxide film 21 is formed with a TEOS oxide film or a BPSG film on the structure of FIG. 2B to a thickness of about 500 to 2,000 micrometers. The first to third contact holes 22a to 22c are formed by exposing predetermined portions of the gate 14, the impurity region 17, and the conductive layer pattern 20 by photolithography and etching processes.
도 2D에 도시된 바와 같이, 도 2C의 구조 상에 금속층을 증착하고, 포토리소그라피 및 식각 공정으로 패터닝하여, 제 1 내지 제 3 콘택홀(21a∼22c)을 통하여 게이트(14)와 콘택하는 제 1 배선(23a)과 불순물 영역(17) 및 도전막 패턴(20)과 동시에 콘택하는 제 2 배선(23b)을 각각 형성한다.As shown in FIG. 2D, a metal layer is deposited on the structure of FIG. 2C and patterned by photolithography and etching processes to contact the gate 14 through the first to third contact holes 21a to 22c. The second wiring 23b is formed in contact with the first wiring 23a, the impurity region 17 and the conductive film pattern 20 at the same time.
상기 실시예에 의하면, 필드 산화막 상의 제 1 절연막에 필드 산화막과 동일한 패턴으로 형성된 트렌치를 통하여 정전하 방전을 위한 별도의 도전막 패턴을 형성함으로써, 배선 형성시 플라즈마에 의한 시각시 발생되는 양전하 및 음전하의 정전하가 서로 극성이 다른 정전하 방전용 불순물 영역 및 도전막 패턴을 통하여 방전된다. 이에 따라, 전하의 축적을 방지할 수 있게 되어 소자의 신뢰성을 향상시킬 수 있다.According to the above embodiment, by forming a separate conductive film pattern for electrostatic discharge through the trench formed in the same pattern as the field oxide film in the first insulating film on the field oxide film, the positive charge and the negative charge generated at the time of the plasma formation when the wiring is formed The electrostatic charges of are discharged through the impurity region for electrostatic discharge and the conductive film pattern having different polarities. Accordingly, it is possible to prevent the accumulation of electric charges and to improve the reliability of the device.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.
Claims (24)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960077706A KR100214856B1 (en) | 1996-12-30 | 1996-12-30 | Electrostatic discharge semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960077706A KR100214856B1 (en) | 1996-12-30 | 1996-12-30 | Electrostatic discharge semiconductor device and manufacture thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980058382A true KR19980058382A (en) | 1998-10-07 |
KR100214856B1 KR100214856B1 (en) | 1999-08-02 |
Family
ID=19492652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960077706A KR100214856B1 (en) | 1996-12-30 | 1996-12-30 | Electrostatic discharge semiconductor device and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100214856B1 (en) |
-
1996
- 1996-12-30 KR KR1019960077706A patent/KR100214856B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100214856B1 (en) | 1999-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6096609A (en) | ESD protection circuit and method for fabricating same using a plurality of dummy gate electrodes as a salicide mask for a drain | |
KR100207302B1 (en) | Method of manufacturing semiconductor device | |
EP0534631B1 (en) | Method of forming vias structure obtained | |
KR920004541B1 (en) | Contact forming method using etching barrier | |
US5747383A (en) | Method for forming conductive lines and stacked vias | |
KR930010828B1 (en) | Semiconductor device and manufacturing method thereof | |
EP0087472A4 (en) | Process for making electrical contact to semiconductor substrate regions. | |
KR100214856B1 (en) | Electrostatic discharge semiconductor device and manufacture thereof | |
KR100204425B1 (en) | Electrostatic discharge semiconductor device and manufacturing thereof | |
JPH10229086A (en) | Semiconductor device and fabrication thereof | |
JP3129703B2 (en) | Semiconductor device having MOS transistor and method of manufacturing the same | |
KR100289661B1 (en) | Manufacturing method of semiconductor device | |
KR100462365B1 (en) | High voltage semiconductor devcie having burried transistor and method for fabricating the same | |
KR100694996B1 (en) | Method for manufacturing capacitor in semiconductor device | |
KR20010004602A (en) | method of manufacturing semiconductor device | |
KR100436063B1 (en) | Method of forming contact hole of semiconductor device using spacer made of undoped polysilicon layer | |
KR100506050B1 (en) | Contact formation method of semiconductor device | |
KR950010852B1 (en) | Fine contact patterning method of semiconductor device | |
KR0139576B1 (en) | Method of manufacture in semicouductor device | |
KR100230735B1 (en) | Process for fabricating semiconductor device | |
JPH07321118A (en) | Method of forming semiconductor device interconnection | |
KR20010003206A (en) | Method of manufacturing SOI device | |
JP2828089B2 (en) | Method for manufacturing semiconductor device | |
KR970006268B1 (en) | Fabrication method of mosfet | |
JPH04343221A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |