KR19980058190A - Current size measurement circuit of memory cell - Google Patents

Current size measurement circuit of memory cell Download PDF

Info

Publication number
KR19980058190A
KR19980058190A KR1019960077502A KR19960077502A KR19980058190A KR 19980058190 A KR19980058190 A KR 19980058190A KR 1019960077502 A KR1019960077502 A KR 1019960077502A KR 19960077502 A KR19960077502 A KR 19960077502A KR 19980058190 A KR19980058190 A KR 19980058190A
Authority
KR
South Korea
Prior art keywords
current
memory cell
output
control signal
reference current
Prior art date
Application number
KR1019960077502A
Other languages
Korean (ko)
Other versions
KR100239715B1 (en
Inventor
이용구
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960077502A priority Critical patent/KR100239715B1/en
Publication of KR19980058190A publication Critical patent/KR19980058190A/en
Application granted granted Critical
Publication of KR100239715B1 publication Critical patent/KR100239715B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 메모리셀의 전류크기 측정회로에 관한 것으로, 종래의 장치는 메모리소자의 읽기 동작 시, 메모리셀의 전류를 기준전류와 비교하여 그에따라 ‘하이’또는 ‘로우’신호로 출력 하였기 때문에 메모리셀의 전류가 얼마나 크거나 적은지를 정확히 알 수 없는 문제점이 있었다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for measuring a current size of a memory cell. In the conventional apparatus, a memory cell is compared with a reference current in a read operation of a memory device. There was a problem that it is not known exactly how big or small the current in the cell.

본 발명은 이러한 종래의 문제점을 해결하기 위해 제어신호(CMSELOPO-3)에 따라 가변되는 기준전류를 출력하는 가변기준전류원과; 메모리셀의 전류와 상기 가변전류원의 기준전류(Icmref)를 비교하여 메모리셀의 전류의 크기를 검출하기 위한 전류크기검출수단과; 메모리셀의 전류를 증폭하기 위한 센스앰프와; 제어신호(/CMEN)에 따라 스위칭하여 메모리셀의 전류를 상기 전류크기검출수단 또는 상기 센스앰프에 인가하는 제1스위칭수단과; 제어신호(/CMEN)에 따라 스위칭하여 상기 센스앰프의 출력신호 또는 상기 전류크기검출수단의 출력신호를 선택하여 출력하는 제2스위칭수단으로 구성한 메모리셀의 전류크기 측정회로를 창안한 것으로, 이와같이 메모리셀의 전류의 크기를 측정할 수 있어 쓰기, 읽기 동작이 반복됨에 따라 메모리셀의 특성이 열화되기 쉬운 이피롬 또는 이이피롬 등의 특성을 검출할 수 있고, 메모리셀의 여유도 및 전압정도에 따른 변화를 측정할 수 있는 효과가 있다.The present invention provides a variable reference current source for outputting a reference current variable according to a control signal (CMSELOPO-3) to solve the conventional problems; Current magnitude detecting means for detecting the magnitude of the current in the memory cell by comparing the current in the memory cell with the reference current Icmref of the variable current source; A sense amplifier for amplifying the current of the memory cell; First switching means for switching in accordance with a control signal / CMEN to apply a current of a memory cell to the current magnitude detecting means or the sense amplifier; The current size measuring circuit of the memory cell constituted by a second switching means for switching the control signal / CMEN and selecting and outputting the output signal of the sense amplifier or the output signal of the current magnitude detecting means. It can measure the amount of current in the cell, and can detect characteristics such as Epirom or Epirom, which are susceptible to deterioration of the characteristics of memory cells as the write and read operations are repeated. It has the effect of measuring change.

Description

메모리셀의 전류크기 측정회로Current size measurement circuit of memory cell

제1도는 일반적인 반도체 메모리소자의 회로 구성도.1 is a circuit diagram of a general semiconductor memory device.

제2도는 본 발명의 일 실시예시도.2 is a diagram illustrating one embodiment of the present invention.

제3도는 비교기의 출력신호와 플립플립의 리셋트신호 그리고 플립플롭의 출력신호와의 관계를 나타낸 표.3 is a table showing the relationship between the output signal of the comparator, the reset signal of the flip-flop and the output signal of the flip-flop.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

100 : 가변기준전류원 200 : 전류크기검출부100: variable reference current source 200: current size detection unit

210 : 비교기 220 : 플립플롭210: comparator 220: flip-flop

230 : 인버터 300 : 센스앰프230: inverter 300: sense amplifier

400,500 : 제1,제2스위칭부400,500: 1st, 2nd switching part

본 발명은 메모리셀의 전류검출에 관한 것으로, 특히 메모리셀의 전류의 크기를 측정할 수 있어, 메모리셀의 특성이 변하기 쉬우 EPROM, EEPROM 등의 셀특성을 분석하는데 적당하도록 한 메모리셀의 전류크기 측정회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the detection of current in a memory cell. In particular, it is possible to measure the magnitude of the current of a memory cell, so that the size of the memory cell is suitable for analyzing cell characteristics such as EPROM, EEPROM, and the like. It relates to a measuring circuit.

일반적인 반도체 메모리소자의 읽기/쓰기 동작을 제1도를 참조하여 설명하면 다음과 같다.A read / write operation of a general semiconductor memory device will be described with reference to FIG.

메모리 소자는 임의의 번지를 지정하고, 그 번지에 데이타를 저장하고 읽는 기능을 가지고 있다.The memory device has a function of designating an arbitrary address, and storing and reading data at the address.

예를들어 임의의 번지를 지정하기 위한 워드라인(W/Li)과 컬럼게이트(Yi)에 의해 메모리셀(MC)이 지정되면, 그 지정된 메모리셀(MC)은 콘트롤로직에 의해 쓰기 또는 읽기 동작을 수행한다.For example, when a memory cell MC is designated by a word line W / Li and a column gate Yi for designating an arbitrary address, the designated memory cell MC writes or reads by control logic. Do this.

이때, 읽기 동작 수행시는 센스앰프(10)를 구동시켜 기준전류(Isref)와 메모리셀(MC)에 흐르는 전류(Icell)을 비교하여 그에따라 출력(Dout)을 ‘하이’또는 ‘로우’신호로 출력한다.At this time, when the read operation is performed, the sense amplifier 10 is driven to compare the reference current Isref with the current Iscell flowing in the memory cell MC, and accordingly, the output Dout is 'high' or 'low' signal. Will output

이상에서 설명한 바와같이 종래의 장치는 메모리소자의 읽기 동작시, 메모리셀의 전류를 기준전류와 비교하여 그에따라 ‘하이’또는 ‘로우’신호로 출력 하였기 때문에 메모리셀의 전류가 얼마나 크거나 적은지를 정확히 알 수 없는 문제점이 있었다.As described above, the conventional device compares the current of the memory cell with a reference current and outputs the signal as a 'high' or 'low' signal during the read operation of the memory device. There was a problem that was not exactly known.

본 발명의 목적은 이러한 종래의 문제점을 해결하기 위해 기준전류원의 기준전류를 가변하면서 메모리셀의 전류와 비교함으로써 메모리셀의 전류의 크기를 정확히 측정할 수 있어 쓰기, 읽기 동작이 반복됨에 따라 메모리셀의 특성이 열화되기 쉬운 이피롬 또는 이이피롬 등의 특성을 검출할 수 있는 메모리셀의 전류크기 측정회로를 제공하는데 있다.An object of the present invention is to solve the conventional problems by varying the reference current of the reference current source while comparing the current of the memory cell to accurately measure the current of the memory cell, so that the write and read operations are repeated. The present invention provides a circuit for measuring a current size of a memory cell capable of detecting a property such as pyrom or ypyrom, which tends to deteriorate.

상기 본 발명의 목적을 달성하기 위한 메모리셀의 전류검출 회로는 제어신호에 따라 가변되는 기준전류를 출력하는 가변기준전류원과; 메모리셀의 전류와 상기 가변전류원의 기준전류를 비교하여 메모리셀의 전류의 크기를 검출하기 위한 전류크기검출수단과; 메모리셀의 전류를 증폭하기 위한 센스앰프와; 제어신호에 따라 스위칭 하여 메모리셀의 전류를 상기 전류크기검출수단 또는 상기 센스앰프에 인가하는 제1스위칭수단과; 제어신호에 따라 스위칭하여 상기 센스앰프의 출력신호 또는 상기 전류크기 검출수단의 출력신호를 선택하여 출력하는 제2스위칭수단으로 구성한다.The current detection circuit of the memory cell for achieving the object of the present invention includes a variable reference current source for outputting a reference current that is variable in accordance with a control signal; Current magnitude detecting means for detecting the magnitude of the current of the memory cell by comparing the current of the memory cell with the reference current of the variable current source; A sense amplifier for amplifying the current of the memory cell; First switching means for switching in response to a control signal to apply a current of a memory cell to the current magnitude detecting means or the sense amplifier; And second switching means for switching in accordance with a control signal to select and output an output signal of the sense amplifier or an output signal of the current magnitude detecting means.

이하, 본 발명의 작용 및 효과에 관하여 일 실시예를 들어 설명한다.Hereinafter, the operation and effects of the present invention will be described with reference to one embodiment.

제2도는 본 발명의 일 실시예시도로서, 이에 도시한 바와같이 제어신호(CMSELOPO-3)에 따라 가변되는 기준전류를 출력하는 가변기준전류원(100)과; 메모리셀의 전류와 상기 가변기준전류원(100)의 기준전류(Icmref)를 비교하여 메모리셀의 전류의 크기를 검출하기 위한 전류크기검출부(200)와; 메모리셀의 전류를 증폭하기 위한 센스앰프(300)와; 제어신호(/CMEN)에 따라 스위칭하여 메모리셀의 전류를 상기 전류크기검출부(200) 또는 상기 센스앰프(300)에 인가하는 제1스위칭부(400)와; 제어신호(/CMEN)에 따라 스위칭하여 상기 센스앰프(300)의 출력신호 또는 상기 전류크기검출부(200)의 출력신호를 선택하여 출력하는 제2스위칭부(500)로 구성한다.2 is an exemplary view of the present invention, and a variable reference current source 100 for outputting a reference current variable according to a control signal CMSELOPO-3, as shown therein; A current magnitude detection unit 200 for detecting the magnitude of the current of the memory cell by comparing the current of the memory cell with the reference current Icmref of the variable reference current source 100; A sense amplifier 300 for amplifying a current of the memory cell; A first switching unit 400 for switching in response to a control signal / CMEN to apply a current of a memory cell to the current size detection unit 200 or the sense amplifier 300; The second switching unit 500 may be configured to switch according to a control signal / CMEN and select and output an output signal of the sense amplifier 300 or an output signal of the current magnitude detector 200.

상기 전류크기검출부(200)는 상기 가변기준전류원(100)의 기준전류와 상기 메모리셀의 전류를 비교하여 그에따른 신호를 출력하는 비교기(210)와; 상기 비교기(210)의 출력신호를 보유하는 플립플롭(220)과; 상기 플립플롭(220)의 출력신호를 반전출력하는 인버터(230)로 구성한다.The current magnitude detection unit 200 includes a comparator 210 for comparing a reference current of the variable reference current source 100 with a current of the memory cell and outputting a signal corresponding thereto; A flip-flop 220 holding an output signal of the comparator 210; Inverter 230 for inverting the output signal of the flip-flop 220 is configured.

상기 제1스위칭부(400)는 제어신호(/CMEN)에 따라 온/오프되어 메모리셀의 전류를 출력/차단하는 엔모스트랜지스터(N1)와; 상기 제어신호(/CMEN)를 반전출력하는 인버터(INV1)와; 상기 인버터(INV1)의 출력신호에 따라 온/오프되어 메모리셀의 전류를 출력/차단하는 엔모스트랜지스터(N3)로 구성한다.The first switching unit 400 includes an NMOS transistor N1 that is turned on / off according to a control signal / CMEN to output / block current of a memory cell; An inverter INV1 for inverting and outputting the control signal / CMEN; The enMOS transistor N3 is turned on / off according to the output signal of the inverter INV1 to output / block current of the memory cell.

상기 제2스위칭부(500)는 제어신호(/CMEN)에 따라 온/오프되어 인버터(X2)를 통한 센스앰프(300)의 출력전류를 출력/차단하는 엔모스트랜지스터(N2)와; 상기 제어신호(/CMEN)를 반전출력하는 인버터(INV2)와; 상기 인버터(INV2)의 출력신호에 따라 온/오프되어 전류크기검출부(200)의 전류를 출력/차단하는 엔모스트랜지스터(N4)로 구성한다.The second switching unit 500 is on / off according to the control signal / CMEN (enmotransistor N2) for outputting / blocking the output current of the sense amplifier 300 through the inverter (X2); An inverter INV2 for inverting and outputting the control signal / CMEN; It is configured as an en-mo transistor (N4) is turned on / off according to the output signal of the inverter (INV2) to output / cut off the current of the current size detection unit 200.

상기 가변기준전류원(100)은 기준전압에 따라 턴온되어 소정전류를 출력하는 피모스트랜지스터(PC1,PC2,PC4,PC8)와; 제어신호(CMSELOPO-3)에 따라 각기 턴온되어 상기 피모스트랜지스터(PC1,PC2,PC4,PC8)의 각 출력전류를 출력하는 엔모스트랜지스터(MN1,MN2,MN4,MN8)로 구성한다.The variable reference current source 100 includes a PMOS transistor (PC1, PC2, PC4, PC8) is turned on in accordance with a reference voltage to output a predetermined current; Each of the NMOS transistors MN1, MN2, MN4 and MN8 is turned on according to the control signal CMSELOPO-3 to output the respective output currents of the PMOS transistors PC1, PC2, PC4 and PC8.

상기 피모스트랜지스터(PC1,PC2,PC4,PC8)의 출력전류는 차례로 배수크기의 전류를 출력하도록 한다.The output currents of the PMOS transistors PC1, PC2, PC4, and PC8 in turn output currents of multiple magnitudes.

이와같이 구성한 본 발명의 일 실시예의 동작은 다음과 같다.Operation of one embodiment of the present invention configured as described above is as follows.

먼저, 일반적인 읽기동작시에는 제어신호(/CMEN)를 ‘하이’로 한다. 그러면 엔모스트랜지스터(N1,N2)가 턴온되어 메모리셀의 전류를 센스앰프(300)를 통해 증폭되어 출력된다.First, the control signal / CMEN is set to high during a normal read operation. Then, the NMOS transistors N1 and N2 are turned on to amplify and output the current of the memory cell through the sense amplifier 300.

그러나 메모리셀의 전류의 크기를 검출하기 위해서는 제어신호(/CMEN)를 ‘로우’로 하고, 플립플롭(220)의 리셋트신호(/CMINIT)도 ‘로우’로 한다.However, in order to detect the magnitude of the current of the memory cell, the control signal / CMEN is set to 'low' and the reset signal / CMINIT of the flip-flop 220 is set to 'low'.

이와같이 하면 엔모스트랜지스터(N3,N4)가 턴온되어 메모리셀의 전류를 비교기(210)의 반전입력단자(－)에 인가된다.In this case, the n-MOS transistors N3 and N4 are turned on to apply the current of the memory cell to the inverting input terminal (−) of the comparator 210.

이때, 가변기준전류원(100)의 기준전류(Icmref)는 16가지 크기의 전류를 출력할 수 있는데, 처음에는 제어신호(/CMSELOPO-3)신호를 순서대로 ‘로우-로우-로우-하이’로 하여 그때의 출력전류를 기준전류(Icmref)로 하여 출력한다.At this time, the reference current (Icmref) of the variable reference current source 100 may output a current of 16 sizes, first, the control signal (/ CMSELOPO-3) signal in order 'low-low-low-high' The output current at that time is used as the reference current (Icmref).

따라서 상기 기준전류(Icmref)와 상기 메모리셀의 전류를 입력받은 비교기(210)는 그에따른 신호를 출력하는데, 이때, 기준전류(Icmref)가 메모리셀의 전류보다 작으면 ‘로우’신호가 출력된다.Accordingly, the comparator 210 receiving the reference current Icmref and the current of the memory cell outputs a corresponding signal. When the reference current Icmref is smaller than the current of the memory cell, a low signal is output. .

따라서 플립플롭(220)의 출력은 ‘하이’가 되고, 이는 인버터(230)를 통해 반전되고, 엔모스트랜지스터(N4)를 통해 최종 출력된다.Therefore, the output of the flip-flop 220 is 'high', which is inverted through the inverter 230, the final output through the NMOS transistor (N4).

이와같이 기준전류(Icmref)가 메모리셀의 전류보다 작으면 기준전류(Icmref)를 한 단계씩 크게하여 계속비교한다.As such, when the reference current Icmref is smaller than the current of the memory cell, the reference current Icmref is increased by one step to continue comparison.

이후, 기준전류(Icmref)가 메모리셀의 전류보다 크면 비교기(210)의 출력신호는 ‘하이’가 되고, 이를 입력받은 플립플롭(220)은 ‘로우’로 셋트되고, 이 셋트된 신호는 인버터(230)를 통해 ‘하이’로 반전되고, 엔모스트랜지스터(N4)를 통해 최종 출력된다.Thereafter, when the reference current Icmref is greater than the current of the memory cell, the output signal of the comparator 210 becomes 'high', and the flip-flop 220 which receives the input signal is set to 'low', and the set signal is an inverter. It is reversed to 'high' through 230, and is finally output through the NMOS transistor N4.

이와같이 기준전류(Icmref)가 메모리셀의 전류보다 큰 경우의 기준전류(Icmref)의 크기를 측정하면 메모리셀의 전류의 크기를 측정할 수 있다.As such, when the magnitude of the reference current Icmref is greater than the current of the memory cell, the magnitude of the current of the memory cell can be measured.

상기 비교기(210)의 출력신호(CMSOUT)와 플립플립의 리셋트신호(/CMINIT) 그리고 플립플롭(220)의 출력신호(/CMOUT)와의 관계를 표로 나타내면 제3도에 도시한 바와같다.The relationship between the output signal CMSOUT of the comparator 210 and the reset signal / CMINIT of the flip-flop and the output signal / CMOUT of the flip-flop 220 is shown in FIG. 3.

이상에서 상세히 설명한 바와같이 본 발명은 메모리셀의 전류의 크기를 측정할 수 있어 쓰기, 읽기 동작이 반복됨에 따라 메모리셀의 특성이 열화되기 쉬운 이피롬 또는 이이피롬 등의 특성을 검출할 수 있고, 메모리셀의 여유도 및 전압정도에 따른 변화를 측정할 수 있는 효과가 있다.As described in detail above, the present invention can measure the magnitude of the current of the memory cell, thereby detecting characteristics such as pyrom or Ypyrom, which are susceptible to deterioration of characteristics of the memory cell as the write and read operations are repeated. There is an effect that can measure the change depending on the margin and voltage of the memory cell.

Claims (4)

제어신호(CMSELOPO-3)에 따라 가변되는 기준전류를 출력하는 가변기준전류원과; 메모리셀의 전류와 상기 가변전류원의 기준전류(Icmref)를 비교하여 메모리셀의 전류의 크기를 검출하기 위한 전류크기검출수단과; 메모리셀의 전류를 증폭하기 위한 센스앰프와; 제어신호(/CMEN)에 따라 스위칭하여 메모리셀의 전류를 상기 전류크기검출수단 또는 상기 센스앰프에 인가하는 제1스위칭수단과; 제어신호(/CMEN)에 따라 스위칭하여 상기 센스앰프의 출력신호 또는 상기 전류크기검출수단의 출력신호를 선택하여 출력하는 제2스위칭수단으로 구성한 것을 특징으로 하는 메모리셀의 전류크기 측정회로.A variable reference current source for outputting a reference current variable according to the control signal CMSELOPO-3; Current magnitude detecting means for detecting the magnitude of the current in the memory cell by comparing the current in the memory cell with the reference current Icmref of the variable current source; A sense amplifier for amplifying the current of the memory cell; First switching means for switching in accordance with a control signal / CMEN to apply a current of a memory cell to the current magnitude detecting means or the sense amplifier; And a second switching means for switching in accordance with a control signal (/ CMEN) to select and output an output signal of the sense amplifier or an output signal of the current magnitude detection means. 제1항에 있어서, 전류크기검출수단은 상기 가변기준전류원의 기준전류와 상기 메모리셀의 전류를 비교하여 그에따른 신호를 출력하는 비교수단과; 상기 비교수단의 출력신호를 보유하는 플립플롭과; 상기 플립플롭의 출력신호를 반전출력하는 인버터로 구성한 것을 특징으로 하는 메모리셀의 전류크기 측정회로.2. The apparatus of claim 1, wherein the current magnitude detecting means comprises: comparing means for comparing a reference current of the variable reference current source with a current of the memory cell and outputting a corresponding signal; A flip-flop holding an output signal of said comparing means; And an inverter for inverting and outputting the output signal of the flip-flop. 제1항에 있어서, 가변기준전류원은 기준전압에 따라 턴온되어 소정전류를 출력하는 피모스트랜지스터(PC1,PC2,PC4,PC8)와; 제어신호(CMSELOPO-3)에 따라 각기 턴온되어 산기 피모스트랜지스터(PC1,PC2,PC4,PC8)의 각 출력전류를 출력하는 엔모스트랜지스터(MN1,MN2,MN4,MN8)로 구성한 것을 특징으로 하는 메모리셀의 전류크기 측정회로.The variable reference current source of claim 1, further comprising: a PMOS transistor (PC1, PC2, PC4, PC8) turned on according to a reference voltage to output a predetermined current; Each of the NMOS transistors MN1, MN2, MN4, and MN8 is turned on according to the control signal CMSELOPO-3 to output the respective output currents of the diffuser PMOS transistors PC1, PC2, PC4, and PC8. Current size measurement circuit of memory cell. 제3항에 있어서, 상기 피모스트랜지스터(PC1,PC2,PC4,PC8)의 출력전류는 차례로 배수크기의 전류를 출력하는 것을 특징으로 하는 메모리셀의 전류크기 측정회로.4. The circuit of claim 3, wherein the output currents of the PMOS transistors (PC1, PC2, PC4, PC8) sequentially output currents of multiple magnitudes.
KR1019960077502A 1996-12-30 1996-12-30 Measure circuit for current of memory cell KR100239715B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960077502A KR100239715B1 (en) 1996-12-30 1996-12-30 Measure circuit for current of memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077502A KR100239715B1 (en) 1996-12-30 1996-12-30 Measure circuit for current of memory cell

Publications (2)

Publication Number Publication Date
KR19980058190A true KR19980058190A (en) 1998-09-25
KR100239715B1 KR100239715B1 (en) 2000-03-02

Family

ID=19492540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077502A KR100239715B1 (en) 1996-12-30 1996-12-30 Measure circuit for current of memory cell

Country Status (1)

Country Link
KR (1) KR100239715B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548587B1 (en) * 1998-09-10 2006-04-07 주식회사 하이닉스반도체 Reference cell monitoring circuit for flash memory
KR101105434B1 (en) * 2009-03-02 2012-01-17 주식회사 하이닉스반도체 Apparatus and method for evaluating a current sensing characteristic for a semicondoctor memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548587B1 (en) * 1998-09-10 2006-04-07 주식회사 하이닉스반도체 Reference cell monitoring circuit for flash memory
KR101105434B1 (en) * 2009-03-02 2012-01-17 주식회사 하이닉스반도체 Apparatus and method for evaluating a current sensing characteristic for a semicondoctor memory device
US8159891B2 (en) 2009-03-02 2012-04-17 Hynix Semiconductor Inc. Sensing characteristic evaluating apparatus for semiconductor device and method thereof

Also Published As

Publication number Publication date
KR100239715B1 (en) 2000-03-02

Similar Documents

Publication Publication Date Title
KR100681225B1 (en) Semiconductor memory device generating accurate internal reference voltage
US5343086A (en) Automatic voltage detector control circuitry
US5889702A (en) Read circuit for memory adapted to the measurement of leakage currents
US6434068B1 (en) Nonvolatile semiconductor memory with testing circuit
KR940016278A (en) Nonvolatile Semiconductor Memory That Holds Stored Data
US7330375B2 (en) Sense amplifier circuit for parallel sensing of four current levels
KR100618840B1 (en) Sense circuit for low power supply voltage flash memory device
US6590820B2 (en) Sense amplifier with reference cell circuit
US6584007B2 (en) Circuit and method for testing a ferroelectric memory device
KR100583278B1 (en) Flash cell fuse circuit and method of fusing using the same
KR100239715B1 (en) Measure circuit for current of memory cell
JPH081755B2 (en) Replacement address judgment circuit
KR20030042680A (en) Flash memory device
KR20000052681A (en) Overvoltage detection circuit for test mode selection
KR950006876A (en) Roll call circuit
KR100689804B1 (en) high voltage generating circuit of a semiconductor memory device
KR0140161B1 (en) Detector circuit of memory cell
KR100266644B1 (en) Input buffer circuit
KR100244469B1 (en) Semiconductor memory device
KR100284136B1 (en) Flash memory device
KR100280480B1 (en) Multilevel Cell Lead Circuit of Flash Epirom
KR100469375B1 (en) Flash memory device
KR100233282B1 (en) Sector non-protect detection/sensing circuit of a flash memory
KR950008403B1 (en) Memory device with multi level error tester
KR100197561B1 (en) Circuit of parallel bit test of semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee