KR100548587B1 - Reference cell monitoring circuit for flash memory - Google Patents
Reference cell monitoring circuit for flash memory Download PDFInfo
- Publication number
- KR100548587B1 KR100548587B1 KR1019980037419A KR19980037419A KR100548587B1 KR 100548587 B1 KR100548587 B1 KR 100548587B1 KR 1019980037419 A KR1019980037419 A KR 1019980037419A KR 19980037419 A KR19980037419 A KR 19980037419A KR 100548587 B1 KR100548587 B1 KR 100548587B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- cell
- reference cell
- reference voltage
- drain
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 플래시 메모리의 기준셀 모니터링 회로에 관한 것으로, 종래의 회로에 있어서는 기준전압 측정부의 입/출력 패드를 통해서 디지탈 방식('하이' 혹은 '로우'레벨만 측정가능)으로 기준셀을 모니터링함으로써, 기준셀의 문턱전압이 얼마 만큼 프로그램 되었는지 알 수 없기 때문에 정확한 기준전압 생성이 불가능하며 따라서 기준전압의 레벨에 따라 '하이' 메모리셀과 '로우' 메모리셀을 읽는 속도가 다르게 되고 느린 속도에 기준이 맞추어지기 때문에 전체적으로는 데이터를 읽는 속도가 느려지게 되는 문제점이 있었다. 따라서, 본 발명은 입/출력 패드를 통해 외부에서 직접 기준셀의 전류를 측정하여 기준전압을 제어하게 하므로써 기준전압의 정밀한 제어가 가능하게 되어 메모리셀의 리드시 판정기준이 '하이'메모리셀과 '로우' 메모리셀중 어느쪽으로도 치우치지 않는 중간의 전압을 출력하여 데이터의 리드속도를 빠르게 하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference cell monitoring circuit of a flash memory. In the conventional circuit, the reference cell is monitored in a digital manner (only 'high' or 'low' level can be measured) through an input / output pad of the reference voltage measuring unit. In addition, since it is impossible to know how much the threshold voltage of the reference cell is programmed, it is impossible to generate an accurate reference voltage. Therefore, the reading speed of the 'high' memory cell and the 'low' memory cell differs according to the reference voltage level. As a result, the overall reading speed is slow. Accordingly, the present invention enables precise control of the reference voltage by measuring the current of the reference cell directly from the outside through the input / output pad to control the reference voltage. It outputs an intermediate voltage that is not biased to any of the 'low' memory cells, thereby increasing the read speed of data.
Description
본 발명은 플래시 메모리의 기준셀 모니터링 회로에 관한 것으로, 특히 메모리 데이터를 리드(read)할 때 기준이 되는 셀의 전류를 측정하여 기준전압을 제어하도록 함으로써 정밀한 기준전압을 얻을 수 있는 플래시 메모리의 기준셀 모니터링 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference cell monitoring circuit of a flash memory. In particular, a reference of a flash memory capable of obtaining a precise reference voltage by measuring a current of a reference cell to control a reference voltage when reading memory data is obtained. It relates to a cell monitoring circuit.
도1은 종래 플래시 메모리의 기준셀 모니터링 회로도로서, 이에 도시된 바와 같이 기준셀(REF CELL)의 드레인에 전압을 공급하여 문턱전압(Vt:threshhold voltage)을 프로그램하는 문턱전압 제어부(10)와; 데이터 리드(read)시에 상기 기준셀(REF CELL)의 드레인에 전압을 걸어 이때 흐르는 전류의 양에 의해 기준전압(Reference voltage)을 생성하는 기준전압 발생부(20)와; 상기 기준전압 발생부(20)에서 생성된 기준전압이 정확한가를 메모리 내부에서 측정하여 기준전압을 조절할 수 있도록 하는 기준전압 측정부(30)와; 문턱전압에 의해 데이터를 읽기위한 기준전압을 생성시키는 기준셀(REF CELL)로 구성된다.1 is a reference cell monitoring circuit diagram of a conventional flash memory, and as shown therein, a threshold voltage controller 10 for supplying a voltage to a drain of a reference cell REF CELL to program a threshold voltage (Vt); A reference voltage generator 20 which applies a voltage to the drain of the reference cell REF CELL at the time of data read and generates a reference voltage by the amount of current flowing in the reference cell; A reference voltage measuring unit 30 for adjusting the reference voltage by measuring whether the reference voltage generated by the reference voltage generator 20 is accurate in the memory; The reference cell is configured to generate a reference voltage for reading data by the threshold voltage.
여기서, 상기 문턱전압 제어부(10)는 소오스에 고전압(VP)을 입력받고, 게이트와 드레인이 공통 접속된 피모스 트랜지스터(MP2)와; 드레인이 상기 피모스 트랜지스터(MP2)의 드레인에 접속된 엔모스 트랜지스터(MN3)와; 비반전 단자(+)에 비교전압(VREF2)을 입력받고, 반전 단자(-)와 그 출력단(OUT)은 각각 상기 엔모스 트랜지스터(MN3)의 소오스 및 게이트에 접속된 비교기(AMP1)와; 드레인이 상기 엔모스 트랜지스터(MN3)의 소오스에 접속되고, 게이트에 게이트신호(YG3)를 받아 도통 제어되어 그 소오스가 기준셀(REF CELL)의 드레인에 접속되는 엔모스 트랜지스터(MN4)로 구성된다.Here, the threshold voltage controller 10 includes a PMOS transistor MP2 having a high voltage VP input to a source and having a gate and a drain connected in common; An NMOS transistor MN3 having a drain connected to the drain of the PMOS transistor MP2; A comparator (AMP1) connected to a source and a gate of the NMOS transistor (MN3), for which a comparison voltage (VREF2) is input to a non-inverting terminal (+), and an inverting terminal (-) and an output terminal (OUT) thereof are respectively connected; A drain is connected to the source of the NMOS transistor MN3, and the gate signal YG3 is connected to the gate to conduct conduction, and the source is configured as the NMOS transistor MN4 connected to the drain of the reference cell REF CELL. .
상기 기준전압 발생부(20)는 소오스에 전원전압(VDD)을 입력받고, 게이트와 드레인이 공통 접속된 피모스 트랜지스터(MP3)와; 드레인이 상기 피모스 트랜지스터(MP2)의 드레인에 접속된 엔모스 트랜지스터(MN5)와; 비반전 단자(+)에 비교전압(VREF3)을 입력받고, 반전 단자(-)와 그 출력단(OUT)은 각각 상기 엔모스 트랜지스터(MN5)의 소오스 및 게이트에 접속된 비교기(AMP2)와; 드레인이 상기 엔모스 트랜지스터(MN5)의 소오스에 접속되고, 게이트에 게이트신호(YG2)를 받아 도통 제어되어 그 소오스가 기준셀(REF CELL)의 드레인에 접속되는 엔모스 트랜지스터(MN6)와; 소오스에 전원전압(VDD)을 입력받고, 게이트가 상기 피모스 트랜지스터(MP3)의 게이트와 공통 접속된 피모스 트랜지스터(MP4)와; 소오스가 접지되고 게이트와 드레인이 상기 피모스 트랜지스터(MP4)의 드레인에 접속되어 그 접속점에서 기준전압을 출력하여 센스앰프(미도시)에 출력하는 엔모스 트랜지스터(MN7)로 구성된다.The reference voltage generator 20 includes a PMOS transistor MP3 having a source voltage VDD input to a source, and having a gate and a drain connected in common; An NMOS transistor MN5 having a drain connected to the drain of the PMOS transistor MP2; A comparator AMP2 connected to a source and a gate of the NMOS transistor MN5, the comparison terminal VREF3 being input to a non-inverting terminal +, and an inverting terminal (-) and an output terminal OUT thereof; An NMOS transistor MN6 having a drain connected to the source of the NMOS transistor MN5, the conduction being controlled by receiving a gate signal YG2 at a gate thereof, and the source connected to the drain of the reference cell REF CELL; A PMOS transistor MP4 whose source voltage VDD is input to the source and whose gate is commonly connected to the gate of the PMOS transistor MP3; The source is grounded, the gate and the drain are connected to the drain of the PMOS transistor MP4, and the NMOS transistor MN7 outputs a reference voltage at the connection point and outputs it to a sense amplifier (not shown).
또한, 상기 기준전압 측정부(30)는 비반전 단자(+)에 상기 기준전압 발생부(20)에서 생성된 기준전압을 입력받고, 반전 단자(-)에 기준셀 측정전압을 입력받아 비교하는 비교기(AMP3)와; 상기 비교기(AMP3)의 출력을 반전하는 인버터(INV)로 구성된 것으로 이와 같이 구성된 종래 회로의 동작 및 작용을 설명하면 다음과 같다.In addition, the reference voltage measuring unit 30 receives the reference voltage generated by the reference voltage generator 20 at the non-inverting terminal (+), and compares the reference cell measuring voltage at the inverting terminal (-). A comparator (AMP3); Referring to the operation and operation of the conventional circuit configured as an inverter (INV) inverting the output of the comparator (AMP3) as follows.
먼저, 기준셀(REF CELL)을 소정의 문턱전압(Vt)으로 프로그램하기 위해서 피모스 트랜지스터(MP2)와 비교기(AMP1)에 고전압(VP : 약 8∼9V)과 비교전압(VREF2 : 약 4∼6V)을 각각 인가하고, 게이트신호(YG3)를 인가하여 엔모스 트랜지스터(MN4)를 턴온시킨다.First, in order to program the reference cell REF CELL to a predetermined threshold voltage Vt, the PMOS transistor MP2 and the comparator AMP1 have a high voltage (VP: about 8 to 9V) and a comparison voltage (VREF2: about 4 to 6V) is applied, and gate signal YG3 is applied to turn on NMOS transistor MN4.
이때 비교기(AMP1)에 인가하는 비교전압(VREF2)을 6V라고 했을 경우 상기 비교기(AMP1)의 출력에 의해 턴온된 엔모스 트랜지스터(MN3,MN4)를 거쳐 기준셀의 드레인에 공급되는 전압은 약 6V가 된다.When the comparison voltage VREF2 applied to the comparator AMP1 is 6 V, the voltage supplied to the drain of the reference cell through the NMOS transistors MN3 and MN4 turned on by the output of the comparator AMP1 is about 6 V. Becomes
이와 같은 상태에서 기준셀(REF CELL)에 고전압(약 8∼9V)의 워드라인 신호(RW)를 인가하면 그 인가되는 시간에 따라 문턱전압(Vt)이 상승하게 되고, 원하는 전압으로 프로그램되었다고 생각되면 이제 그 상태를 측정하기 위해 저전압의 게이트신호(YG2)를 인가하여 엔모스 트랜지스터(MN4)를 턴오프시키고, 대신 엔모스 트랜지스터(MN6)에 고전압의 게이트신호(YG3)를 인가하여 턴온시키고, 피모스 트랜지스터(MP3) 및 비교기(AMP2)에 전원전압(VDD : 약 3.3V)과 비교전압(약 1.5V)을 인가한다.In this state, when the word line signal RW having a high voltage (approximately 8 to 9 V) is applied to the reference cell REF CELL, the threshold voltage Vt is increased according to the applied time. In order to measure the state, the low voltage gate signal YG2 is applied to turn off the NMOS transistor MN4, and instead, the high voltage gate signal YG3 is applied to the NMOS transistor MN6 to turn on. A power supply voltage (VDD: about 3.3V) and a comparison voltage (about 1.5V) are applied to the PMOS transistor MP3 and the comparator AMP2.
이에 따라 상기 비교기(AMP2)의 출력에 의해 턴온된 엔모스 트랜지스터(MN5)를 거쳐 기준셀(REF CELL)의 드레인에 공급되는 전압은 약 1.3V 정도가 되고, 워드라인신호(RW)의 레벨도 전원전압(VDD)과 비슷한 3.3V가 공급된다.Accordingly, the voltage supplied to the drain of the reference cell REF CELL through the NMOS transistor MN5 turned on by the output of the comparator AMP2 is about 1.3V, and the level of the word line signal RW is also increased. 3.3V is supplied, similar to the supply voltage (VDD).
이때, 기준셀(REF CELL)에 프로그램된 문턱전압(Vt)에 따라 문턱전압(Vt)이 높게 설정되어 있을 경우는 전류가 적게 흐르고, 문턱전압(Vt)이 낮게 설정되어 있을 경우는 전류가 많이 흐르게 되어 피모스 트랜지스터(MP4)의 게이트에 인가되는 전압레벨도 기준셀(REF CELL)에 흐르는 전류량에 따라 조절되어 당연히 엔모스 트랜지스터(MN7)의 드레인에서 검출되는 기준전압도 변화하게 된다.At this time, when the threshold voltage Vt is set high according to the threshold voltage Vt programmed in the reference cell REF CELL, the current flows less, and when the threshold voltage Vt is set low, the current is large. The voltage level applied to the gate of the PMOS transistor MP4 is also adjusted according to the amount of current flowing through the reference cell REF CELL, so that the reference voltage detected at the drain of the NMOS transistor MN7 is naturally changed.
다만, 그 변화량이 미소하므로 기준전압으로써의 역할에는 큰 영향을 주지 않으므로 그 기준전압을 센스앰프(미도시)에 출력하여 데이터 리드시에 그 값을 판단하는 기준이 되게 한다.However, since the change amount is small, it does not have a significant influence on the role as the reference voltage. Therefore, the reference voltage is output to a sense amplifier (not shown) to serve as a reference for determining the value at the time of data reading.
또한, 상기에서 생성된 기준전압은 기준전압 측정부(30)에 입력되어 그 값에 따라 기준셀(REF CELL)의 문턱전압(Vt)을 조절하여 항상 일정한 기준전압이 생성되도록 하는데 일단, 비교기(AMP3)의 비반전 단자(+)에 입력되는 기준전압과 반전 단자(-)에 입력되는 기준셀 측정전압을 비교하여 '하이'가 출력되면 기준셀(REF CELL)의 프로그램을 종료하고, '로우'가 출력되면 문턱전압 제어부(10)에 게이트신호(YG2)를 인가하여 비교기(AMP3)의 출력이 '하이'가 될 때까지 기준셀(REF CELL)을 프로그램한다.In addition, the generated reference voltage is input to the reference voltage measuring unit 30 to adjust the threshold voltage Vt of the reference cell REF CELL according to the value so that a constant reference voltage is always generated. When the 'high' is outputted by comparing the reference voltage inputted to the non-inverting terminal (+) of the AMP3 and the reference voltage inputted to the inverting terminal (-), the program of the reference cell (REF CELL) is terminated. Is output, the reference cell REF CELL is programmed until the output of the comparator AMP3 becomes 'high' by applying the gate signal YG2 to the threshold voltage controller 10.
이때, 입/출력 패드(31)에서는 인버터(INV)에 의해 상기 비교기(AMP3)출력과 반대레벨이 출력되어 모니터링하게 된다.In this case, the input / output pad 31 outputs the level opposite to the output of the comparator AMP3 by the inverter INV for monitoring.
이와 같이 조금씩 기준셀(REF CELL)을 프로그램하는 과정과 확인하는 과정을 반복하면서 기준전압을 생성하게 된다.As described above, the reference voltage is generated while repeating the programming and checking of the reference cell.
이때, 참고적으로 상기 기준셀 측정전압은 기준셀(REF CELL)이 적당하게 프로그램되었는지를 검사할 수 있도록 적당한 전압(약 1∼1.5V)을 발생시켜 공급해주며, 가장 적정한 기준셀(REF CELL)의 문턱전압은 '하이'인 메모리셀의 문턱전압이 약 4V, '로우'인 메모리셀의 문턱전압이 약 0.7V라고 할 때 그 중간정도가 되는 약 2V인 경우가 된다. In this case, for reference, the reference cell measurement voltage generates and supplies an appropriate voltage (about 1 to 1.5V) so that the reference cell (REF CELL) can be properly programmed, and the most appropriate reference cell (REF CELL). When the threshold voltage of the memory cell 'high' is about 4V and the threshold voltage of the memory cell 'low' is about 0.7V, the threshold voltage is about 2V.
그러나, 상기 종래의 회로에 있어서는 기준전압 측정부의 입/출력 패드를 통해서 디지탈 방식('하이' 혹은 '로우'레벨만 측정가능)으로 기준셀을 모니터링함으로써, 기준셀의 문턱전압이 얼마 만큼 프로그램 되었는지 알 수 없기 때문에 정확한 기준전압 생성이 불가능하며 따라서 기준전압의 레벨에 따라 '하이' 메모리셀과 '로우' 메모리셀을 읽는 속도가 다르게 되고 느린 속도에 기준이 맞추어지기 때문에 전체적으로는 데이터를 읽는 속도가 느려지게 되는 문제점이 있었다.However, in the conventional circuit, the threshold voltage of the reference cell is programmed by monitoring the reference cell in a digital manner (only a 'high' or 'low' level can be measured) through an input / output pad of the reference voltage measuring unit. Since it is impossible to generate an accurate reference voltage, the reading speed of the 'high' memory cells and the 'low' memory cells differs depending on the level of the reference voltage. There was a problem of slowing down.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 입/출력 패드를 통해 외부에서 직접 기준셀의 전류를 측정하여 기준전압을 제어하게 하므로써 기준전압의 정밀한 제어가 가능하게 되어 메모리셀의 리드시 판정기준이 '하이'메모리셀과 '로우' 메모리셀중 어느쪽으로도 치우치지 않는 중간의 전압을 출력하여 데이터의 리드속도를 빠르게 하는 플래시 메모리의 기준셀 모니터링 회로를 제공 하는데 그 목적이 있다.Therefore, the present invention has been created to solve the above-mentioned conventional problems, and it is possible to precisely control the reference voltage by measuring the current of the reference cell directly from the outside through an input / output pad to control the reference voltage. It provides a reference cell monitoring circuit of a flash memory that speeds up the data read rate by outputting an intermediate voltage that does not bias either the 'high' memory cell or the 'low' memory cell. There is a purpose.
이와 같은 목적을 달성하기 위한 본 발명의 구성은, 기준셀(REF CELL)의 드레인에 전압을 공급하여 문턱전압(Vt:threshhold voltage)을 프로그램하는 문턱전압 제어부와; 데이터 리드(read)시에 상기 기준셀(REF CELL)의 드레인에 전압을 걸어 이때 흐르는 전류의 양에 의해 기준전압(Reference voltage)을 생성하는 기준전압 발생부와; 상기 기준전압 발생부에서 생성된 기준전압이 정확한가를 메모리 내부에서 측정하여 기준전압을 조절할 수 있도록 하는 기준전압 측정부와; 문턱전압에 의해 데이터를 읽기위한 기준전압을 생성시키는 기준셀(REF CELL)로 구성된 플래시 메모리의 기준셀 모니터링 회로에 있어서, 문턱전압이 프로그램된 기준셀에 소정전압을 인가하면서 그 기준셀에 흐르는 전류를 측정할 수 있는 셀전류 측정부를 더 포함하여 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.The configuration of the present invention for achieving the above object, the threshold voltage controller for supplying a voltage to the drain of the reference cell (REF CELL) to program a threshold voltage (Vt: threshold voltage); A reference voltage generator configured to apply a voltage to the drain of the reference cell during data read and generate a reference voltage based on the amount of current flowing at this time; A reference voltage measuring unit configured to adjust the reference voltage by measuring whether the reference voltage generated by the reference voltage generating unit is accurate in the memory; In a reference cell monitoring circuit of a flash memory comprising a reference cell (REF CELL) for generating a reference voltage for reading data by a threshold voltage, a current flowing in the reference cell while applying a predetermined voltage to the reference cell in which the threshold voltage is programmed. It is achieved by further comprising a cell current measuring unit capable of measuring, when described in detail with reference to the accompanying drawings an embodiment according to the present invention.
도2는 본 발명에 의한 플래시 메모리의 기준셀 모니터링 회로도로서, 이에 도시한 바와 같이 기준셀(REF CELL)의 드레인에 전압을 공급하여 문턱전압(Vt:threshhold voltage)을 프로그램하는 문턱전압 제어부(10)와; 데이터 리드(read)시에 상기 기준셀(REF CELL)의 드레인에 전압을 걸어 이때 흐르는 전류의 양에 의해 기준전압(Reference voltage)을 생성하는 기준전압 발생부(20)와; 상기 기준전압 발생부(20)에서 생성된 기준전압이 정확한가를 메모리 내부에서 측정하여 기준전압을 조절할 수 있도록 하는 기준전압 측정부(30)와; 문턱전압에 의해 데이터를 읽기위한 기준전압을 생성시키는 기준셀(REF CELL)로 구성된 플래시 메모리의 기준셀 모니터링 회로에 있어서, 문턱전압이 프로그램된 기준셀에 소정전압을 인가하면서 그 기준셀에 흐르는 전류를 측정할 수 있는 셀전류 측정부(100)를 더 포함하여 구성한다.2 is a circuit diagram illustrating a reference cell monitoring circuit of a flash memory according to an embodiment of the present invention. As illustrated therein, a threshold voltage controller 10 for supplying a voltage to a drain of a reference cell REF CELL to program a threshold voltage (Vt) is shown. )Wow; A reference voltage generator 20 which applies a voltage to the drain of the reference cell REF CELL at the time of data read and generates a reference voltage by the amount of current flowing in the reference cell; A reference voltage measuring unit 30 for adjusting the reference voltage by measuring whether the reference voltage generated by the reference voltage generator 20 is accurate in the memory; In a reference cell monitoring circuit of a flash memory comprising a reference cell (REF CELL) for generating a reference voltage for reading data by a threshold voltage, a current flowing in the reference cell while applying a predetermined voltage to the reference cell in which the threshold voltage is programmed. It further comprises a cell current measuring unit 100 that can measure the.
여기서, 상기 셀전류 측정부(100)는 소오스에 입/출력 패드(101)를 통해 전원전압(VDD)을 입력받고, 게이트와 드레인이 공통 접속된 피모스 트랜지스터(MP1)와; 드레인이 상기 피모스 트랜지스터(MP1)의 드레인에 접속된 엔모스 트랜지스터(MN1)와; 비반전 단자(+)에 비교전압(VREF1)을 입력받고, 반전 단자(-)와 그 출력단(OUT)은 각각 상기 엔모스 트랜지스터(MN1)의 소오스 및 게이트에 접속된 비교기(AMP4)와; 드레인이 상기 엔모스 트랜지스터(MN1)의 소오스에 접속되고, 게이트에 게이트신호(YG1)를 받아 도통 제어되며 그 소오스가 기준셀(REF CELL)의 드레인에 접속되는 엔모스 트랜지스터(MN2)로 구성된 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.Here, the cell current measuring unit 100 receives a power supply voltage VDD through an input / output pad 101 to a source, and a PMOS transistor MP1 having a common gate and a drain connected thereto; An NMOS transistor MN1 having a drain connected to the drain of the PMOS transistor MP1; A comparison voltage VREF1 is input to the non-inverting terminal +, and an inverting terminal (-) and its output terminal (OUT) are respectively connected to a comparator (AMP4) connected to a source and a gate of the NMOS transistor MN1; The drain is connected to the source of the NMOS transistor MN1, the gate signal YG1 is connected to the gate and is electrically controlled, and the source is configured as the NMOS transistor MN2 connected to the drain of the reference cell REF CELL. The operation and operation of the present invention configured as described above will be described.
일단, 기준전압을 생성할 수 있도록 기준셀(REF CELL)에 문턱전압(Vt)을 프로그램하는 과정은 종래와 같다. 즉, 문턱전압 제어부(10)의 엔모스 트랜지스터(MN4)를 턴온시키고, 기준전압 발생부(20)와 셀전류 측정부(100)의 엔모스 트랜지스터(MN6,MN2)를 턴오프한 상태에서 고전압(VP)과 비교전압(VREF2)을 인가하고, 기준셀(REF CELL)에 고전압의 워드라인신호(RW)를 인가하면 기준셀의 문턱전압(Vt)은 상승하게 된다.First, the process of programming the threshold voltage Vt in the reference cell REF CELL to generate the reference voltage is the same as the conventional method. That is, the high voltage is turned on while the NMOS transistor MN4 of the threshold voltage controller 10 is turned on and the NMOS transistors MN6 and MN2 of the reference voltage generator 20 and the cell current measurement unit 100 are turned off. When the VP and the comparison voltage VREF2 are applied, and the high-level word line signal RW is applied to the reference cell REF CELL, the threshold voltage Vt of the reference cell increases.
이후 적정한 시간(보통 3∼10㎲)이 흐른후에 원하는 만큼 프로그램 되었는지 알기 위해 엔모스 트랜지스터(MN4)를 턴오프시키고, 셀전류 측정부(100)의 엔모스 트랜지스터(MN2)를 턴온시킨다.After that, after the appropriate time (usually 3 to 10 mu s) has passed, the NMOS transistor MN4 is turned off and the NMOS transistor MN2 of the cell current measuring unit 100 is turned on in order to know whether it is programmed as desired.
이 상태에서 기준전압 발생부(20)와 동일한 조건으로 입/출력 패드(101)에 전원전압(VDD)을 입력하고, 비교기(AMP4) 및 엔모스 트랜지스터(MN2)에 비교전압(VREF1=VREF3)과 게이트신호(YG1=YG2, 보통은 기준셀의 드레인 전압의 드롭(drop)을 방지하기 위해 VDD+2Vt 만큼의 고전압을 인가한다.)를 입력하고, 워드라인신호(RW)에는 메모리셀을 리드할때와 동일한 조건의 전압(보통 VDD∼VDD+2Vt)을 인가하여 입/출력 패드(101)를 통해 외부에서 기준셀(REF CELL)에 흐르는 전류를 직접 측정하여 기준전압을 정확하게 제어하게 된다.In this state, the power supply voltage VDD is input to the input / output pad 101 under the same conditions as the reference voltage generator 20, and the comparison voltage VREF1 = VREF3 is supplied to the comparator AMP4 and the NMOS transistor MN2. And a gate signal (YG1 = YG2, usually a high voltage of VDD + 2Vt is applied to prevent the drop of the drain voltage of the reference cell), and the memory cell is read to the word line signal RW. By applying a voltage (usually VDD to VDD + 2Vt) under the same conditions as when the current flows directly to the reference cell REF CELL from the outside through the input / output pad 101 to accurately control the reference voltage.
예를 들어 셋팅해야할 기준전압이 1.5V이고, 그때 기준셀(REF CELL)에 흘러야될 전류가 30㎂라고 가정하면 모든 조건이 셀전류 측정부(100)와 기준전압 발생부(20)가 동일하므로 그 때 흐르는 전류 또한 동일하게 된다.(I1=I2)For example, assuming that the reference voltage to be set is 1.5V and the current to flow in the reference cell (REF CELL) is 30 mA, all conditions are the same as the cell current measuring unit 100 and the reference voltage generating unit 20. The current flowing then becomes the same (I1 = I2).
그러므로 입/출력 패드(101)에 전원전압(VDD)을 인가하여 흐르는 전류(I1)가 30㎂가 되도록 문턱전압을 조절하면 정확한 기준전압을 생성할 수 있게 된다. Therefore, when the threshold voltage is adjusted such that the current I1 flowing by applying the power supply voltage VDD to the input / output pad 101 is 30 kV, an accurate reference voltage can be generated.
이상에서 설명한 바와 같이 본 발명 플래시 메모리의 기준셀 모니터링 회로는 입/출력 패드를 통해 외부에서 직접 기준셀의 전류를 측정하여 기준전압을 제어하게 하므로써 기준전압의 정밀한 제어가 가능하게 되어 메모리셀의 리드시 판정기준이 '하이'메모리셀과 '로우' 메모리셀중 어느쪽으로도 치우치지 않는 중간의 전압을 출력하여 데이터의 리드속도를 빠르게 하는 효과가 있다.As described above, the reference cell monitoring circuit of the flash memory of the present invention enables the precise control of the reference voltage by measuring the current of the reference cell directly from the outside through an input / output pad to control the reference voltage. The time decision criteria outputs an intermediate voltage that does not bias either the 'high' memory cell or the 'low' memory cell, thereby increasing the data read speed.
도1은 종래 플래시 메모리의 기준셀 모니터링 회로도.1 is a reference cell monitoring circuit diagram of a conventional flash memory.
도2는 본 발명에 의한 플래시 메모리의 기준셀 모니터링 회로도.2 is a reference cell monitoring circuit diagram of a flash memory according to the present invention;
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
100 : 셀전류 측정부 101 : 입/출력 패드100: cell current measurement unit 101: input / output pad
MP1∼MP4 : 피모스 트랜지스터 MN1∼MN7 : 엔모스 트랜지스터MP1 to MP4: PMOS transistor MN1 to MN7: NMOS transistor
REF CELL : 기준셀 INV : 인버터REF CELL: Reference Cell INV: Inverter
AMP1∼AMP4 : 비교기AMP1 to AMP4: comparator
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037419A KR100548587B1 (en) | 1998-09-10 | 1998-09-10 | Reference cell monitoring circuit for flash memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037419A KR100548587B1 (en) | 1998-09-10 | 1998-09-10 | Reference cell monitoring circuit for flash memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000019369A KR20000019369A (en) | 2000-04-06 |
| KR100548587B1 true KR100548587B1 (en) | 2006-04-07 |
Family
ID=19550244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980037419A KR100548587B1 (en) | 1998-09-10 | 1998-09-10 | Reference cell monitoring circuit for flash memory |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100548587B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100822560B1 (en) | 2006-09-04 | 2008-04-16 | 주식회사 하이닉스반도체 | Circuit of measuring current for nand flash memory |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910008733A (en) * | 1989-10-20 | 1991-05-31 | 세끼자와 다다시 | Nonvolatile Semiconductor Memory |
| KR960026883A (en) * | 1994-12-01 | 1996-07-22 | 문정환 | Reference Cell Structure of Semiconductor Devices |
| KR19980058190A (en) * | 1996-12-30 | 1998-09-25 | 문정환 | Current size measurement circuit of memory cell |
-
1998
- 1998-09-10 KR KR1019980037419A patent/KR100548587B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910008733A (en) * | 1989-10-20 | 1991-05-31 | 세끼자와 다다시 | Nonvolatile Semiconductor Memory |
| KR960026883A (en) * | 1994-12-01 | 1996-07-22 | 문정환 | Reference Cell Structure of Semiconductor Devices |
| KR19980058190A (en) * | 1996-12-30 | 1998-09-25 | 문정환 | Current size measurement circuit of memory cell |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000019369A (en) | 2000-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100187804B1 (en) | Semiconductor integrated circuit | |
| KR100454259B1 (en) | Semiconductor Memor Device having a Monitoring Circuit | |
| KR100336751B1 (en) | Voltage regulating circuit | |
| KR100843227B1 (en) | Method for testing semiconductor memory device using probe and the semiconductor memory device using the method | |
| US7859322B2 (en) | Internal power-supply circuit | |
| KR100816214B1 (en) | Voltage generator of a flash memory device | |
| KR100313686B1 (en) | Negative voltage detector and non volatile semiconductor memory | |
| CN113607293B (en) | Integrated circuit with temperature sensor | |
| US5500601A (en) | Device for detecting the logic state of a memory cell | |
| CN115588455A (en) | Circuit and method for detecting word line leakage and process defects in NVM arrays | |
| KR100548587B1 (en) | Reference cell monitoring circuit for flash memory | |
| KR20080014540A (en) | Circuit for measuring power-up signal trip point of semiconductor memory apparatus | |
| KR100455442B1 (en) | Low voltage detector | |
| US20080304335A1 (en) | Semiconductor memory device including apparatus for detecting threshold voltage | |
| US6005379A (en) | Power compensating voltage reference | |
| KR20060131561A (en) | Semiconductor memory device | |
| KR100457160B1 (en) | Semiconductor memory test device | |
| KR20030002508A (en) | Pumping voltage generator generating stable pumping voltage in semiconductor memory device | |
| KR100689804B1 (en) | high voltage generating circuit of a semiconductor memory device | |
| JP2001028194A (en) | Internal power circuit and non-volatile semiconductor memory device | |
| KR100525923B1 (en) | Voltage generator for flash memory device | |
| KR100231430B1 (en) | Data output buffer circuit of semiconductor memory element | |
| KR100420084B1 (en) | Semiconductor memory device | |
| KR100319626B1 (en) | Threshold voltage control circuit for read reference cell in flash memory | |
| KR100239729B1 (en) | Cell current sensing circuit of flash eeprom |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |