KR19980057383A - 가변저항 인버터 - Google Patents

가변저항 인버터 Download PDF

Info

Publication number
KR19980057383A
KR19980057383A KR1019960076667A KR19960076667A KR19980057383A KR 19980057383 A KR19980057383 A KR 19980057383A KR 1019960076667 A KR1019960076667 A KR 1019960076667A KR 19960076667 A KR19960076667 A KR 19960076667A KR 19980057383 A KR19980057383 A KR 19980057383A
Authority
KR
South Korea
Prior art keywords
drain
voltage
inverter
variable resistance
impurity layer
Prior art date
Application number
KR1019960076667A
Other languages
English (en)
Inventor
안희백
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960076667A priority Critical patent/KR19980057383A/ko
Publication of KR19980057383A publication Critical patent/KR19980057383A/ko

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 스탠드-바이 상태의 전류를 줄이기 위해 고저항을 쓸수록 하이 상태의 출력 전류가 줄어드는 문제를 해결하기 위하여, 일측단에 제1전원이 접속되고 타측단에 출력단이 접속되며 게이트로 입력값을 인가받는 모스트랜지스터; 및 상기 모스트랜지스터의 타측단이 소정값에 도달하면 상기 타측단과 펀치쓰루 현상을 일으키도록, 제2전원이 접속되고 상기 모스트랜지스터가 형성된 반도체 기판의 웰 내부에 매립된 불순물층을 구비하는 가변저항 인버터를 제공한다.

Description

가변저항 인버터
본 발명은 반도체 장치의 가변 저항 인버터에 관한 것으로, 특히, 드레인 전압이 어느 레벨에 도달하면 이 드레인과 펀치-스루 현상을 일으키는 엔-타입 층을 드레인 하부에 삽입한 가변 저항 인버터에 관한 것이다.
일반적으로, 종래의 엔모스 인버터(NMOS Inverter)는 1개의 엔모스 트랜지스터와 고저항(High Load Resistor)으로 구성되어 있다.
도 1 은 엔모스 트랜지스터(111) 1개와 고저항(123) 1개로 이루어진 종래의 인버터이다. 도면을 참조하면, 입력 신호가 고전압(High Voltage) 혹은 저전압(Low Voltage)을 유지하고 있는 상태인 스탠드-바이(Stand-by) 상태에서 접지 전압(Vss)으로 흐르는 전류를 줄이기 위해서는 저항값을 가능하면 높여 주여야 하는데, 이때 하이 상태의 출력 전류가 줄어드는 문제가 발생한다. 즉, 입력에 저전압을 인가하면 엔모스 트랜지스터가 턴-오프(Turn-off)되면서 전원 전압(Vcc)으로부터 고저항을 통해 출력으로 전류가 흐르게 되는데 고저항 값이 크므로 전류량도 상당히 적다.
그러므로, 종래의 엔모스 인버터는 출력이 하이 상태일 때 출력 전압 레벨을 풀-업(Pull-up)하는데 있어서, 풀-업 경로의 저항이 크므로 하이 상태의 출력 전류가 현저하게 적어지는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 장치의 가변 저항 인버터 제조 방법에 있어서, 스탠드-바이 상태의 전류를 줄이기 위해 고저항을 쓸수록 하이 상태의 출력 전류가 줄어드는 문제를 해결하기 위하여, 드레인 전압이 어느 레벨에 도달하면 이 드레인과 펀치-스루 현상을 일으키는 엔-타입 층을 드레인 하부에 삽입한 가변 저항 인버터를 제공하는데 있다.
도 1 은 종래의 고저항을 가진 엔모스 인버터에 관한 회로도.
도 2 는 본 발명의 일실시예에 따른 가변 저항 인버터 단면도.
* 도면의 주요 부분에 대한 부호의 설명
230 : 엔-타입 층, 223 : 소스, 224 : 드레인
상기 과제를 달성하기 위한 본 발명은, 일측단에 제1전원이 접속되고 타측단에 출력단이 접속되며 게이트로 입력값을 인가받는 모스트랜지스터; 및 상기 모스트랜지스터의 타측단이 소정값에 도달하면 상기 타측단과 펀치쓰루 현상을 일으키도록, 제2전원이 접속되고 상기 모스트랜지스터가 형성된 반도체 기판의 웰 내부에 매립된 불순물층을 구비한다.
따라서, 본 발명에 따르면, 반도체 장치의 가변 저항 인버터 제조 방법에 있어서, 스탠드-바이 상태의 전류를 줄이기 위해 고저항을 쓸수록 하이 상태의 출력 전류가 줄어드는 문제를 해결하기 위하여, 드레인 전압이 어느 레벨에 도달하면 이 드레인과 펀치-스루 현상을 일으키는 엔-타입 층을 드레인 하부에 삽입하여, 종래의 고저항을 드레인과 엔-타입 층으로 대치한 가변 저항 인버터 제조 방법을 제공할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도 2 는 본 발명에 따른 드레인 하부에 엔-타입 층을 삽입한 가변 저항 인버터 제조 방법에 관한 단면도이다. 도면을 참조하면, 본 발명에 따른 드레인 하부에 엔-타입 층을 삽입한 가변 저항 인버터 제조 방법은, 입력 측에 연결된 게이트(222), 엔+(n+) 타입의 접지 전압에 연결된 소스(223)와 출력에 연결된 드레인(224), 피-웰(228) 및 전원 전압에 연결된 엔-타입 층(230)으로 이루어져 있다.
스탠드-바이 전류를 줄이기 위해서 고저항을 쓰면 쓸수록 출력 고전류가 줄어드는 문제를 해결하기 위해 본 발명은 드레인 전압이 어느 레벨에 도달하면 이 드레인과 펀치-스루 현상을 일으키는 엔-타입 층을 드레인 하부에 삽입하였는데 이는 기존의 고저항을 드레인과 엔-타입 층으로 이루어진 가변저항으로 대체한 것이라 할 수 있다. 즉, 입력 전압이 하이(High)일 때 출력 전압이 로우(Low)인 상태에서는 펀치-스루 현상이 일어나지 않아 고저항을 갖기 때문에 접지 전압으로 흐르는 전류가 아주 적다. 한편 입력이 로우일 때 출력이 하이인 조건에서는 드레인과 엔-타입 층은 공핍 영역(Depletion Region)이 서로 만나게 되는 펀치-스루 현상을 일으켜 작은 저항값을 갖게 되는데 이는 곧 출력 고전류가 그만큼 크다는 것을 의미한다.
도면에서 가변 저항은 n+(드레인), 피-웰(Well), 엔-타입 층으로 구성된다. 여기서 엔-타입 층은 전원 전압에, 피-웰은 접지 전압에 연결되어 있기 때문에 이둘 사이의 접합(Junction)은 역바이어스(Reverse bias)가 인가된 상태이며, 또한 출력인 드레인 지역은 접지 전압에서 전원 전압 사이의 전압을 가지므로 드레인과 피-웰 사이도 역바이어스가 걸리게 된다.
전원 전압과 접지 전압은 고정되어 있는 값이므로, 피-웰과 엔-타입 층 접합의 공핍 영역은 고정되어 있다고 볼 수 있으나, 드레인과 피-웰 사이는 드레인 전압에 따라서 공핍 영역이 넓어졌다 좁아졌다 하게 된다. 즉, 드레인에 고전압이 가해질수록 공핍 영역은 넓어지게 되는데 엔-타입 층이 드레인 바로 아래에 있다면, 드레인 전압이 올라가면서 넓어지는 공핍 영역이 피-웰과 엔-타입 층 사이에 존재하는 공핍 영역과 만날 수도 있게 된다. 이러한 현상을 펀치-스루 현상이라하며, 전기적으로 오프(Off) 상태에 있던 엔피엔(NPN) 접합이 마치 턴-온 된 것처럼 저항이 낮아지게 된다.
본 발명에서는 드레인 전압이 어느 레벨이 되면 엔-타입 층과 펀치-스루 현상을 일으키게끔 농도 및 길이를 조절하여 엔-타입 층을 삽입한 것이다.
먼저 게이트, 즉, 입력에 고전압이 걸릴때 엔모스가 턴-온 상태이므로 출력, 즉 드레인 전압은 로우 상태인 접지 전압이 된다. 이때 드레인 전압이 접지 전압이면, 공핍 영역이 좁은 상태이기 때문에 드레인과 엔-타입 층 사이에는 엔피엔으로 턴-오프 된 상태가 되며, 이는 곧 아주 큰 저항값을 가짐을 의미한다. 또 한 이때는 접지 전압으로 흐르는 전류가 아주 적게 된다.
게이트 저전압이 인가되면, 엔모스가 턴-오프 되기 때문에 드레인 측 전압은 전원 전압으로 높아지게 되며, 동시에 드레인과 피-웰 사이의 공핍 영역은 엔-타입 층과 펀치-스루 현상을 일으킬 정도로 확장되면서 둘 사이의 저항값은 급격히 줄어들게 된다. 즉, 출력 고전류는 펀치-스루를 통해 공급되므로 상당히 큰 값을 갖게 된다.
본 발명이 상기 실시 예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의하여 가능함은 명백하다.
상술한 바와 같이 본 발명에 따르면, 반도체 장치의 가변 저항 인버터 제조 방법에 있어서, 스탠드-바이 상태의 전류를 줄이기 위해 고저항을 쓸수록 하이 상태의 출력 전류가 줄어드는 문제를 해결하기 위하여, 드레인 전압이 어느 레벨에 도달하면 이 드레인과 펀치-스루 현상을 일으키는 엔-타입 층을 드레인 하부에 삽입하여, 종래의 고저항을 드레인과 엔-타입 층으로 대치한 가변 저항 인버터 제조방법을 제공할 수 있다.

Claims (5)

  1. 일측단에 제1전원이 접속되고 타측단에 출력단이 접속되며 게이트로 입력값을 인가받는 모스트랜지스터; 및
    상기 모스트랜지스터의 타측단이 소정값에 도달하면 상기 타측단과 펀치쓰루 현상을 일으키도록, 제2전원이 접속되고 상기 모스트랜지스터가 형성된 반도체 기판의 웰 내부에 매립된 불순물층을 구비하는 가변저항 인버터.
  2. 제1항에 있어서,
    상기 모스트랜지스터는 N-채널 모스트랜지스터이고, 상기 매립된 불순물층은 P형 웰 내부에 매립된 N형 불순물층임을 특징으로 하는 가변저항 인버터.
  3. 제2항에 있어서,
    상기 제2전원은 공급전원임을 특징으로 하는 가변저항 인버터.
  4. 제1항에 있어서,
    상기 모스트랜지스터는 P-채널 모스트랜지스터이고, 상기 매립된 불순물층은 N형 웰 내부에 매립된 P형 불순물층임을 특징으로 하는 가변저항 인버터.
  5. 제2항에 있어서,
    상기 제2전원은 접지전원임을 특징으로 하는 가변저항 인버터.
KR1019960076667A 1996-12-30 1996-12-30 가변저항 인버터 KR19980057383A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960076667A KR19980057383A (ko) 1996-12-30 1996-12-30 가변저항 인버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960076667A KR19980057383A (ko) 1996-12-30 1996-12-30 가변저항 인버터

Publications (1)

Publication Number Publication Date
KR19980057383A true KR19980057383A (ko) 1998-09-25

Family

ID=66395950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960076667A KR19980057383A (ko) 1996-12-30 1996-12-30 가변저항 인버터

Country Status (1)

Country Link
KR (1) KR19980057383A (ko)

Similar Documents

Publication Publication Date Title
EP0116820B1 (en) Complementary mos circuit
KR940001251B1 (ko) 전압 제어회로
EP0134731B1 (en) Complementary logic integrated circuit
US4612461A (en) High speed input buffer having substrate biasing to increase the transistor threshold voltage for level shifting
KR100243850B1 (ko) 비휘발성 메모리 집적 회로의 고전압 스위칭용고전압 레벨 시프터
US5270589A (en) Input/output buffer circuit for semiconductor integrated circuit
KR100243496B1 (ko) 반도체 장치
EP0720295B1 (en) Semiconductor device
US4578694A (en) Inverter circuit provided with gate protection
GB1595143A (en) Fet inverter circuits
US6157070A (en) Protection circuit against latch-up in a multiple-supply integrated circuit
US6222387B1 (en) Overvoltage tolerant integrated circuit input/output interface
US6194944B1 (en) Input structure for I/O device
KR100240131B1 (ko) 씨엠오에스(cmos)회로의 래치업 저감출력드라이버 및 래치 업 저감방법
US5187386A (en) Low standby current intermediate dc voltage generator
US4740714A (en) Enhancement-depletion CMOS circuit with fixed output
US6885232B2 (en) Semiconductor integrated circuit having a function determination circuit
KR100252844B1 (ko) 스탠바이전류 감소회로
KR0132782B1 (ko) 푸시-풀 출력회로
KR19980057383A (ko) 가변저항 인버터
KR100270949B1 (ko) 극성에 상관없이 내부 회로를 보호하기 위하여 전원 공급 단자들 사이에 적용한 정전기 방지 회로
JP2978346B2 (ja) 半導体集積回路装置の入力回路
US20020175373A1 (en) Semiconductor device
KR100248341B1 (ko) Cmos의 배열방법
KR20000015034A (ko) 입력 버퍼 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination