KR19980057131A - 반도체 메모리 장치의 리던던시 장치 - Google Patents
반도체 메모리 장치의 리던던시 장치 Download PDFInfo
- Publication number
- KR19980057131A KR19980057131A KR1019960076401A KR19960076401A KR19980057131A KR 19980057131 A KR19980057131 A KR 19980057131A KR 1019960076401 A KR1019960076401 A KR 1019960076401A KR 19960076401 A KR19960076401 A KR 19960076401A KR 19980057131 A KR19980057131 A KR 19980057131A
- Authority
- KR
- South Korea
- Prior art keywords
- redundancy
- column
- signal
- address
- data
- Prior art date
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은, 리던던시 동작시 데이터를 감지하기 위한 리던던시 감지 증폭기 등을 구비하여, 리던던시 칼럼이 선택된 경우에 억세스되는 데이터의 입출력 통로를 식별할 수 있는 반도체 장치의 리던던시 장치를 제공하기 위하여, 결함있는 메모리 셀을 포함하는 칼럼을 대체하기 위한 리던던시 칼럼을 포함하는 반도체 장치의 리던던시 장치에 있어서, 입력되는 어드레스가 상기 결함있는 메모리 셀의 어드레스 정보와 일치하는 것을 표시하는 어드레스 매칭 신호, 상기 어드레스 정보에 의하여 대체되는 리던던시 칼럼의 어드레스 정보를 나타내는 칼럼 버스 신호 및 상기 어드레스 매칭 신호를 일정 시간 지연시켜 생성되는 칼럼 버스 인에이블 신호를 생성하기 위한 리던던시 블록; 상기 어드레스 매칭 신호에 의하여 인에이블되며, 대체된 리던던시 칼럼을 억세스하기 위하여 상기 입력 어드레스를 디코딩하기 위한 리던던시 디코더; 상기 리던던시 디코더에 의하여 선택된 리던던시 칼럼의 데이터를 증폭하여 감지 출력 멀티플렉서로 전달하기 위한 리던던시 감지 증폭기; 및 상기 칼럼 버스 신호 및 상기 칼럼 버스 인에이블 신호에 의하여 제어되며, 정규 데이터와 리던던시 데이터를 각각 감지한 감지 증폭기의 출력을 멀티플렉싱하여 출력하기 위한 감지 증폭 신호 멀티플렉서를 포함하여 이루어진 반도체 메모리 장치의 리던던시 장치를 제공한다.
Description
본 발명은 반도체 메모리 장치의 리던던시 장치에 관한 것으로, 특히 입출력 장치를 식별할 수 있는 반도체 메모리 장치의 리던던시 장치에 관한 것이다.
일반적으로 반도체 메모리 장치는 그 제조 과정에서의 사소한 결함으로 인하여 그 메모리 장치 자체를 폐기하여야 하는 문제점을 해결하기 위하여, 소정 개수 이하의 메모리 셀에 결함이 발견된 경우에는 미리 그 메모리 장치내에 형성시킨 여분의 메모리 셀로 대체하여 전체 메모리 장치를 이용할 수 있게 하는 리던던시 기능을 구비한다. 최근의 반도체 메모리 기술 분야에서는, 반도체 메모리 장치내에 결함을 가진 메모리 셀이 발견된 경우에, 상기 결함있는 셀이 속한 칼럼 전체를 여분의 칼럼, 즉 리던던시 칼럼으로 대체하는 방식의 리던던시 기능을 이용하는 것이 통상적이다.
제 1 도를 참조하여 종래의 반도체 메모리 장치의 리던던시 기능을 설명한다. 제 1 도는 종래의 반도체 메모리 장치의 리던던시 장치 및 관련 회로의 개념적 블록도이다. 제 1 도에 도시된 바와 같이, 먼저 상기 결함을 가진 메모리 셀을 선택하기 위한 어드레스 신호가 입력되면, 상기 결함을 가진 메모리 셀의 어드레스 정보가 미리 저장되어 있는 기억 장치(예컨데, 콘텐트 어드레서블 메모리)를 포함하는 리던던시 블록(100)에 의하여 결함을 가진 셀임을 인식하게 되고, 상기 결함을 가진 셀이 포함된 칼럼을 대체하는 리던던시 칼럼을 선택하기 위하여, 정규의 칼럼 디코더(106)을 디스에이블 시킨다.
상기 칼럼 디코더가(106)이 디스에이블됨에 따라, 정상적인 메모리 셀을 포함하는 정규 메모리 어레이(108)의 정규 칼럼이 선택되지 않고, 대신에 리던던시 디코더(102)가 인에이블 되고, 그에 의하여 리던던시 칼럼 어레이(104)내의 리던던시 칼럼이 선택되어 데이터를 억세스하게 된다. 상기 억세스된 데이터는, 예컨데 데이터 읽기 동작에서는, 비록 리던던시 칼럼으로부터의 데이터이지만 통상의 데이터 입출력 통로, 즉 감지 증폭기(110), 출력 버퍼(112) 및 입출력 패드(114)를 통하여 외부로 전송된다.
그러나, 상기한 바와 같은 종래의 리던던시 장치에 의하면, 리던던시 데이터가 억세스될 때에는 어느 감지 증폭기를 통해 데이터가 억세스되는지를 식별할 수 없게 되어, 각 감지 증폭기는 전체 감지 증폭기의 숫자에 해당하는 개수의 리던던시 칼럼을 포함하여야 한다. 또한, 리던던시 동작시에는 하나의 리던던시 칼럼을 선택하기 위하여 전체 감지 증폭기에 포함된 해당 주소의 리던던시 칼럼이 동시에 인에이블 되어야만 한다. 이러한 종래의 리던던시 장치는 올바른 제조 과정에 의하여 완성된 반도체 메모리 장치에서는 불필요한 리던던시 기능을 위하여 지나치게 많은 칩면적을 차지하게 되며, 리던던시 기능을 요하는 장치에서도 과도한 전력 소모와 그에 따르는 속도의 저하 및 노이즈의 발생 등의 문제점을 가지고 있다.
따라서, 본 발명의 목적은, 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여, 리던던시 동작시 데이터를 감지하기 위한 리던던시 감지 증폭기 등을 구비하여, 리던던시 칼럼이 선택된 경우에 억세스되는 데이터의 입출력 통로를 식별할 수 있는 반도체 장치의 리던던시 장치를 제공하는 것이다.
제 1 도는 종래의 리던던시 장치 및 관련 회로의 개념적 블록도.
제 2 도는 본 발명의 리던던시 장치 및 관련 회로의 개념적 블록도.
제 3 도는 본 발명의 리던던시 장치의 칼럼 버스 신호 생성 수단의 상세 회로도.
제 4 도는 본 발명의 리던던시 장치의 칼럼 버스 인에이블 신호 생성 수단의 상세 회로도.
제 5 도는 본 발명의 리던던시 장치의 멀티플렉서의 상세 회로도.
제 6 도는 본 발명의 리던던시 장치의 리던던시 감지 증폭기의 결합 상태를 도시한 블록도.
＊ 도면의 주요 부분에 대한 부호의 설명
100 : 리던던시 블록, 102 : 리던던시 디코더, 104 : 리던던시 칼럼 어레이, 106 : 칼럼 디코더, 108 : 메모리 셀 어레이, 110 : 감지 증폭기, 112 : 출력 버퍼, 114 : 입출력 패드, 206 : 리던던시 감지 증폭기, 208 : 감지 증폭 신호 멀티플렉서, 300 내지 304 : 낸드 게이트, 306, 400 : 노아 게이트, 308 내지 312 : 출력 버퍼, 402 : 지연 수단, 500, 502 : 트랜스퍼 게이트
상기의 목적을 달성하기 위하여 본 발명은, 결함있는 메모리 셀을 포함하는 칼럼을 대체하기 위한 리던던시 칼럼을 포함하는 반도체 장치의 리던던시 장치에 있어서, 입력되는 어드레스가 상기 결함있는 메모리 셀의 어드레스 정보와 일치하는 것을 표시하는 어드레스 매칭 신호, 상기 어드레스 정보에 의하여 대체되는 리던던시 칼럼의 어드레스 정보를 나타내는 칼럼 버스 신호 및 상기 어드레스 매칭 신호를 일정 시간 지연시켜 생성되는 칼럼 버스 인에이블 신호를 생성하기 위한 리던던시 블록; 상기 어드레스 매칭 신호에 의하여 인에이블되며, 대체된 리던던시 칼럼을 억세스하기 위하여 상기 입력 어드레스를 디코딩하기 위한 리던던시 디코더; 상기 리던던시 디코더에 의하여 선택된 리던던시 칼럼의 데이터를 증폭하여 감지 출력 멀티플렉서로 전달하기 위한 리던던시 감지 증폭기; 및 상기 칼럼 버스 신호 및 상기 칼럼 버스 인에이블 신호에 의하여 제어되며, 정규 데이터와 리던던시 데이터를 각각 감지한 감지 증폭기의 출력을 멀티플렉싱하여 출력하기 위한 감지 증폭 신호 멀티플렉서를 포함하여 이루어진 반도체 메모리 장치의 리던던시 장치를 제공한다.
이하, 제 2 도 내지 제 6 도를 참조하여 본 발명의 실시예를 설명한다. 본 발명의 리던던시 장치는 데이터의 읽기, 쓰기 및 반도체 메모리 장치의 모든 동작에 적용되는 것이지만, 본 발명의 기술 분야의 통상의 전문가에게는 그 중의 한 동작으로부터 다른 동작을 이해하는 것은 자명한 것이므로, 설명과 이해의 편의를 위하여 이하에서는 데이터 읽기 동작에 관하여 설명하기로 한다.
제 2 도는 본 발명의 리던던시 장치 및 그 관련 회로의 개념적 블록도이다. 본 발명의 리던던시 장치도 상기 종래의 리던던시 장치와 같이, 리던던시 블록(200)내에 결함있는 메모리 셀을 포함하는 칼럼의 어드레스 정보를 미리 저장하고, 입력되는 어드레스가 리던던시 칼럼에 의하여 대체되어야 할 칼럼에 해당하는 것인가를 먼저 판단한다.
상기 리던던시 블록(200)은, 대체되어야 할 칼럼에 해당하는 어드레스가 상기 리던던시 블록(200)내에 저장된 어드레스 정보중 어느 하나와 일치하는 것임을 알리는 어드레스 매칭 신호를 생성하여 칼럼 디코더(106)을 디스에이블 시키며, 대신에 리던던시 디코더(202)를 인에이블 시킨다.
또한, 상기 리던던시 블록(200)은, 상기 리던던시 디코더(202)에 의하여 선택될 리던던시 칼럼이 속한 입출력 통로를 구분하기 위한 정보를 가진 칼럼 버스신호(CBUS) 및 칼럼 버스 인에이블 신호(CBUSEN)를 각각 생성하기 위한 칼럼 버스 신호 생성 수단(제 3 도 참조) 및 칼럼 버스 인에이블 신호 생성 수단(제 4 도 참조)을 포함한다.
예를 들어, 반도체 메모리 장치의 입출력 통로가 모두 8 개의 출력 버퍼를 가진다면, 상기 칼럼 버스 신호(CBUS)는 3비트의 크기를 가지면 충분하다. 제 3 도는 상기한 바와 같이, 3비트의 크기를 갖는 칼럼 버스 신호(CBUS)를 생성하기 위한 칼럼 버스 신호 생성 수단의 상세 회로도이다. 도시된 바와 같이, 상기 칼럼 버스신호 생성 수단은, 상기 어드레스 매칭 신호의 최하위 비트로부터 최상위 비트까지 각각 3 비트씩을 입력으로 하는 세 개의 3입력 낸드 게이트(300, 302, 304), 상기 세 개의 낸드 게이트(300, 302, 304)로부터의 각 출력을 입력으로 하는 3입력 노아 게이트(306) 및 그 반전 신호에 의하여 제어되며 상기 결함있는 셀의 어드레스 정보를 각각의 입력으로 하는 3개의 출력 버퍼(308, 310, 312)를 포함한다.
또한, 상기 칼럼 버스 인에이블 신호(CBUSEN)는 제 4 도에 도시된 바와 같이, 상기 어드레스 매칭 신호의 반전 신호와 리페어 신호를 입력으로 하는 2 입력 노아 게이트(400)의 출력을 지연 수단(402)에 의하여 소정 기간 지연시킨 신호로서 후술하는 감지 증폭 신호 멀티플렉서(208)을 제어하기 위하여 사용된다. 상기 리페어 신호는, 결함있는 메모리 셀을 감지하여 그 메모리 셀이 포함된 칼럼을 리던던시 칼럼으로 대체하기 위한 리페어 동작시에만 인에이블되며, 정규 동작시에는 디스에이블되는 신호이다.
다시, 제 2 도를 참조하면, 상기 리던던시 디코더(202)는 대체될 리던던시 칼럼을 선택하기 위하여 리던던시 칼럼 어레이(204)에 어드레스 정보를 전송하며, 상기 리던던시 칼럼 어레이(204)내에서 선택된 리던던시 칼럼의 데이터는 종래 기술과는 달리 정규 감지 증폭기(110)과는 별개로 동작하는 리던던시 감지 증폭기(206)에 의하여 증폭된다.
상기 리던던시 감지 증폭기(206)에 의하여 증폭된 데이터는 감지 증폭 신호 멀티플렉서(208)로 입력된다. 상기 리던던시 감지 증폭기(206)에 의한 데이터는 상기 칼럼 버스 신호(CBUS)에 의하여 어느 입출력 통로를 사용할 것인지가 결정되어 있으므로, 예컨대 7개의, 나머지 입출력 통로를 통하여는 정상적인 메모리 셀에 저장된 데이터를 억세스할 수 있게 된다.
제 5 도는 상기 감지 증폭 신호 멀티플렉서(208)의 상세 회로도이다. 상기한 바와 같이 정상의 메모리 셀의 데이터를 증폭한 증폭 데이터(MAIN S/A OUT)와 리던던시 메모리 셀의 데이터를 증폭한 증폭 데이터(REDUNDANCY S/A OUT)가 제 1 및 제 2 트랜스퍼 게이트(500, 502)에 각각 입력된다. 상기 제 1 및 제 2 트랜스퍼 게이트(500, 502)는, 상기한 바와 같이, 상기 칼럼 인에이블 신호(CBUSEN)와 칼럼 버스 신호(CBUS)를 입력으로 수신하는 4 입력 낸드 게이트(504)에 의하여 제어된다.
제 6 도를 참조하여 상기 감지 증폭 신호 멀티플렉서의 동작을 보다 상세히 설명한다. 제 6 도는 상기 두가지 종류의 감지 증폭기의 연결 상태를 나타내는 회로도로서, 정상적인 메모리 셀로부터의 데이터가 전송되는 다수(예컨대, 8개)의 정규 감지 증폭기(110, 110' 및 110'')로부터의 감지 증폭 데이터 및 리던던시 메모리 셀로부터의 데이터가 전송되는 리던던시 감지 증폭기(206)으로부터의 감지 증폭 데이터는, 상기 정규 감지 증폭기와 같은 개수(예컨대, 8개)의 감지 증폭 신호 멀티플렉서(208, 208' 및 208'')에 함께 입력된다. 상기한 다수의 멀티플렉서중에서 리던던시 칼럼으로부터의 데이터를 출력하여야 하는 멀티플렉서는 상기 제 5 도의 낸드 게이트(504)에 의하여 제 2 트랜스퍼 게이트(502)가 인에이블 되며, 반대로 정상의 메모리 셀을 포함하는 칼럼으로부터의 데이터를 출력하는 멀티플렉서는 제 1 트랜스퍼 게이트(502)가 인에이블 된다.
그리하여, 상기 감지 증폭 신호 멀티플렉서(208)에 의하여 선별되어 출력되는 데이터는 출력 버퍼(112)와 입출력 패드(114)를 통하여 외부로 출력된다.
본 발명에 의하면, 리던던시 칼럼의 데이터를 전송하는 입출력 통로를 식별할 수 있게 되어, 전체 입출력 통로의 개수와 같은 개수의 리던던시 칼럼만으로 리던던시 기능을 다할 수 있게 된다. 따라서, 리던던시 칼럼을 위한 불필요한 칩면적의 낭비를 삭감할 수 있으며, 동시에 다수의 입출력 통로 및 그에 속한 리던던시 칼럼을 인에이블 시키지 않을 수 있으므로, 전력 소비를 줄일 수 있는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Claims (6)
- 결함있는 메모리 셀을 포함하는 칼럼을 대체하기 위한 리던던시 칼럼을 포함하는 반도체 장치의 리던던시 장치에 있어서,입력되는 어드레스가 상기 결함있는 메모리 셀의 어드레스 정보와 일치하는 것을 표시하는 어드레스 매칭 신호, 상기 어드레스 정보에 의하여 대체되는 리던던시 칼럼의 어드레스 정보를 나타내는 칼럼 버스 신호 및 상기 어드레스 매칭 신호를 일정 시간 지연시켜 생성되는 칼럼 버스 인에이블 신호를 생성하기 위한 리던던시 블록;상기 어드레스 매칭 신호에 의하여 인에이블되며, 대체된 리던던시 칼럼을 억세스하기 위하여 상기 입력 어드레스를 디코딩하기 위한 리던던시 디코더;상기 리던던시 디코더에 의하여 선택된 리던던시 칼럼의 데이터를 증폭하여 감지 출력 멀티플렉서로 전달하기 위한 리던던시 감지 증폭기; 및상기 칼럼 버스 신호 및 상기 칼럼 버스 인에이블 신호에 의하여 제어되며, 정규 데이터와 리던던시 데이터를 각각 감지한 감지 증폭기의 출력을 멀티플렉싱하여 출력하기 위한 감지 증폭 신호 멀티플렉서를 포함하여 이루어진 반도체 메모리 장치의 리던던시 장치.
- 제 1 항에 있어서,상기 리던던시 블록은,상기 어드레스 매칭 신호를 생성하기 위하여, 상기 입력 어드레스와 상기 결함있는 메모리 셀의 어드레스 정보를 비교하는 어드레스 매칭 신호 생성 수단;상기 칼럼 버스 신호를 생성하기 위하여, 상기 어드레스 매칭 신호를 이용하는 칼럼 버스 신호 생성 수단; 및상기 칼럼 버스 인에이블 신호를 생성하기 위하여, 상기 어드레스 매칭 신호의 반전 신호와, 상기 결함있는 메모리 셀을 포함하는 칼럼을 상기 리던던시 칼럼으로 대체하기 위한 리페어 동작을 위한 리페어 신호를 이용하는 칼럼 버스 인에이블 신호 생성 수단을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 장치.
- 제 2 항에 있어서,상기 리던던시 블록은,상기 결함있는 메모리 셀의 어드레스 정보를 저장하기 위한 저장 수단을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 장치.
- 제 2 항에 있어서,상기 칼럼 버스 신호 생성 수단은,상기 어드레스 매칭 신호의 최하위 비트로부터 최상위 비트까지 각각 소정 비트씩을 입력으로 하는 다수의 낸드 게이트;상기 다수의 낸드 게이트로부터의 각 출력을 입력으로 하는 노아 게이트; 및상기 노아 게이트의 출력의 반전 신호에 의하여 제어되며, 상기 결함있는 셀의 어드레스 정보를 각각의 입력으로 하는 다수의 출력 버퍼를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 장치.
- 제 2 항에 있어서,상기 칼럼 버스 인에이블 신호 생성 수단은,상기 어드레스 매칭 신호의 반전 신호와, 상기 결함있는 메모리 셀을 포함하는 칼럼을 상기 리던던시 칼럼으로 대체하기 위한 리페어 동작을 위한 리페어 신호를 입력으로 하는 노아 게이트; 및상기 노아 게이트의 출력을 일정 시간 지연시키기 위한 지연 수단을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 장치.
- 제 1 항에 있어서,상기 감지 증폭 신호 멀티플렉서는,상기 정규 데이터를 감지한 감지 증폭기의 출력이 입력되는 제 1 트랜스퍼 게이트;상기 리던던시 데이터를 감지한 상기 리던던시 감지 증폭기의 출력이 입력되는 제 2 트랜스퍼 게이트; 및상기 칼럼 인에이블 신호 및 상기 칼럼 버스 신호(CBUS)를 입력으로 하여 상기 제 1 및 제 2 트랜스퍼 게이트의 출력을 제어하는 낸드 게이트(504)를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076401A KR19980057131A (ko) | 1996-12-30 | 1996-12-30 | 반도체 메모리 장치의 리던던시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076401A KR19980057131A (ko) | 1996-12-30 | 1996-12-30 | 반도체 메모리 장치의 리던던시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980057131A true KR19980057131A (ko) | 1998-09-25 |
Family
ID=66396645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960076401A KR19980057131A (ko) | 1996-12-30 | 1996-12-30 | 반도체 메모리 장치의 리던던시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980057131A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100380024B1 (ko) * | 2001-01-04 | 2003-04-18 | 삼성전자주식회사 | 리던던시를 구비하는 반도체 메모리 장치 |
-
1996
- 1996-12-30 KR KR1019960076401A patent/KR19980057131A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100380024B1 (ko) * | 2001-01-04 | 2003-04-18 | 삼성전자주식회사 | 리던던시를 구비하는 반도체 메모리 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100867562B1 (ko) | 메모리 장치 내의 멀티플렉스된 중복 구조를 위한 회로 및 방법 | |
| US5808946A (en) | Parallel processing redundancy scheme for faster access times and lower die area | |
| US5148398A (en) | Semiconductor memory device with built-in test circuit and method for testing the same | |
| US20060109715A1 (en) | NAND flash memory device capable of improving read speed | |
| JP3645294B2 (ja) | 半導体メモリ装置の多重ビットテスト回路 | |
| US7305514B2 (en) | Command sequence for optimized power consumption | |
| EP0689695A1 (en) | Fault tolerant memory system | |
| KR0159445B1 (ko) | 반도체 기억장치 | |
| JP3554478B2 (ja) | 冗長アレイを備えるメモリ・アレイ及び管理方法 | |
| KR20000003578A (ko) | 반도체 메모리 장치 | |
| US5386387A (en) | Semiconductor memory device including additional memory cell block having irregular memory cell arrangement | |
| KR960003591B1 (ko) | 반도체 기억 장치 | |
| US6798702B2 (en) | Semiconductor memory device capable of testing data line redundancy replacement circuit | |
| US5708613A (en) | High performance redundancy in an integrated memory system | |
| EP0640917A2 (en) | Roll call circuit for semi-conductor memory | |
| KR19980057131A (ko) | 반도체 메모리 장치의 리던던시 장치 | |
| KR0156608B1 (ko) | 용장성 직렬 엑세스 메모리부를 구비한 반도체 기억장치 | |
| JP3499120B2 (ja) | 半導体記憶装置 | |
| US6499089B1 (en) | Method, architecture and circuitry for independently configuring a multiple array memory device | |
| KR100534206B1 (ko) | 반도체 메모리 장치의 리던던시 디코더 | |
| KR100467367B1 (ko) | 반도체 기억 장치의 컬럼 리던던시 회로 | |
| US6240029B1 (en) | Memory column redundancy | |
| KR20050063198A (ko) | 멀티 프로세서 기능을 지원하는 메모리 장치 | |
| JP3011086B2 (ja) | 半導体記憶装置 | |
| KR100255520B1 (ko) | 여분의데이터램을구비한캐쉬메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |