KR19980052329A - 오디오 디코더의 비트 스트림 파싱장치 - Google Patents

오디오 디코더의 비트 스트림 파싱장치 Download PDF

Info

Publication number
KR19980052329A
KR19980052329A KR1019960071309A KR19960071309A KR19980052329A KR 19980052329 A KR19980052329 A KR 19980052329A KR 1019960071309 A KR1019960071309 A KR 1019960071309A KR 19960071309 A KR19960071309 A KR 19960071309A KR 19980052329 A KR19980052329 A KR 19980052329A
Authority
KR
South Korea
Prior art keywords
bit stream
bit
barrel shifter
output
audio decoder
Prior art date
Application number
KR1019960071309A
Other languages
English (en)
Inventor
김효진
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960071309A priority Critical patent/KR19980052329A/ko
Priority to US08/998,283 priority patent/US5986588A/en
Publication of KR19980052329A publication Critical patent/KR19980052329A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/4031—Fixed length to variable length coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60—General implementation details not specific to a particular type of compression
    • H03M7/6005—Decoder aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60—General implementation details not specific to a particular type of compression
    • H03M7/6017—Methods or arrangements to increase the throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 오디오 디코더나 디지탈신호 처리기에서 비트스트림으로부터 원하는 비트수 만큼의 샘플을 분리해내는 기술에 관한 것으로, 종래의 비트 스트림 파싱장치에 있어서는 로드 직렬 시프트방식으로 비트 스트림을 처리하여 처리속도가 느린 단점이 있고, 샘플당 여러 클럭이 사용되므로 모드가 변화되는 경우 비트 스트림으로부터 전체 파싱 사이클을 예측할 수 없게 되는 등의 결함이 있었다.
따라서, 본 발명은 이를 해결하기 위하여, 비트 스트림(BS)으로부터 입력을 제공하는 레지스터(201),(202)와; 상기 레지스터(201),(202)의 출력 비트스트림을 소정 비트까지 시프트시키는 노멀라이징 배럴 시프터(203)와; 상기 노멀라이징 배럴 시프터(203)에서 출력되는 비트 스트림을 소정 형식으로 마스킹하는 마스크 게이트(204)와; 제어신호(L)에 따라 상기 마스크 게이트(204)에서 출력되는 샘플을 그대로 누산기(206)측으로 통과사키거나, 소정 비트까지 라이프 시프트시키는 디노멀라이징 배럴 시프터(205)로 구성한 것이다.

Description

오디오 디코더의 비트 스트림 파싱장치
제 1도는 일반적인 오디오 디코더의 블록도.
제 2도는 본 발명 오디오 디코더의 비트 스트림 파싱장치의 일실시 예시 블록도.
* 도면의 주요부분에 대한 부호의 설명 *
201, 202 : 레지스터203 : 노멀라이징 배럴 시프터
204 : 마스크 게이트205 : 디노멀라이징 배럴 시프터
206 : 누산기
본 발명은 오디오 디코더나 디지탈신호 처리기에서 비트 스트림(Bit Stream)으로부터 원하는 비트수 만큼의 샘플을 분리해내는 기술에 관한 것으로, 특히 로드 및 병렬시프트방식을 채택하여 N비트의 스트림을 분리해내고 한 클럭 주기로 동작하도록 한 오디오 디코더의 비트 스트림 파싱(Parsing)장치에 관한 것이다.
제 1도는 일반적인 오디오 디코더의 블록도로서 본 발명과 관련된 주요 부분을 중심으로 하여 이의 작용을 설멸하면 다음과 같다.
누산기(110)는 데이타 시프터(126)로부터 비트 데이타를 공급받아 누산하게 되며, 데이타 시프터(126)는 시프트 카운터(128)의 제어하에 누산기(110)에 비트데이타를 공급한다. 또한, 상기 시프트 카운터(128)는 상태 제어기(104)의 제어를 받는다.
이때, 6bit의 로드 시프트 카운터(130)는 상기 상태 제어기(104)의 제어하에 상기 데이타 시프트(126)로부터 얼마만큼의 bit 데이타가 상기 누산기(124)에 전달되었는지를 감시하게 되며, 이 로드 시프트 카운터(130)에서 출력되는 카운트값은 멀티플렉서(124)를 통해 데이타 버스로 이송된다.
다시말해서, 비트 스트림으로부터 N bit의 샘플을 얻기 위해서는 상기 상태 제어기(104)가 상기 로드 시프트 카운터(130)의 상태를 매 클럭 사이클마다 체크하여 N bit가 되었는지를 확인한다. 그 확인결과 조건이 만족되면 N bit의 새로운 샘플이 누산기(110)에 이미 전송된 것이므로 그 누산기(110)의 누산 결과를 메모리측으로 전송하게 된다. 결국, N bit의 샘플을 얻기 위해서는 최소한 N 사이클이 소요되는 것이다.
그러나, 이와 같은 종래의 비트 스트림 파싱장치에 있어서는 로드 직렬 시프트방식으로 비트 스트림을 처리하여 처리속도가 느린 단점이 있고, 샘플당 여러 클럭이 사용되므로 모드가 변화되는 경우 비트 스트림으로부터 전체 파싱 사이클을 예측할 수 없게 되는 등의 결함이 있었다.
따라서, 본 발명의 목적은 로드 및 병렬시프트방식을 채택하여 N비트의 스트림을 분리해내고 한 클럭 주기로 동작하도록 한 오디오 디코더의 비트 스트림 파싱장치를 제공함에 있다.
제 2도는 상기의 목적을 달성하기 위한 본 발명 오디오 디코더의 비트 스트림 파싱장치의 일실시 예시 블록도로서 이에 도시한 바와 같이, 래치 인에이블신호(LE)의 제어를 받아 비트 스트림(BS)을 입력으로 제공하는 레지스터(201),(202)와; 제어신호(K)에 따라 상기 레지스터(201),(202)로부터 비트스트림을 공급받아 소정 비트까지 레프트 시프트시키는 노멀라이징 배럴 시프터(203)와; 상기 노멀라이징 배럴 시프터(203)에서 출력되는 비트 스트림을 소정 형식으로 마스킹하는 마스크 게이트(204)와; 제어신호(L)에 따라 상기 마스크 게이트(204)에서 출력되는 샘플을 그대로 통과시키거나, 소정 비트까지 라이트 시프트시키는 디노멀라이징 배럴 시프터(205)와; 상기 디노멀라이징 배럴 시프터(205)의 출력을 누산하는 누산기(206)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
먼저, 각부의 기본 동작을 설명하면, 두개의 레지스터(201),(202)가 노멀라이징 배럴 시프터(203)에 32bit의 비트 스트림(BS)을 제공하게 된다.
즉, 래치인에이블신호(LE)에 의해 먼저 16bit의 비트 스트림(BS)이 레지스터(201)에 래치되고, 다음의 래치 인에이블신호(LE)에 의해 상기 레지스터(201)에 래치되어 있던 16bit의 비트 스트림(BS)이 레지스터(202)에 시프트되고, 새로운 16bit의 비트 스트림(BS)이 그 레지스터(201)에 래치된다. 상기 래치 인에이블신호(LE)는 총 비트 스트림 ∑N이 16을 초과할 때마다 발생하는 1클럭 주기의 펄스이다.
또한, 상기 노멀라이징 배럴 시프터(203)는 상기 레지스터(201),(202)로부터 비트스트림을 공급받아 16bit까지 레프트 시프트시키게 되는데, 그 총 시프트 횟수는 제어신호(K)에 의해 결정된다. 여기서, K=∑N MOD16을 의미한다.
마스크 게이트(204)는 상기 노멀라이징 배럴 시프터(203)에서 출력되는 비트 스트림을 마스킹 처리하는데, 이는 실질적으로 16개의 앤드게이트 어레이로 구성되어 제어 입력이 0인 부분의 출력을 0으로 마스킹한다. 즉, 상기 마스크 게이트(204)의 일측 입력으로 제공되는 16bit의 마스크제어신호(M)는 상위 N비트만이 1이고, 나머지 비트는 모두 0이다.
디노멀라이징 배럴 시프터(205)는 상기 마스크 게이트(204)에처 출력되는 샘플을 16비트까지 라이프 시프트시키게 되는데, 총 라이프 시프트 횟수는 제어신호(L)에 의해 결정된다. 즉, 샘플이 좌단 정렬(left justify)인 경우에는 그 제어신호(L)가 0으로 공급되어 마스크 게이트(204)에서 출력되는 샘플이 그대로 통과되어 좌단 정렬되고, 샘플이 우단 정렬(right justify)인 경우에는 그 제어신호(L)가 16-N으로 공급되어 마스크 게이트(204)에서 출력되는 샘플이 우단 정렬되어 출력된다.
상기의 경우는 고정된 샘플 포인트, 정수 샘플을 얻는데 적합한 경우를 예로하여 설명한 것이다.
이하, 좌단 정렬모드, 우단 정렬모드에서의 주요 동작과정을 설명한다.
먼저, 좌단 정렬모드 즉, L=0인 경우, 상기 레지스터(201),(202)에 저장된 비트스트림(BS)이 최종의 누산기(206)로 이동되는 동작은 1사이클내에 이루어지며, 그 누산기(206)에서 샘플이 누적되어 상기 노멀라이징 배럴 시프터(203)의 제어신호(K)로 공급된다. 결국, 상기 K는 다음에 출력될 데이타의 처음 위치를 나타낸다.
상기 래치인에이블신호(LE)는 ∑N 값이 16을 초과할 때마다 1사이클의 펄스 형태로 발생되어 레지스터(201)에 새로운 비트스트림(BS)이 저장되며, 이렇게 저장된 16bit의 비트 스트림(BS)이 레지스터(202)로 이동된다.
한편, 우단 정렬모드에서는 L=16-N로 공급하게 되는데, 이는 N비트의 폭을 갖는 샘플의 LSB가 누산기(206)의 LSB로 제공되도록 하기 위함이다.
이상에서 상세히 설명한 바와 같이 본 발명은 로드 및 병렬시프트방식을 채택하여 N비트의 스트림을 분리해내고 한 클럭 주기로 동작하도록 함으로써 고속 동작이 가능할 뿐만 아니라 배럴 시프트, 비트 테스트, 좌, 우단 정렬등의 복합 기능을 구현할 수 있게 되는 효과가 있다.

Claims (2)

  1. 비트 스트림(BS)으로부터 입력을 제공하는 레지스터(201),(202)와; 상기 레지스터(201),(202)의 출력 비트스트림을 소정 비트까지 시프트시키는 노멀라이징 배럴 시프터(203)와; 상기 노멀라이징 배럴 시프터(203)에서 출력되는 비트 스트림을 소정 형식으로 마스킹하는 마스크 게이트(204)와; 제어신호(L)에 따라 상기 마스크 게이트(204)에서 출력되는 샘플을 그대로 누산기(206)측으로 통과시키거나, 소정 비트까지 라이프 시프트시키는 디노멀라이징 배럴 시프터(205)로 구성한 것을 특징으로 하는 오디오 디코더의 비트 스트림 파싱장치.
  2. 제 1항에 있어서, 마스크 게이트(204)는 다수의 앤드게이트로 구성되어 각 앤드게이트의 일측입력으로 소정 비트의 마스크제어신호(M)를 공급하되, 상기 N비트만이 1이고, 나머지 비트는 모두 0으로 공급되도록 구성한 것을 특징으로 하는 오디오 디코더의 비트 스트림 파싱장치.
KR1019960071309A 1996-12-24 1996-12-24 오디오 디코더의 비트 스트림 파싱장치 KR19980052329A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960071309A KR19980052329A (ko) 1996-12-24 1996-12-24 오디오 디코더의 비트 스트림 파싱장치
US08/998,283 US5986588A (en) 1996-12-24 1997-12-24 Bit stream parsing apparatus for audio decoder using normalizing and denormalizing barrel shifters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960071309A KR19980052329A (ko) 1996-12-24 1996-12-24 오디오 디코더의 비트 스트림 파싱장치

Publications (1)

Publication Number Publication Date
KR19980052329A true KR19980052329A (ko) 1998-09-25

Family

ID=19490652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960071309A KR19980052329A (ko) 1996-12-24 1996-12-24 오디오 디코더의 비트 스트림 파싱장치

Country Status (2)

Country Link
US (1) US5986588A (ko)
KR (1) KR19980052329A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770448B1 (ko) * 2001-06-07 2007-10-26 어보브반도체 주식회사 비트 추출 장치 및 이를 이용하는 마이크로 프로세서

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098817B2 (en) 2003-12-22 2012-01-17 Intel Corporation Methods and apparatus for mixing encrypted data with unencrypted data
FR2958429B1 (fr) * 2010-04-02 2012-11-30 Lead Tech Design Dispositif de traitement permettant d'extraire un ensemble de donnees d'un mot de donnees, circuit electronique et procede d'extraction de donnees correspondants

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657423A (en) * 1993-02-22 1997-08-12 Texas Instruments Incorporated Hardware filter circuit and address circuitry for MPEG encoded data
US5297207A (en) * 1993-05-24 1994-03-22 Degele Steven T Machine generation of cryptographic keys by non-linear processes similar to processes normally associated with encryption of data
US5557271A (en) * 1993-09-23 1996-09-17 Goldstar Co., Ltd. Variable length coder and variable length decoder
NL1001171C2 (nl) * 1995-09-11 1997-03-13 United Microelectronics Corp Een codetabelreductie-inrichting voor variabele lengtedecoder.
US5663725A (en) * 1995-11-08 1997-09-02 Industrial Technology Research Institute VLC decoder with sign bit masking

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770448B1 (ko) * 2001-06-07 2007-10-26 어보브반도체 주식회사 비트 추출 장치 및 이를 이용하는 마이크로 프로세서

Also Published As

Publication number Publication date
US5986588A (en) 1999-11-16

Similar Documents

Publication Publication Date Title
US5581718A (en) Method and apparatus for selecting instructions for simultaneous execution
US4467317A (en) High-speed arithmetic compression coding using concurrent value updating
US4665538A (en) Bidirectional barrel shift circuit
KR960028554A (ko) 여러종류의 부호신호를 복호하는 복호장치
EP0018120B1 (en) Multiplier circuit
KR910003486A (ko) 비트 순서 전환 장치
US6459391B1 (en) High speed variable length decoding processor
KR19980052329A (ko) 오디오 디코더의 비트 스트림 파싱장치
US20080148018A1 (en) Shift Processing Unit
US4417315A (en) Method and apparatus for incrementing a digital word
US7750675B2 (en) Method for running state machines
KR970029772A (ko) 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로
US4773033A (en) Binary data identification circuit
GB2354091A (en) Zero result prediction.
US7725699B2 (en) Data byte insertion circuitry
KR19980032105A (ko) 정수 오퍼런드를 좌-쉬프트하고 클램프된 정수 결과를 제공하기 위한 방법 및 장치
KR0164097B1 (ko) 병렬 입력 / 직렬 출력 장치 및 그 방법
KR960701537A (ko) 순회부호 검출방법 및 장치(method and device for detecting a cyclic code)
US6496602B2 (en) Sorting device of variable-length code
US5239499A (en) Logical circuit that performs multiple logical operations in each stage processing unit
KR200161731Y1 (ko) 다중 채널 선택 장치
SU1605935A3 (ru) Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени
KR920006276B1 (ko) Risc의 cpu용 쉬프터
JP3023851B2 (ja) バレルシフト回路
KR100273290B1 (ko) 가변장복호기의 데이터페치장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application