KR19980050787A

KR19980050787A - Upper Data Link Control Channel Selection Circuit in Digital Trunk

Info

Publication number: KR19980050787A
Application number: KR1019960069632A
Authority: KR
Inventors: 정동형
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-12-21
Filing date: 1996-12-21
Publication date: 1998-09-15

Abstract

가. 청구범위에 기재된 발명이 속하는 기술분야end. The technical field to which the invention described in the claims belongs

디지털트렁크Digital trunk

나. 발명이 해결하려고 하는 기술적 과제I. The technical problem that the invention is trying to solve

디지털트렁크에서 상위 데이터 링크 제어 채널을 선택한다.Select the upper data link control channel in the digital trunk.

다. 발명의 해결 방법의 요지All. Summary of the Solution of the Invention

프레임 동기 신호 및 클럭을 인가받아 카운팅 동작을 수행하는 2진카운터와, 상기 2진카운터에서 출력되는 리플케리아웃신호를 클럭으로 인가받고 상기 프레임 동기 신호를 리세트신호로 인가받아 소정 신호를 출력하는 래치와, 상기 카운터의 출력신호 및 상기 래치의 출력신호를 인가받아 상위 데이터 링크 제어 채널을 선택하는 제어신호를 생성하는 신호생성부로 구성된다.A binary counter that receives a frame sync signal and a clock to perform a counting operation, a ripple carryout signal output from the binary counter as a clock, and a frame sync signal as a reset signal to output a predetermined signal And a latch and a signal generator for generating a control signal for selecting an upper data link control channel by receiving an output signal of the counter and an output signal of the latch.

라. 발명의 중요한 용도la. Important uses of the invention

디지털트렁크에서 상위 데이터 링크 제어 채널을 선택하여 부가서비스를 할 수 있다.Additional services can be provided by selecting the upper data link control channel in the digital trunk.

Description

Upper Data Link Control Channel Selection Circuit in Digital Trunk

본 발명은 디지털트렁크에 관한 것으로, 특히 디지털트렁크에서 상위 데이터 링크 제어(High level Data Link Control로서 이하 HDLC라고 한다) 채널을 선택하기 위한 회로에 관한 것이다.The present invention relates to a digital trunk, and more particularly to a circuit for selecting a high data link control channel (hereinafter referred to as HDLC) in a digital trunk.

도1은 종래 디지털트렁크의 블록 구성도로서, 국선인터페이스부110과 스위칭부120와 제어부130으로 구성된다.FIG. 1 is a block diagram of a conventional digital trunk and includes a trunk line interface unit 110, a switching unit 120, and a controller 130.

도1을 참조하면, 스위칭부120은 국선인터페이스부110를 통해 수신되는 32개의 채널 중 제어 데이터를 전송하는 D채널을 스위칭하고, 제어부130으로 상기 스위칭된 D채널를 통해 데이터를 전송한다. 제어부130은 3개의 HDLC 채널 중 하나의 HDLC 채널을 통해 스위칭부120으로부터 전송되는 제어 데이터를 전송받아, 주장치로 상기 제어 데이터를 전송한다.Referring to FIG. 1, the switching unit 120 switches a D channel for transmitting control data among 32 channels received through the trunk line interface 110, and transmits data to the controller 130 through the switched D channel. The controller 130 receives control data transmitted from the switching unit 120 through one HDLC channel among three HDLC channels, and transmits the control data to the host device.

이러한 종래의 디지털트렁크에서 정해진 하나의 채널만을 사용한다. 이와 같이, 제어부130는 국선라인과 신호전송을 위한 제어신호를 전송하는 하나의 채널만을 사용한다. 따라서, 부가서비스를 위한 특정 음성채널을 HDLC 채널로 사용할 수 없는 문제점이 있다.Only one channel defined in the conventional digital trunk is used. As such, the controller 130 uses only one channel for transmitting the control line for signal transmission with the trunk line. Therefore, there is a problem that a specific voice channel for an additional service cannot be used as an HDLC channel.

따라서, 본 발명의 목적은 디지털트렁크에서 HDLC 채널을 선택하는 회로를 제공함에 있다.It is therefore an object of the present invention to provide a circuit for selecting an HDLC channel in a digital trunk.

본 발명의 다른 목적은 디지털트렁크에서 부가서비스 채널로 HDLC 채널을 선택하는 회로를 제공함에 있다.Another object of the present invention is to provide a circuit for selecting an HDLC channel as a supplementary service channel in a digital trunk.

이러한 목적들을 달성하기 위한 본 발명은 프레임 동기 신호 및 클럭을 인가받아 카운팅 동작을 수행하는 2진카운터와, 상기 2진카운터에서 출력되는 리플케리아웃신호를 클럭으로 인가받고 상기 프레임 동기 신호를 리세트신호로 인가받아 소정 신호를 출력하는 래치와, 상기 카운터의 출력신호 및 상기 래치의 출력신호를 인가받아 상기 HDLC 채널을 선택하는 제어신호를 생성하여 제어부로 출력하는 신호생성부로 구성되는 것을 특징으로 한다.The present invention for achieving the above object is a binary counter for performing a counting operation by applying a frame synchronization signal and a clock, and a ripple carryout signal output from the binary counter as a clock and reset the frame synchronization signal And a latch for outputting a predetermined signal received as a signal, and a signal generator for generating a control signal for selecting the HDLC channel by receiving the output signal of the counter and the output signal of the latch and outputting the control signal to a controller. .

도 1은 종래 디지털트렁크의 블록 구성도.1 is a block diagram of a conventional digital trunk.

도 2는 본 발명의 실시예에 따른 디지털트렁크의 블록 구성도.2 is a block diagram of a digital trunk in accordance with an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 채널 선택 회로의 구성을 나타내는 도면.3 is a diagram illustrating a configuration of a channel selection circuit according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 채널 선택 회로의 동작에 의한 신호의 파형도.4 is a waveform diagram of a signal by an operation of a channel selection circuit according to an embodiment of the present invention;

이하 본 발명을 구체적인 실시예에 따른 첨부된 도면들을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings according to a specific embodiment of the present invention will be described in detail.

도2는 본 발명의 실시예에 따른 디지털트렁크의 블록 구성도로서, 국선인터페이스부110과 스위칭부120과 제어부130과 채널선택부200으로 구성된다.2 is a block diagram of a digital trunk according to an exemplary embodiment of the present invention, and includes a trunk line interface unit 110, a switching unit 120, a controller 130, and a channel selector 200.

도2를 참조하면, 국선인터페이스부110은 국선으로부터 전송되는 신호를 디지털신호로 변환하여 스위칭부120으로 전송한다. 스위칭부120은 국선인터페이스부110으로부터 전송되는 데이터를 채널별로 스위칭하여 제어부130으로 해당 채널의 데이터를 전송한다. 제어부130은 채널선택부200으로부터 인가되는 제어신호에 따라 HDLC 채널을 선택하여 상기 스위칭부120으로부터 전송되는 신호를 주장치로 전달한다. 채널선택부200은 제어부130의 HDLC 채널을 선택하는 제어신호를 생성하여 제어부130으로 인가한다.Referring to FIG. 2, the trunk line interface unit 110 converts a signal transmitted from the trunk line into a digital signal and transmits the signal to the switching unit 120. The switching unit 120 transmits data of the corresponding channel to the control unit 130 by switching the data transmitted from the trunk line interface unit 110 for each channel. The controller 130 selects an HDLC channel according to a control signal applied from the channel selector 200 and transfers the signal transmitted from the switching unit 120 to the main device. The channel selector 200 generates a control signal for selecting the HDLC channel of the controller 130 and applies it to the controller 130.

도3은 본 발명의 실시예에 따른 채널 선택 회로의 구성을 나타내는 도면으로서, 카운터310과 래치320과 NOR게이트330,340으로 구성된다.3 is a diagram illustrating a configuration of a channel selection circuit according to an exemplary embodiment of the present invention, and includes a counter 310, a latch 320, and NOR gates 330 and 340.

도3을 참조하면, 카운터310은 2진카운터로서 데이터를 입력받아 프레임 동기 신호와 클럭에 응답하여 카운팅 동작을 수행한다. 래치320은 카운터310에서 출력되는 리플케리아웃신호를 동기신호로 인가받아 입력된 신호를 출력한다. NOR게이트330,340은 카운터310에서 출력되는 신호와 래치320에서 출력되는 신호를 입력받아 상기 입력된 신호를 부논리합의 논리에 따라 출력한다.Referring to FIG. 3, the counter 310 receives data as a binary counter and performs a counting operation in response to a frame synchronization signal and a clock. The latch 320 receives the ripple carryout signal output from the counter 310 as a synchronization signal and outputs the input signal. The NOR gates 330 and 340 receive the signal output from the counter 310 and the signal output from the latch 320 and output the input signal according to a logic of negative logic.

도4는 본 발명의 실시예에 따른 채널 선택 회로의 동작에 의한 신호의 파형도로서, 각 신호는 다음과 같다. 410신호는 프레임의 시작을 나타내는 프레임 동기 신호이고, 420신호는 동기 신호이다. 430신호는 전송 동기를 위한 클럭으로서, 2.048MHz의 신호이고, 440신호은 256㎑의 신호이고, 450신호는 128㎑의 신호이다. 460신호는 카운터310에서 출력되는 리플케리아웃신호이고, 470신호는 래치320에서 출력되는 출력신호Q이다. 480신호는 NOR게이트330에서 출력되는 신호이고, 490신호는 NOR게이트340에서 출력되는 신호이다.4 is a waveform diagram of a signal by an operation of a channel selection circuit according to an embodiment of the present invention, wherein each signal is as follows. Signal 410 is a frame sync signal indicating the start of a frame, and signal 420 is a sync signal. The signal 430 is a clock for transmission synchronization. The signal 430 is a signal of 2.048 MHz, the signal 440 is a signal of 256 Hz, and the signal 450 is a signal of 128 Hz. The signal 460 is the ripple carryout signal output from the counter 310, and the signal 470 is the output signal Q output from the latch 320. The signal 480 is a signal output from the NOR gate 330, and the 490 signal is a signal output from the NOR gate 340.

도2 내지 도4를 참조하여 본 발명의 실시예에 따른 채널 선택 회로의 동작을 설명한다. 카운터310은 420신호와 같은 동기 신호 및 430신호와 같은 클럭을 인가받아 카운팅 동작을 수행하여, 460신호와 같은 리플케리아웃신호RCO를 래치320으로 출력한다. 카운터310은 카운팅 동작의 결과에 대응되는 신호440과 450을 각각 NOR게이트330,340으로 출력한다. 래치320은 카운터310에서 출력되는 460신호와 같은 리플케리아웃신호RCO를 클럭으로 인가받아 저장된 데이터를 NOR게이트330,340으로 출력한다. NOR게이트330은 카운터310으로부터 440과 같은 신호를 인가받고, 래치320으로부터 470신호와 같은 신호를 인가받아, 480신호과 같은 신호를 제어부130으로 출력한다. NOR게이트340은 카운터310으로부터 460과 같은 신호를 인가받고, 래치320으로부터 470신호와 같은 신호를 인가받아, 490신호와 같은 신호를 제어부130으로 출력한다. 래치320은 460과 같은 클럭을 인가받아 420과 리세트신호를 응답하여 470과 같은 신호를 출력한다.2 to 4, the operation of the channel selection circuit according to the embodiment of the present invention will be described. The counter 310 performs a counting operation by receiving a synchronization signal such as the 420 signal and a clock such as the 430 signal, and outputs a ripple carryout signal RCO such as the 460 signal to the latch 320. The counter 310 outputs signals 440 and 450 corresponding to the result of the counting operation to the NOR gates 330 and 340, respectively. The latch 320 receives a ripple carryout signal RCO, such as a signal 460 output from the counter 310, as a clock and outputs the stored data to the NOR gates 330 and 340. The NOR gate 330 receives a signal 440 from the counter 310, receives a signal 470 from the latch 320, and outputs a signal 480 to the controller 130. The NOR gate 340 receives a signal 460 from the counter 310, receives a signal 470 from the latch 320, and outputs a signal 490 to the controller 130. The latch 320 receives a clock such as 460 and outputs a signal such as 470 in response to the reset signal 420.

T1시점에서 420과 같은 로우신호를 인가받아 래치320은 460과 같은 클럭에 응답하여 리세트되어 로우신호를 출력한다.The latch 320 is reset in response to a clock such as 460 at the time T1 and receives a low signal such as 420 to output a low signal.

S1구간에서 NOR게이트330은 카운터310로부터 440과 같은 로우신호를 입력받고 래치320으로부터 470과 같은 로우신호를 입력받아, 부논리합에 따라 480과 같은 하이신호를 출력한다. NOR게이트340은 카운터320으로부터 450과 같은 로우신호를 입력받고 470과 같은 로우신호를 입력받아, 부논리합에 따라 490과 같은 하이신호를 출력한다.In the S1 section, the NOR gate 330 receives a low signal such as 440 from the counter 310 and a low signal such as 470 from the latch 320 and outputs a high signal such as 480 according to a negative logic sum. The NOR gate 340 receives a low signal such as 450 from the counter 320 and a low signal such as 470, and outputs a high signal such as 490 according to a negative logic sum.

S2구간에서 NOR게이트330은 카운터310으로부터 440과 같은 하이신호를 입력받고 래치320으로부터 470과 같은 로우신호를 입력받아, 부논리합에 따라 480과 같은 로우신호를 출력한다. NOR게이트340은 카운터320으로부터 450과 같은 로우신호를 입력받고 래치320으로부터 470과 같은 로우신호를 입력받아, 부논리합에 따라 490과 같은 하이신호를 출력한다.In the S2 section, the NOR gate 330 receives a high signal such as 440 from the counter 310, receives a low signal such as 470 from the latch 320, and outputs a low signal such as 480 according to a negative logic sum. The NOR gate 340 receives a low signal such as 450 from the counter 320 and a low signal such as 470 from the latch 320, and outputs a high signal such as 490 according to a negative logic sum.

S3구간에서 NOR게이트330은 카운터310으로부터 440과 같은 로우신호를 입력받고 래치320으로부터 470과 같은 로우신호를 입력받아, 부논리합에 따라 480과 같은 하이신호를 출력한다. NOR게이트340은 카운터320으로부터 450과 같은 하이신호를 입력받고 래치320으로부터 470과 같은 로우신호를 입력받아, 부논리합에 따라 490과 같은 로우신호를 출력한다.In the S3 section, the NOR gate 330 receives a low signal such as 440 from the counter 310 and a low signal such as 470 from the latch 320, and outputs a high signal such as 480 according to a negative logic sum. The NOR gate 340 receives a high signal such as 450 from the counter 320 and a low signal such as 470 from the latch 320, and outputs a low signal such as 490 according to a negative logic sum.

S4구간에서 NOR게이트330은 카운터310으로부터 440과 같은 하이신호를 입력받고 래치320으로부터 470과 같은 하이신호를 입력받아, 부논리합에 따라 480과 같은 로우신호를 출력한다. NOR게이트340은 카운터320으로부터 450과 같은 하이신호를 입력받고 래치320으로부터 470과 같은 로우신호를 입력받아, 부논리합에 따라 490과 같은 로우신호를 출력한다.In the S4 section, the NOR gate 330 receives a high signal such as 440 from the counter 310, receives a high signal such as 470 from the latch 320, and outputs a low signal such as 480 according to a negative logic sum. The NOR gate 340 receives a high signal such as 450 from the counter 320 and a low signal such as 470 from the latch 320, and outputs a low signal such as 490 according to a negative logic sum.

T2시점에서 래치320은 하이신호를 입력받아 카운터310으로부터 인가되는 460과 같은 클럭에 응답하여, 470과 같은 하이신호를 출력한다.At the time T2, the latch 320 receives a high signal and outputs a high signal such as 470 in response to a clock such as 460 applied from the counter 310.

제어부130은 채널선택부200으로부터 상기와 같은 신호를 인가받아 채널을 선택한다. 즉, S1구간에서 제어부130은 SY0으로 480과 같은 하이신호를 인가받고 SY1으로 490과 같은 하이신호를 인가받으면, 상기 HDLC 채널1을 선택한다. S2구간에서 제어부130은 SY0으로 480과 같은 로우신호를 인가받고 SY1으로 490과 같은 하이신호를 인가받으면, 상기 HDLC 채널2를 선택한다. S3구간에서 제어부130은 SY0으로 480과 같은 하이신호를 인가받고 SY1으로 490과 같은 로우신호를 인가받으면, 상기 HDLC 채널3을 선택한다. 한편, S4구간에서 제어부130은 SY0으로 480과 같은 로우신호를 인가받고 SY1으로 490과 같은 로우신호를 인가받으면, 상기 HDLC 채널을 선택하지 않는다.The controller 130 receives the above signals from the channel selector 200 and selects a channel. That is, in the S1 section, when the high signal such as 480 is applied to SY0 and the high signal such as 490 to SY1, the controller 130 selects the HDLC channel 1. The controller 130 selects the HDLC channel 2 when the low signal such as 480 is applied to SY0 and the high signal such as 490 is applied to SY1 in the S2 section. The controller 130 selects the HDLC channel 3 when the high signal such as 480 is applied to SY0 and the low signal such as 490 is applied to SY1 in the S3 section. On the other hand, in the period S4, the control unit 130 does not select the HDLC channel when a low signal such as 480 is applied to SY0 and a low signal such as 490 is applied to SY1.

상술한 바와 같이 본 발명은 디지털트렁크에서 하나의 제어 데이터를 전송하는 HDLC 채널 이외에 나머지 2개의 HDLC 채널을 부가서비스 채널로 사용하기 위해 특정 음성채널을 나머지 2개의 HDLC 채널로 할당할 수 있다.As described above, the present invention may allocate a specific voice channel to the remaining two HDLC channels in order to use the remaining two HDLC channels as an additional service channel in addition to the HDLC channel transmitting one control data in the digital trunk.

Claims

In HDLC channel selection circuit in digital trunk,

A trunk line interface unit which receives a signal transmitted through the trunk line and transmits the signal to the switching unit, a switching unit which performs a switching operation for determining whether to transmit a signal applied by the trunk line interface unit, and receives predetermined data from the switching unit And a control unit for controlling the switching unit and a channel selection unit for selecting a data transmission channel of the control unit.

2. The channel selector of claim 1, wherein the channel selector receives a frame synchronization signal and a clock to perform a counting operation, a ripple carryout signal output from the counter is applied as a clock, and the frame synchronization signal is applied as a reset signal. And a latch for outputting a predetermined signal, and a signal generator for generating a control signal for selecting the HDLC channel by receiving the output signal of the counter and the output signal of the latch and outputting the control signal to the controller. HDLC channel selection circuit.

3. The HDLC channel selection circuit of claim 2, wherein the signal generation unit is implemented with a negative logic circuit.