JP2001230837A - Telephone terminal - Google Patents
Telephone terminalInfo
- Publication number
- JP2001230837A JP2001230837A JP2000039122A JP2000039122A JP2001230837A JP 2001230837 A JP2001230837 A JP 2001230837A JP 2000039122 A JP2000039122 A JP 2000039122A JP 2000039122 A JP2000039122 A JP 2000039122A JP 2001230837 A JP2001230837 A JP 2001230837A
- Authority
- JP
- Japan
- Prior art keywords
- telephone
- clock
- telephone terminal
- terminal device
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Telephone Function (AREA)
- Telephonic Communication Services (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は電話端末装置、特に
音声の送受信をする電話端末装置がPC(パーソナルコ
ンピュータ)とUSB(ユニバーサルシリアルバス)イ
ンタフェースを用いてアイソクロナス転送モード(以
下、「非同期転送モード」という)で音声データ通信を
行う際に、PCと電話装置のクロックの差異に起因する
音声データのスリップによるノイズの発生を防止する電
話端末装置である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a telephone terminal device, particularly a telephone terminal device for transmitting and receiving voice, using a PC (Personal Computer) and a USB (Universal Serial Bus) interface in an isochronous transfer mode (hereinafter referred to as "asynchronous transfer mode"). ") When performing voice data communication, the telephone terminal device preventing occurrence of noise due to slip of voice data due to a clock difference between the PC and the telephone device.
【0002】[0002]
【従来の技術】従来技術では、PCと電話交換網をUS
Bインタフェースの非同期転送モードで接続する場合、
電話交換網との音声データ転送の部分にCODECを2
つ用いてアナログ信号で音声の結合をしていた。PCが
出力するSOF(Start of Frame:非同期転送モード
時に約1ms周期でPCから送られてくるフレーム信
号)には誤差が生じるため、これを基にして生成するC
ODECのフレーム同期信号は、誤差を含むことにな
る。この誤差を吸収するため、PC側CODECに送る
デジタル音声データは、FIFOを4段用いてバッファ
リングしていた。そして、FIFO内のデータ量を監視
してその状況によりPC側CODECのクロック周波
数、フレーム信号周期を切り替え可能なクロック生成切
替回路を設けていた。2. Description of the Related Art In the prior art, a PC and a telephone exchange network are
When connecting in the asynchronous transfer mode of the B interface,
CODEC 2 for voice data transfer with telephone switching network
Using the analog signal to combine voice. Since an error occurs in the SOF (Start of Frame: a frame signal transmitted from the PC at a period of about 1 ms in the asynchronous transfer mode) output from the PC, C generated based on the error is generated.
The ODEC frame synchronization signal includes an error. In order to absorb this error, the digital audio data sent to the PC-side CODEC has been buffered using four stages of FIFO. Then, a clock generation switching circuit capable of monitoring the amount of data in the FIFO and switching the clock frequency of the PC side CODEC and the frame signal cycle according to the situation is provided.
【0003】[0003]
【発明が解決しようとする課題】音声信号をデジタル化
するPCのクロックと電話交換網の伝送クロックとがそ
れぞれ自走しているシステムにおいて、2つのクロック
を同期させないと、デジタル音声信号の欠落、溢れが発
生し、アナログ変換した際に可聴ノイズとなる。従来技
術では、PC側CODEC(PCのクロックに同期した
フレーム信号で駆動されるCODEC)と、TEL側C
ODEC(電話交換網の伝送クロックに同期したフレー
ム同期信号で駆動されるCODEC)を用いて、アナロ
グ結合を行うことによりノイズの発生を回避していた。In a system in which the clock of the PC for digitizing the voice signal and the transmission clock of the telephone switching network run independently, if the two clocks are not synchronized, loss of the digital voice signal, Overflow occurs and becomes audible noise when converted to analog. In the related art, a PC side CODEC (a CODEC driven by a frame signal synchronized with a PC clock) and a TEL side C
By using ODEC (CODEC driven by a frame synchronization signal synchronized with a transmission clock of a telephone switching network) and performing analog coupling, generation of noise has been avoided.
【0004】しかしながら、この技術では、PC側CO
DECのフレーム同期信号の周期を制御するために、装
置内部にFIFOを使用する必要があり、更にFIFO
に蓄積されたデータ量を常に監視するための回路も必要
となる。そのため、ハードウェアの規模が増大するとい
う問題があった。However, in this technique, the PC side CO
In order to control the cycle of the frame synchronization signal of the DEC, it is necessary to use a FIFO inside the device.
A circuit for constantly monitoring the amount of data stored in the memory is also required. Therefore, there is a problem that the scale of hardware increases.
【0005】[0005]
【発明の目的】本発明の主要目的は、電話交換網にPC
を接続し、PCと電話交換網との間で音声データの送信
又は受信をするための電話端末装置が、PCとUSBイ
ンタフェース(非同期転送モード)で接続して音声デー
タを転送するときに、音声データのスリップによるノイ
ズの発生を防止した電話端末装置を従来技術に比べて簡
素化した回路で提供することにある。OBJECTS OF THE INVENTION The main object of the present invention is to provide a PC for a telephone switching network.
When a telephone terminal device for transmitting or receiving voice data between a PC and a telephone switching network connects the PC with a USB interface (asynchronous transfer mode) to transfer voice data, An object of the present invention is to provide a telephone terminal device in which generation of noise due to data slip is prevented by a circuit simplified as compared with the conventional technology.
【0006】[0006]
【課題を解決するための手段】本発明による電話端末装
置は、PCと電話交換網とで音声信号をデジタル信号と
して送信又は受信するものであって、PCおよび電話交
換網との接続を行う夫々第1および第2CODECから
の第1および第2クロックにより動作するUSBインタ
フェースおよび通信インタフェースを含み、第1クロッ
クは速度の異なる複数のクロック源を切り替えるクロッ
ク生成部を有する。A telephone terminal device according to the present invention transmits or receives a voice signal as a digital signal between a PC and a telephone switching network, and performs connection between the PC and the telephone switching network. The communication system includes a USB interface and a communication interface that are operated by first and second clocks from the first and second CODECs, and the first clock has a clock generation unit that switches a plurality of clock sources having different speeds.
【0007】また、本発明の好適実施形態例によると、
クロック生成部は、USBインタフェースからのSOF
をカウントするSOFカウンタ、第2CODECのフレ
ーム同期信号をカウントする電話フレームカウンタ、こ
れら両カウンタのカウンタ値を比較演算する比較演算器
およびこの比較演算器の出力により複数のクロック源を
切り替える周波数セレクタを備える。PCのデジタル信
号をアナログ信号に変換する際に、速度の異なる複数の
クロック源を切り替えて速度の整合を図る。また、クロ
ックの切り替えは、SOFカウンタおよび電話フレーム
カウンタによりPC側および電話交換網側のフレーム同
期信号の周期差を計測し、この差分に基づいて行う。更
に、PCのデジタル音声信号および電話交換網のデジタ
ル音声信号の接続は、アナログ信号に変換して行う。According to a preferred embodiment of the present invention,
The clock generation unit uses the SOF from the USB interface
Counter, a phone frame counter for counting the frame synchronization signal of the second CODEC, a comparator for comparing the counter values of these two counters, and a frequency selector for switching a plurality of clock sources based on the output of the comparator. . When converting a digital signal of a PC into an analog signal, a plurality of clock sources having different speeds are switched to achieve speed matching. The clock is switched based on the difference between the period of the frame synchronization signal on the PC side and the period on the telephone switching network side measured by the SOF counter and the telephone frame counter, and based on this difference. Further, the connection between the digital voice signal of the PC and the digital voice signal of the telephone switching network is performed by converting into an analog signal.
【0008】[0008]
【発明の実施の形態】以下、本発明による電話端末装置
の好適実施形態例の構成および動作を、添付図を参照し
て詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration and operation of a preferred embodiment of a telephone terminal device according to the present invention will be described below in detail with reference to the accompanying drawings.
【0009】先ず、図1は、本発明による電話端末装置
の好適実施形態例の構成および関連装置を示すブロック
図である。図1において、電話端末装置10は、USB
バスを介してPC5に接続されると共に電話交換網を介
して電話機主装置・局(以下、単に主装置という)6に
接続されている。電話端末装置10は、USBインタフ
ェース(I/F)1、通信インタフェース2、第1(又
はPC側)CODEC(符号器・復号器)3および第2
(又は主装置側)CODEC4より構成される。第1C
ODEC3は、USBインタフェース1に第1クロック
(CLK1)を供給し、第2CODEC4は、通信イン
タフェース2に第2クロック(CLK2)を供給する。FIG. 1 is a block diagram showing a configuration of a preferred embodiment of a telephone terminal device according to the present invention and related devices. In FIG. 1, a telephone terminal device 10 is a USB terminal.
It is connected to a PC 5 via a bus and to a telephone main unit / station (hereinafter simply referred to as a main unit) 6 via a telephone exchange network. The telephone terminal device 10 includes a USB interface (I / F) 1, a communication interface 2, a first (or PC side) CODEC (encoder / decoder) 3, and a second
(Or main device side) It is composed of CODEC4. 1st C
The ODEC 3 supplies a first clock (CLK1) to the USB interface 1, and the second CODEC 4 supplies a second clock (CLK2) to the communication interface 2.
【0010】以下、電話端末装置10内の各構成要素1
〜4を説明する。図示せずも、USBインタフェース1
は、USBコントローラを有し、PC5と電話端末装置
10間でUSBを介してデータを送受信するためのイン
タフェースである。通信インタフェース2は、電話交換
網を介して主装置6に接続され、Dチャンネルデータ
(制御データ)およびBチャンネルデータ(音声デー
タ)を送受信するためのインタフェースである。第1C
ODEC3は、PC5に送受信するBチャンネルデータ
をA/D(アナログ・デジタル)変換およびD/A(デ
ジタル・アナログ)変換するためのCODECで、A/
DおよびD/A変換する際のフレーム同期信号は、PC
5のクロックPC_CLKに同期したCODEC用第1
クロック(CLK1)で駆動する。一方、第2CODE
C4は、主装置6に送受信するBチャンネルデータをA
/DおよびD/A変換するためのCODECで、A/D
およびD/A変換する際のフレーム同期信号は、主装置
6のクロックであるMasterCLKに同期した第2クロッ
ク(CLK2)で駆動する。Hereinafter, each of the constituent elements 1 in the telephone terminal device 10 will be described.
4 will be described. USB interface 1 (not shown)
Is an interface having a USB controller for transmitting and receiving data between the PC 5 and the telephone terminal device 10 via USB. The communication interface 2 is connected to the main unit 6 via a telephone exchange network, and is an interface for transmitting and receiving D-channel data (control data) and B-channel data (voice data). 1st C
ODEC3 is a CODEC for A / D (analog / digital) conversion and D / A (digital / analog) conversion of B channel data transmitted / received to / from PC5.
A frame synchronization signal for D and D / A conversion is a PC
5 for the CODEC synchronized with the clock PC_CLK of No. 5
It is driven by a clock (CLK1). On the other hand, the second CODE
C4 transmits B channel data transmitted / received to / from main device 6 to A
A / D and CODEC for D / A conversion.
The frame synchronization signal for the D / A conversion is driven by a second clock (CLK2) synchronized with MasterCLK which is a clock of the main device 6.
【0011】次に、本発明による電話端末装置の特徴
は、第1(PC側)CODEC3のクロック生成部にあ
る。この第1CODEC3のクロック生成部30の構成
を図2のブロック図を参照して説明する。このクロック
生成部30は、USBインタフェース20、SOFカウ
ンタ21、TEL(電話機)フレームカウンタ22、比
較演算器23、第1乃至第4周波数発生器(又はクロッ
ク源)24〜27および周波数セレクタ28より構成さ
れている。Next, a feature of the telephone terminal device according to the present invention resides in a clock generation unit of the first (PC side) CODEC 3. The configuration of the clock generation unit 30 of the first CODEC 3 will be described with reference to the block diagram of FIG. The clock generator 30 includes a USB interface 20, a SOF counter 21, a TEL (telephone) frame counter 22, a comparison calculator 23, first to fourth frequency generators (or clock sources) 24 to 27, and a frequency selector 28. Have been.
【0012】図2に示すPC側CODEC3のクロック
生成部30において、USBインタフェース20は、U
SB通信のインタフェースである。SOFカウンタ21
は、USBインタフェース20が検出するSOFをカウ
ント(計数)する。TELフレームカウンタ22は、第
2(又はTEL側)CODEC4のフレーム同期信号を
カウントする。比較演算器23は、上述したSOFカウ
ンタ21とTELフレームカウンタ22のカウント値を
比較演算する。周波数セレクタ28は、比較演算器23
の出力に基づいて周波数発生器24〜27からの周波数
を選択する。第1乃至第4周波数発生器24〜27は、
第1(又は)PC側CODEC3の駆動クロック源であ
る。In the clock generator 30 of the PC side CODEC 3 shown in FIG.
This is an SB communication interface. SOF counter 21
Counts the SOF detected by the USB interface 20. The TEL frame counter 22 counts the frame synchronization signal of the second (or TEL side) CODEC 4. The comparison calculator 23 compares the count values of the SOF counter 21 and the TEL frame counter 22 described above. The frequency selector 28 is connected to the comparison operator 23
Select the frequencies from the frequency generators 24 to 27 based on the output of. The first to fourth frequency generators 24 to 27 are:
It is a drive clock source for the first (or) PC side CODEC3.
【0013】ここで、第1乃至第4周波数発生器24〜
27の周波数は、次の関係に選択設定されるものとす
る。第1周波数24<第2周波数25<第3周波数26
<第4周波数27ここで、第1周波数とは、第1周波数
発生器24の発生周波数を意味する。第2乃至第4周波
数についても同様である。また、USBインタフェース
1を動作させる第1クロック(CLK1)の初期値は、
第3周波数26を選択するものとし、通常の周波数切り
替えは、第3周波数26と第2周波数25との間を往復
するものとする。Here, the first to fourth frequency generators 24 to 24
The frequency 27 is selected and set in the following relationship. First frequency 24 <second frequency 25 <third frequency 26
<Fourth frequency 27> Here, the first frequency means the frequency generated by the first frequency generator 24. The same applies to the second to fourth frequencies. The initial value of the first clock (CLK1) for operating the USB interface 1 is:
It is assumed that the third frequency 26 is selected, and normal frequency switching is performed by reciprocating between the third frequency 26 and the second frequency 25.
【0014】次に、図1および図2に示した本発明によ
る電話端末装置10の動作を、図3および図4を参照し
て説明する。ここで、図3は、図2に示すクロック生成
部30のSOFカウンタ21およびTELフレームカウ
ンタ22の構成図を示す。また、図4は、図2に示す比
較演算器23によるカウントパターン比較演算動作説明
図を示す。尚、図3のSOFカウンタ21とTELフレ
ームカウンタ22は、図2中に示す対応する両カウンタ
21、22を詳細に記述したものである。Next, the operation of the telephone terminal device 10 according to the present invention shown in FIGS. 1 and 2 will be described with reference to FIGS. Here, FIG. 3 shows a configuration diagram of the SOF counter 21 and the TEL frame counter 22 of the clock generation unit 30 shown in FIG. FIG. 4 is a view for explaining a count pattern comparison calculation operation by the comparison calculator 23 shown in FIG. The SOF counter 21 and the TEL frame counter 22 shown in FIG. 3 describe the corresponding counters 21 and 22 shown in FIG. 2 in detail.
【0015】図3に示すSOFカウンタ21は、SOF
を検出したときバイナリカウントアップする2ビット
(bit0およびbit1)のカウンタである。TEL
フレームカウンタ22は、第2(又はTEL側)COD
EC4のフレーム同期信号をバイナリカウントする5ビ
ット(bit0〜bit4)のカウンタである。SOF
は、約1ms周期で検出され、第2(TEL側)COD
EC4のフレーム同期信号は、125μs周期で発生す
る。仮に、SOFが正確に1ms周期で検出され且つ第
2(TEL側)CODEC4のフレーム同期信号に同期
しているならば、図3に示す点線枠内は同期してカウン
トアップする筈である。しかしながら、SOFと第2
(TEL側)CODEC4のフレーム同期信号は非同期
であり且つSOFの発生周期には誤差を含むため、上述
した点線枠内のカウントアップは、時間と共にずれてく
る。このずれがBチャンネルデータのスリップの原因に
なるので、第1(PC側)CODEC3の駆動クロック
を制御してずれを吸収する。点線枠内の比較演算は、T
ELフレームカウンタ22のbit3が変化したとき
(1ms周期毎)にSOFカウンタ21のカウンタ値を
ラッチして行う。The SOF counter 21 shown in FIG.
Is a two-bit (bit 0 and bit 1) counter that performs a binary count-up when a is detected. TEL
The frame counter 22 outputs the second (or TEL side) COD
This is a 5-bit (bit0 to bit4) counter for binary counting the EC4 frame synchronization signal. SOF
Is detected at a period of about 1 ms, and the second (TEL side) COD
The EC4 frame synchronization signal is generated at a period of 125 μs. If the SOF is detected accurately at a period of 1 ms and is synchronized with the frame synchronization signal of the second (TEL side) CODEC 4, the count in the dotted frame shown in FIG. However, SOF and the second
(TEL side) Since the frame synchronization signal of the CODEC 4 is asynchronous and the SOF generation cycle includes an error, the count-up in the dotted frame described above is shifted with time. Since this shift causes the slip of the B channel data, the drive clock of the first (PC side) CODEC 3 is controlled to absorb the shift. The comparison operation in the dotted frame is T
When the bit 3 of the EL frame counter 22 changes (every 1 ms cycle), the counter value of the SOF counter 21 is latched.
【0016】次に、図4を参照して、クロック生成部3
0における比較演算器23の比較演算結果による周波数
切り替え動作を説明する。SOFカウンタ21とTEL
フレームカウンタ22の比較演算結果に基づき、以下の
アルゴリズムで周波数を決定する。図4のカウンタ値
は、図3のカウンタ値を10進値化したものである。実
線枠内のパターンが一致したとき(比較演算が3回連続
で一致した場合)、その直前のパターン(点線枠内)を
参照して、SOFが第2(TEL側)CODEC4のフ
レーム信号に対して時間的に遅れ又は進みかを判断す
る。そして、Bチャンネルデータがスリップを起こさな
いように第1(PC側)CODEC3の駆動クロック周
波数を切り替える。Next, referring to FIG.
The frequency switching operation based on the comparison operation result of the comparison operation unit 23 at 0 will be described. SOF counter 21 and TEL
Based on the comparison operation result of the frame counter 22, the frequency is determined by the following algorithm. The counter value in FIG. 4 is obtained by converting the counter value in FIG. 3 into a decimal value. When the pattern in the solid line frame matches (when the comparison operation matches three times in succession), the SOF is applied to the frame signal of the second (TEL side) CODEC 4 with reference to the immediately preceding pattern (in the dotted frame). Time delay or advance. Then, the drive clock frequency of the first (PC) CODEC 3 is switched so that the B channel data does not slip.
【0017】先ず、SOFカウントパターンAの場合
には、SOFカウント21が第2(TEL側)CODE
C4のフレーム信号8回分のカウントより早いので、直
前の周波数より1段階早い周波数に切り替える。次に、
SOFカウントパターンBの場合には、SOFカウン
トが第2(TEL側)CODEC4のフレーム信号8回
分のカウントより遅いので、直前の周波数より1段階遅
い周波数に切り替える。First, in the case of the SOF count pattern A, the SOF count 21 is changed to the second (TEL side) CODE.
Since the count is earlier than the count of eight C4 frame signals, the frequency is switched to one step earlier than the immediately preceding frequency. next,
In the case of the SOF count pattern B, since the SOF count is slower than the count of eight frame signals of the second (TEL side) CODEC 4, the frequency is switched to a frequency one step slower than the immediately preceding frequency.
【0018】上述したおよびを3進の論理式で記述
すると、次式になる。 TELフレームカウンタ値=SOFカウンタ値→周波数
を変えない。TELフレームカウンタ値=1+SOFカ
ウンタ値→1段階早い周波数に切り替える。TELフレ
ームカウンタ値+1=SOFカウンタ値→1段階遅い周
波数に切り替える。If the above and are described by a ternary logical expression, the following expression is obtained. TEL frame counter value = SOF counter value → frequency is not changed. TEL frame counter value = 1 + SOF counter value → Switch to frequency one step earlier. TEL frame counter value + 1 = SOF counter value → Switch to frequency one step slower.
【0019】図4の実線枠内のパターン(3回連続一
致)は、3種類存在するので、それを図5に示す。図5
は、上述した一致条件、一致条件の直前のSOFカウン
タ値および周波数対応関係を示す。Since there are three types of patterns (three consecutive matches) in the solid line frame in FIG. 4, they are shown in FIG. FIG.
Indicates the above-described matching condition, the SOF counter value immediately before the matching condition, and the frequency correspondence.
【0020】以上、本発明による電話端末装置の好適実
施形態例の構成および動作を詳述した。しかし、斯かる
実施形態例は、本発明の単なる例示に過ぎないものと理
解するべきである。本発明の要旨を逸脱することなく、
特定用途に応じて種々の変形変更が可能であること、当
業者には容易に理解できよう。The configuration and operation of the preferred embodiment of the telephone terminal device according to the present invention have been described above in detail. However, it should be understood that such example embodiments are merely illustrative of the present invention. Without departing from the spirit of the invention,
Those skilled in the art will readily understand that various modifications can be made depending on the specific application.
【0021】[0021]
【発明の効果】以上の説明から明らかな如く、本発明の
電話端末装置によれば、PCのクロックと電話交換網の
クロックとが同期されていない場合又はSOFに誤差を
有する場合でも簡素な回路で内蔵するクロックを用いて
音声データを送受信することができ、ノイズのない音声
データの電話端末装置が得られるという実用上の顕著な
効果を有する。As is apparent from the above description, according to the telephone terminal device of the present invention, a simple circuit can be used even when the clock of the PC and the clock of the telephone exchange network are not synchronized or when there is an error in the SOF. It is possible to transmit and receive voice data using a built-in clock, which has a remarkable practical effect that a telephone terminal device of voice data without noise can be obtained.
【図1】本発明による電話端末装置および関連システム
全体の構成を示すブロック図である。FIG. 1 is a block diagram showing the overall configuration of a telephone terminal device and related systems according to the present invention.
【図2】図1に示す本発明による電話端末装置の第1
(PC側)CODECを駆動するクロック生成部のブロ
ック図である。FIG. 2 shows a first example of the telephone terminal device according to the present invention shown in FIG.
(PC side) FIG. 3 is a block diagram of a clock generation unit that drives a CODEC.
【図3】図2に示すSOFカウンタおよびTELフレー
ムカウンタの構成図である。FIG. 3 is a configuration diagram of an SOF counter and a TEL frame counter shown in FIG. 2;
【図4】図2に示す比較演算器によるカウントパターン
の説明図である。FIG. 4 is an explanatory diagram of a count pattern by a comparison calculator shown in FIG. 2;
【図5】図2のクロック生成部における一致パターンと
切り替え周波数の説明図である。FIG. 5 is an explanatory diagram of a coincidence pattern and a switching frequency in the clock generation unit of FIG. 2;
1、20 USBインタフェース 2 通信インタフェース 3 第1(PC側)CODEC 4 第2(TEL側)CODEC 5 PC 6 電話機主装置・局 10 電話端末装置 21 SOFカウンタ 22 TELフレームカウンタ 23 比較演算器 24〜27 周波数源(クロック源) 28 周波数セレクタ 1, 20 USB interface 2 Communication interface 3 First (PC side) CODEC 4 Second (TEL side) CODEC 5 PC 6 Telephone main device / station 10 Telephone terminal device 21 SOF counter 22 TEL frame counter 23 Comparative calculator 24 to 27 Frequency source (clock source) 28 Frequency selector
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B077 AA14 GG32 NN02 5B079 BA01 BB10 BC10 DD03 5K027 BB05 BB07 HH26 KK02 5K101 KK02 KK20 LL01 SS06 UU08 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5B077 AA14 GG32 NN02 5B079 BA01 BB10 BC10 DD03 5K027 BB05 BB07 HH26 KK02 5K101 KK02 KK20 LL01 SS06 UU08
Claims (5)
換網とで音声信号をデジタル信号として送信又は受信す
る電話端末装置において、 前記PCおよび前記電話交換網との接続を行う夫々第1
および第2CODECからの第1および第2クロックに
より動作するUSB(ユニバーサルシリアルバス)イン
タフェースおよび通信インタフェースを含み、前記第1
クロックは、速度の異なる複数のクロック源を切り替え
るクロック生成部を有することを特徴とする電話端末装
置。1. A telephone terminal device for transmitting or receiving a voice signal as a digital signal between a personal computer (PC) and a telephone exchange network, wherein each of the first and second terminals is connected to the PC and the telephone exchange network.
And a USB (Universal Serial Bus) interface and a communication interface operated by first and second clocks from the second CODEC.
A telephone terminal device comprising: a clock generation unit that switches a plurality of clock sources having different speeds.
ースからのSOFをカウントするSOFカウンタ、前記
第2CODECのフレーム同期信号をカウントする電話
フレームカウンタ、前記両カウンタのカウンタ値を比較
演算する比較演算器、該比較演算器の出力により前記複
数のクロック源からのクロックを切り替える周波数セレ
クタを備えることを特徴とする請求項1に記載の電話端
末装置。2. The clock generating section includes: an SOF counter for counting SOF from a USB interface; a telephone frame counter for counting a frame synchronization signal of the second CODEC; a comparator for comparing the counter values of the two counters; 2. The telephone terminal device according to claim 1, further comprising a frequency selector for switching clocks from the plurality of clock sources according to an output of the comparison operation unit.
号に変換する際に、前記速度の異なる複数のクロックを
切り替えて速度の整合を図ることを特徴とする請求項2
に記載の電話端末装置。3. The method according to claim 2, wherein when converting the digital audio signal of the PC into an analog signal, the plurality of clocks having different speeds are switched to achieve speed matching.
A telephone terminal device according to item 1.
ウンタおよび前記電話フレームカウンタにより前記PC
側および前記電話交網側のフレーム同期信号の周期差を
計測し、差分に基づいて行うことを特徴とする請求項3
に記載の電話端末装置。4. The switching of the clock is performed by the SOF counter and the telephone frame counter.
4. The method according to claim 3, wherein a period difference between the frame synchronization signals on the communication side and the telephone network is measured, and the measurement is performed based on the difference.
A telephone terminal device according to item 1.
換網のデジタル音声信号の接続は、アナログ信号に変換
して行うことを特徴とする請求項1に記載の電話端末装
置。5. The telephone terminal device according to claim 1, wherein the connection between the digital voice signal of the PC and the digital voice signal of the telephone switching network is performed by converting the digital voice signal into an analog signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000039122A JP2001230837A (en) | 2000-02-17 | 2000-02-17 | Telephone terminal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000039122A JP2001230837A (en) | 2000-02-17 | 2000-02-17 | Telephone terminal |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001230837A true JP2001230837A (en) | 2001-08-24 |
Family
ID=18562736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000039122A Pending JP2001230837A (en) | 2000-02-17 | 2000-02-17 | Telephone terminal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001230837A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006107317A (en) * | 2004-10-08 | 2006-04-20 | Canon Inc | System and method for data transfer |
US7120813B2 (en) | 2003-01-28 | 2006-10-10 | Robert Antoine Leydier | Method and apparatus for clock synthesis using universal serial bus downstream received signals |
US7154343B2 (en) | 2003-10-09 | 2006-12-26 | Renesas Technology Corp. | Semiconductor integrated circuit with clock generator |
JP2007094931A (en) * | 2005-09-30 | 2007-04-12 | Nec Electronics Corp | Correction clock generation circuit and usb device equipped with the same |
JP2010182337A (en) * | 2002-07-17 | 2010-08-19 | Chronologic Pty Ltd | Synchronized multichannel universal serial bus |
-
2000
- 2000-02-17 JP JP2000039122A patent/JP2001230837A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182337A (en) * | 2002-07-17 | 2010-08-19 | Chronologic Pty Ltd | Synchronized multichannel universal serial bus |
US7120813B2 (en) | 2003-01-28 | 2006-10-10 | Robert Antoine Leydier | Method and apparatus for clock synthesis using universal serial bus downstream received signals |
US7154343B2 (en) | 2003-10-09 | 2006-12-26 | Renesas Technology Corp. | Semiconductor integrated circuit with clock generator |
US7446615B2 (en) | 2003-10-09 | 2008-11-04 | Renesas Technology Corp. | Semiconductor integrated circuit with clock generator |
JP2006107317A (en) * | 2004-10-08 | 2006-04-20 | Canon Inc | System and method for data transfer |
JP4537169B2 (en) * | 2004-10-08 | 2010-09-01 | キヤノン株式会社 | Host device and control method thereof |
JP2007094931A (en) * | 2005-09-30 | 2007-04-12 | Nec Electronics Corp | Correction clock generation circuit and usb device equipped with the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5570356A (en) | High bandwidth communications system having multiple serial links | |
EP0777876A1 (en) | Method and apparatus for synchronized transmission of data between a network adaptor and multiple transmission channels | |
JP2001211228A (en) | Telephone terminal | |
GB2220327A (en) | Telephone exchange synchronized with digital network | |
US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
JP2001230837A (en) | Telephone terminal | |
JP2001024712A (en) | Transmission system, transmitter, receiver and interface device for interface-connecting parallel system with transmitter-receiver of data strobe type | |
KR100272945B1 (en) | High speed asynchronous serial to parallel data converter | |
CN100349469C (en) | Special small ISON exchange selecting synchronous pulse source automatically | |
KR100383897B1 (en) | Clock Signal Supply | |
US4809303A (en) | Dynamic speed shifter for fiber optic work station | |
JP2003152898A (en) | Phone terminal equipment | |
JPS6320931A (en) | Data transmission equipment | |
KR100242304B1 (en) | Data transmitting method and apparatus for isdn system | |
KR910002357B1 (en) | Channel alloting circuit in digital exchange | |
JP3581112B2 (en) | Data transmission method, transmission circuit, and communication device | |
JPH065831B2 (en) | Signal frame transmission method | |
SU1735860A1 (en) | Two-channel computer interface unit | |
SU1663785A1 (en) | Device for switching digital channels with time sharging | |
JP2718673B2 (en) | Bidirectional transmission method and apparatus using two-wire system | |
KR100456976B1 (en) | Data Transceiving System and Method in Time Division Multiplex Bus | |
KR0156749B1 (en) | Digital sampled signal combining system & its method | |
KR0157154B1 (en) | Audio decoder | |
JPH0595566A (en) | Digital signal transmitter | |
KR900002476B1 (en) | Synchronization signal generation in time division multiple access system and coupling circuit of master and salve data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050706 |