KR19980048586A - Pad structure of semiconductor device and manufacturing method thereof - Google Patents

Pad structure of semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR19980048586A
KR19980048586A KR1019960067189A KR19960067189A KR19980048586A KR 19980048586 A KR19980048586 A KR 19980048586A KR 1019960067189 A KR1019960067189 A KR 1019960067189A KR 19960067189 A KR19960067189 A KR 19960067189A KR 19980048586 A KR19980048586 A KR 19980048586A
Authority
KR
South Korea
Prior art keywords
semiconductor device
pad
pad structure
metal
wire
Prior art date
Application number
KR1019960067189A
Other languages
Korean (ko)
Other versions
KR100242634B1 (en
Inventor
정순진
이경섭
김현래
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960067189A priority Critical patent/KR100242634B1/en
Publication of KR19980048586A publication Critical patent/KR19980048586A/en
Application granted granted Critical
Publication of KR100242634B1 publication Critical patent/KR100242634B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 장치의 패드 구조 및 그 제조방법이 개시된다. 개시된 본 발명의 패드 구조는, 외부의 와이어와 반도체 장치의 전극과 연결되는 반도체 장치의 패드 구조로서, 상기 패드의 가장 자리 부분과, 와이어 본딩이 될 영역은 동일한 높이로 돌출되어 있는 것을 특징으로 한다.The present invention discloses a pad structure of a semiconductor device and a method of manufacturing the same. The disclosed pad structure is a pad structure of a semiconductor device connected to an external wire and an electrode of a semiconductor device, wherein an edge portion of the pad and a region to be wire bonded protrude at the same height. .

Description

반도체 장치의 패드 구조 및 그 제조방법Pad structure of semiconductor device and manufacturing method thereof

본 발명은 반도체 장치의 패드 구조에 관한 것으로, 보다 구체적으로는 반도체 장치의 수율을 개선할 수 있는 반도체 장치의 패드 구조에 관한 것이다.The present invention relates to a pad structure of a semiconductor device, and more particularly to a pad structure of a semiconductor device capable of improving the yield of the semiconductor device.

일반적으로 반도체 테스트 공정은 완성된 반도체 장치의 특성 및 불량들을 검사하는 것으로, 반도체 장치의 패드 부분이 프로브 스테이션(probe station)의 니들(needle)에 의하여 콘택되어, 그 특성을 확인하게 된다.In general, the semiconductor test process inspects the characteristics and defects of the completed semiconductor device. The pad portion of the semiconductor device is contacted by a needle of a probe station to confirm its characteristics.

여기서, 반도체 장치의 패드(3A)는, 도 1A에 도시된 바와 같이, 가로 세로 폭이 110㎛의 폭을 갖는 금속 패턴으로서, 프로브 카드(도시되지 않음)의 니들은 이 패드(3)이 A 부분과 콘택된다.Here, as shown in Fig. 1A, the pad 3A of the semiconductor device is a metal pattern having a width of 110 mu m and a needle of a probe card (not shown). Contact with the part.

도 1B는 도 1A의 Ⅰ-Ⅰ'선을 따라 절단한 단면도로서, 반도체 기판(1) 상부에 제 1 금속막(2)과 제 2 금속막(3)이 순차적으로 적층된 다음, 소정 부분 패터닝되어 형성되고, 프로브 공정시, 니들과 콘택된다.FIG. 1B is a cross-sectional view taken along line II ′ of FIG. 1A, in which a first metal film 2 and a second metal film 3 are sequentially stacked on a semiconductor substrate 1, and then predetermined patterning is performed. And contact with the needle during the probe process.

그러나 상기와 같은 패드 구조는 프로브 카드에 부착된 니들과 정확히 얼라인 하기 어려운 구조이고, 여러 번의 테스트 공정으로 패드와 니들이 여러 번 콘택하게 되면, 패드 표면 부분이 패이게 되어, 와이어 본 딩 금속간의 콘택이 불량해진다. 이로 인하여, 쇼트 또는 누설 전류가 발생되어, 반도체 소자의 특성 및 수율을 저하시킨다.However, the pad structure as described above is difficult to align exactly with the needle attached to the probe card, and when the pad and the needle are contacted several times by several test processes, the pad surface portion is dug, and the contact between the wire bonding metals is caused. This becomes bad. For this reason, a short or a leakage current is generated and the characteristic and yield of a semiconductor element are reduced.

따라서, 본 발명은, 반도체 장치의 패드 구조를 개선하여, 미스 얼라인을 방지하는 한편, 와이어 본딩시 패드 손상으로 인한 불량을 방지하여 반도체 소자의 특성 및 수율을 개선할 수 있는 반도체 장치의 패드 구조를 제공하는 것을 목적으로 한다.Accordingly, the present invention improves the pad structure of a semiconductor device, prevents misalignment, and prevents defects due to pad damage during wire bonding, thereby improving the characteristics and yield of the semiconductor device. The purpose is to provide.

도 1A는 종래의 반도체 장치의 패드 구조를 나타낸 평면도.1A is a plan view showing a pad structure of a conventional semiconductor device.

도 1B는 도 1A의 Ⅰ-Ⅰ 선을 따라 절단한 종래의 반도체 장치의 패드 구조의 단면도.1B is a cross-sectional view of a pad structure of a conventional semiconductor device cut along the line I-I of FIG. 1A.

도 2A는 본 발명의 반도체 장치의 패드 구조를 나타낸 평면도.2A is a plan view showing a pad structure of a semiconductor device of the present invention.

도 2B는 도 2A의 Ⅱ-Ⅱ' 선을 따라 절단한 본 발명의 반도체 장치의 패드 구조의 단면도.Fig. 2B is a sectional view of the pad structure of the semiconductor device of the present invention, taken along the line II-II 'of Fig. 2A.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 패드11 : 반도체 기판10 pad 11 semiconductor substrate

12 : 제 1 금속막13 : 제 2 금속막12: first metal film 13: second metal film

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 외부의 와이어와 반도체 장치의 전극과 연결되는 반도체 장치의 패드 구조로서, 상기 패드의 가장 자리 부분과, 와이어 본딩이 될 영역은 소정 높이만큼 돌출되어 있는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention is a pad structure of a semiconductor device that is connected to the external wire and the electrode of the semiconductor device, the edge portion of the pad and the area to be wire bonded by a predetermined height It is characterized by protruding.

또한, 본 발명의 반도체 장치의 패드 구조의 제조방법은, 반도체 기판상에 패드용 금속 패턴을 형성하는 단계와, 상기 금속 패턴의 가장 자리 부분 및 와이어 본딩 예정 영역 상부에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴의 형태로 금속 패턴을 소정 깊이만큼 식각하는 단계와, 감광막 패턴을 제거하는 단계를 포함하며, 상기 금속 패턴을 식각하는 단계시, 금속 패턴의 전체 두께보다 적은 깊이로 식각하는 것을 특징으로 한다.In addition, the method of manufacturing a pad structure of a semiconductor device of the present invention includes the steps of forming a metal pattern for a pad on a semiconductor substrate, and forming a photoresist pattern on an edge portion of the metal pattern and a region to be wire-bonded; And etching the metal pattern in the form of the photoresist pattern by a predetermined depth, and removing the photoresist pattern. The etching of the metal pattern may include etching to a depth less than the total thickness of the metal pattern. It is done.

본 발명에 의하면, 반도체 패드에서, 가장 자리 부분과 와이어 본딩되는 부분을 돌출되도록 형성하여, 와이어 본딩되는 부분이 테스트 공정으로 인하여 손상되는 것을 방지하고, 니들이 콘택되는 부분과 소정 깊이만큼 단차가 지도록 형성하여, 미스 얼라인을 방지한다.According to the present invention, in the semiconductor pad, the edge portion and the wire-bonded portion are formed to protrude, thereby preventing the wire-bonded portion from being damaged by the test process, and forming the stepped portion with a predetermined depth from the portion where the needle is contacted. This prevents misalignment.

[실시예]EXAMPLE

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도면 도 2A는 본 발명의 반도체 장치의 패드 구조를 나타낸 평면도이고, 도 2B는 도 2A의 Ⅱ-Ⅱ' 선을 따라 절단한 본 발명의 반도체 장치의 패드 구조의 단면도이다.2A is a plan view showing the pad structure of the semiconductor device of the present invention, and FIG. 2B is a sectional view of the pad structure of the semiconductor device of the present invention cut along the line II-II 'of FIG. 2A.

먼저, 도 2A를 참조하여, 본 발명의 패드(10) 구조는, 사각의 형상을 갖고, 패드의 가장 자리 부분(C)와, 와이어 본딩이 될 영역(B)은 소정 높이 예를 들어, 4 내지 6㎛ 만큼 돌출되어 있다. 이때, 패드(10)는 가로 및 세로의 길이가 110㎛인 정사각형 구조를 갖음이 바람직하다.First, referring to FIG. 2A, the structure of the pad 10 of the present invention has a rectangular shape, and the edge portion C of the pad and the region B to be wire bonded have a predetermined height, for example, 4. To 6 μm. In this case, the pad 10 preferably has a square structure having a length of 110 μm in length and width.

여기서, 와이어 본딩이 될 영역(B)은 패드의 4곳의 모서리 부분중 어느 한 영역에 형성되고, 이 와이어 본딩이 될 영역(B)은 한 변의 길이가 약 8 내지 12㎛의 길이를 갖는 정사각형의 형상을 갖으며, 외부를 향하여 돌출되어져 있다.Here, the area B to be wire bonded is formed in one of four corner portions of the pad, and the area B to be wire bonded is a square having a length of about 8 to 12 μm on one side. It has the shape of and protrudes toward the outside.

또한, 패드(10)의 돌출되어진 가장자리 부분(C)의 폭(X1)은 4 내지 6㎛이고, 와이어 본딩이 될 영역(B)의 폭(X2)은 8 내지 12㎛의 폭을 갖는다. 여기서, 도면에 미설명된 AA는 이후의 테스트 공정시, 니들이 콘택되어질 영역이다.In addition, the width X1 of the protruding edge portion C of the pad 10 is 4 to 6 µm, and the width X2 of the region B to be wire bonded has a width of 8 to 12 µm. Here, AA, which is not described in the drawing, is an area where the needle will be contacted in a subsequent test process.

이하, 본 발명의 반도체 장치의 패드 구조의 제조방법을 첨부된 도면 도 2B에 의하여 설명하도록 한다.Hereinafter, a method of manufacturing a pad structure of a semiconductor device of the present invention will be described with reference to FIG. 2B.

도 2B를 참조하여, 반도체 기판(11) 상부에 패드용 금속막인 제 1 금속막(12)과 제 2 금속막(13)이 순차적으로 적층된 다음, 제 2 금속막(13)이 소정 부분 패터닝 되어 패드가 형성된다. 이때, 제 2 금속막(13)은 종래에 비하여 4 내지 6㎛ 정도 두껍게 증착된다.Referring to FIG. 2B, the first metal film 12, which is a pad metal film 12, and the second metal film 13 are sequentially stacked on the semiconductor substrate 11, and then the second metal film 13 is formed in a predetermined portion. Patterned to form pads. At this time, the second metal film 13 is deposited to a thickness of about 4 to 6 μm thicker than in the prior art.

그후, 감광막 패턴(도시되지 않음)은 제 2 금속막(13)의 가장 자리 부분 및 와이어가 본딩될 영역 상부에 공지의 포토리소그라피 공정에 의하여 형성한 다음, 그 감광막 패턴의 형태로 제 2 금속막(13)을 4 내지 6㎛ 정도 식각한 다음, 감광막 패턴을 제거하여 패드를 완성한다. 이때, 도면에서 d는 제 2 금속막(13)이 식각되어진 깊이로서 약 4 내지 6㎛이고, X1은 패드 가장 자리의 폭으로서 약 4 내지 6㎛이며, X2는 와이어 본딩 영역의 폭으로서, 약 8 내지 12㎛이다.Thereafter, a photoresist pattern (not shown) is formed by a known photolithography process on the edge portion of the second metal film 13 and the region where the wire is to be bonded, and then in the form of the photoresist pattern. After etching (13) about 4 to 6 µm, the photoresist pattern is removed to complete the pad. In this figure, d is a depth at which the second metal film 13 is etched, and is about 4 to 6 µm, X1 is about 4 to 6 µm as the width of the pad edge, and X2 is about the width of the wire bonding region. 8-12 micrometers.

이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 반도체 패드에서, 가장 자리 부분과 와이어 본딩되는 부분을 돌출되도록 형성하여, 와이어 본딩되는 부분이 테스트 공정으로 인하여 손상되는 것을 방지하고, 니들이 콘택되는 부분과 소정 높이만큼 단차가 지도록 형성하여, 미스 얼라인을 방지한다.As described in detail above, according to the present invention, in the semiconductor pad, the edge portion and the wire-bonded portion are formed to protrude, thereby preventing the wire-bonded portion from being damaged by the test process, and the needle contacted portion. It is formed to have a step by a predetermined height to prevent misalignment.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (11)

외부의 와이어와 반도체 장치의 전극과 연결되는 반도체 장치의 패드 구조로서,A pad structure of a semiconductor device connected to an external wire and an electrode of a semiconductor device, 상기 패드의 가장 자리 부분과, 와이어 본딩이 될 영역은 동일한 높이로 돌출되어 있는 것을 특징으로 하는 반도체 장치의 패드 구조.An edge portion of the pad and a region to be wire bonded protrude at the same height. 제 1 항에 있어서, 상기 패드는 가로 및 세로의 길이가 100 내지 120㎛인 정사각형 구조인 것을 특징으로 하는 반도체 장치의 패드 구조.The pad structure of claim 1, wherein the pad has a square structure having a horizontal length and a vertical length of 100 to 120 μm. 제 1 항에 있어서, 상기 돌출된 가장 자리 부분의 폭은 4 내지 6㎛인 것을 특징으로 하는 반도체 장치의 패드 구조.The pad structure of a semiconductor device according to claim 1, wherein the protruding edge portion has a width of 4 to 6 mu m. 제 1 항 또는 제 2 항에 있어서, 상기 와이어 본딩이 될 영역은 패드의 4곳의 모서리 부분중 어느 하나의 영역에 형성되고, 한 변의 약 8 내지 12㎛의 길이를 갖는 정사각형의 형상으로 갖는 것을 특징으로 하는 반도체 장치의 패드 구조.According to claim 1 or claim 2, wherein the area to be wire-bonded is formed in any one of the four corner portions of the pad, having a square shape having a length of about 8 to 12㎛ of one side The pad structure of the semiconductor device characterized by the above-mentioned. 제 1 항에 있어서, 상기 가장자리 부분과 와이어 본딩이 될 영역의 돌출 높이는 4 내지 6㎛인 것을 특징으로 하는 반도체 장치의 패드 구조.The pad structure of a semiconductor device according to claim 1, wherein the protruding height of the region to be wire bonded to the edge portion is 4 to 6 mu m. 반도체 기판상에 패드용 금속 패턴을 형성하는 단계와,Forming a pad metal pattern on the semiconductor substrate; 상기 금속 패턴의 가장 자리 부분 및 와이어 본딩 예정 영역 상부에 감광막 패턴을 형성하는 단계와,Forming a photoresist pattern on an edge portion of the metal pattern and an upper portion of a wire bonding region; 상기 감광막 패턴의 형태로 금속 패턴을 소정 깊이만큼 식각하는 단계와,Etching the metal pattern by a predetermined depth in the form of the photoresist pattern; 감광막 패턴을 제거하는 단계를 포함하며, 상기 금속 패턴을 식각하는 단계시, 금속 패턴의 전체 두께보다 적은 깊이로 식각하는 것을 특징으로 하는 반도체 장치의 패드 구조의 제조방법.And removing the photoresist pattern, wherein the metal pattern is etched to a depth less than the total thickness of the metal pattern. 제 6 항에 있어서, 상기 가장자리 부분에 형성된 감광막 패턴의 폭은 4 내지 6㎛인 것을 특징으로 하는 반도체 장치의 패드 구조의 제조방법.7. The method of manufacturing a pad structure of a semiconductor device according to claim 6, wherein the width of the photosensitive film pattern formed at the edge portion is 4 to 6 mu m. 제 6 항에 있어서, 상기 와이어 본딩이 될 영역 상부에 형성되는 감광막 패턴의 폭은 8 내지 12㎛인 것을 특징으로 하는 반도체 장치의 패드 구조의 제조방법.The method of manufacturing a pad structure of a semiconductor device according to claim 6, wherein the width of the photoresist pattern formed on the region to be wire bonded is 8 to 12 µm. 제 6 항에 있어서, 상기 금속 패턴을 형성하는 단계는, 반도체 기판 상부에 제 1 금속막을 형성하는 단계와, 상기 제 1 금속막 상부에 패드용 제 2 금속막을 형성하는 단계와, 상기 제 1 및 제 2 금속막을 소정 부분 패터닝하는 단계를 포함하는 반도체 장치의 패드 구조의 제조방법.The method of claim 6, wherein the forming of the metal pattern comprises: forming a first metal layer on the semiconductor substrate, forming a pad second metal layer on the first metal layer, and forming the first and second metal layers. A method of manufacturing a pad structure of a semiconductor device comprising the step of patterning a predetermined second metal film. 제 6 항 또는 제 9 항에 있어서, 상기 제 2 금속막의 두께는 8 내지 10㎛인 것을 특징으로 하는 반도체 장치의 패드 구조의 제조방법.The method of manufacturing a pad structure of a semiconductor device according to claim 6 or 9, wherein the second metal film has a thickness of 8 to 10 m. 제 10 항에 있어서, 상기 금속 패턴을 식각하는 단계는, 상기 제 2 금속막을 4 내지 6㎛ 정도로 식각하는 것을 특징으로 하는 반도체 장치의 패드 구조의 제조방법.The method of claim 10, wherein the etching of the metal pattern comprises etching the second metal layer to about 4 μm to about 6 μm.
KR1019960067189A 1996-12-18 1996-12-18 Structure of pad of semiconductor device and its manufacture KR100242634B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960067189A KR100242634B1 (en) 1996-12-18 1996-12-18 Structure of pad of semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960067189A KR100242634B1 (en) 1996-12-18 1996-12-18 Structure of pad of semiconductor device and its manufacture

Publications (2)

Publication Number Publication Date
KR19980048586A true KR19980048586A (en) 1998-09-15
KR100242634B1 KR100242634B1 (en) 2000-02-01

Family

ID=19488694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067189A KR100242634B1 (en) 1996-12-18 1996-12-18 Structure of pad of semiconductor device and its manufacture

Country Status (1)

Country Link
KR (1) KR100242634B1 (en)

Also Published As

Publication number Publication date
KR100242634B1 (en) 2000-02-01

Similar Documents

Publication Publication Date Title
US5136354A (en) Semiconductor device wafer with interlayer insulating film covering the scribe lines
US5414297A (en) Semiconductor device chip with interlayer insulating film covering the scribe lines
EP0583877B1 (en) Bond pad structure of an integrated circuit and manufacturing method thereof
US6531709B1 (en) Semiconductor wafer and fabrication method of a semiconductor chip
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
US6268232B1 (en) Method for fabricating a micromechanical component
JP2000077312A (en) Semiconductor device
US7517786B2 (en) Methods of forming wire bonds for semiconductor constructions
KR100242634B1 (en) Structure of pad of semiconductor device and its manufacture
JPH1022236A (en) Semiconductor device and its manufacture
KR100734250B1 (en) Bonding pad of semiconductor memory device for improving adhesive strength bonding pad and bonding wire and method of manufacturing the same
KR100419054B1 (en) Method for fabricating semiconductor memory device
KR100505414B1 (en) method for forming align key
KR0155837B1 (en) A pad of a semiconductor apparatus and its manufacturing method
KR100339414B1 (en) Forming method of pad using semiconductor power line analsis
US20210159151A1 (en) Sensing device and manufacturing method thereof
KR100480590B1 (en) Semiconductor device having pad for probing and manufacturing method thereof
KR100304441B1 (en) Forming method for a align mark of semiconductor device
KR20000001881A (en) Pad of semiconductor device and production method thereof
KR100267775B1 (en) Method for fabricating in semiconductor device
KR100224716B1 (en) Manufacturing method for semiconductor device
KR100275949B1 (en) A method of fabricating semiconductor device
KR100336576B1 (en) Wafer level package
KR100195279B1 (en) Electrode pad for teg
KR100253586B1 (en) Method of forming cell aperture mask of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee